JP2015525964A - 層を転写するためのプロセス - Google Patents

層を転写するためのプロセス Download PDF

Info

Publication number
JP2015525964A
JP2015525964A JP2015519373A JP2015519373A JP2015525964A JP 2015525964 A JP2015525964 A JP 2015525964A JP 2015519373 A JP2015519373 A JP 2015519373A JP 2015519373 A JP2015519373 A JP 2015519373A JP 2015525964 A JP2015525964 A JP 2015525964A
Authority
JP
Japan
Prior art keywords
bonding layer
support substrate
donor substrate
substrate
transfer process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015519373A
Other languages
English (en)
Other versions
JP2015525964A5 (ja
JP6138931B2 (ja
Inventor
ミシェル ブルーエル,
ミシェル ブルーエル,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2015525964A publication Critical patent/JP2015525964A/ja
Publication of JP2015525964A5 publication Critical patent/JP2015525964A5/ja
Application granted granted Critical
Publication of JP6138931B2 publication Critical patent/JP6138931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Products (AREA)
  • Heat Sensitive Colour Forming Recording (AREA)
  • Electromagnetism (AREA)

Abstract

本転写プロセスは、以下のステップ、(a)ドナー基板(2)及び支持基板(3)を準備するステップ、(b)ドナー基板(2)中に脆化領域(4)を形成するステップ、(c)ドナー基板(2)の第1の部分(1)と支持基板(3)との間にボンディング層(5)と呼ばれるものを形成するステップ、(d)ドナー基板(2)を支持基板(3)と組み立てるステップを含み、以下のステップを含むという点で注目に値する。(e)所定の電力密度での曝露時間の間、脆化領域(4)の一部(40)を電磁波照射(6)に連続して曝露するステップであって、曝露時間は、支持基板(3)がドナー基板(2)の第1の部分(1)から熱的に分離されるように、ボンディング層の厚さ(E)に依存して選ばれ、曝露時間は、脆化領域(4)を弱める動力学を活性化させるために、電力密度に依存して選ばれる、ステップ。【選択図】 図1

Description

本発明は、層を転写するためのプロセスに関する。
SmartCut(登録)プロセスと呼ばれる、層を転写するための既知の先行技術のプロセスは、以下のステップを含む。
(a)第1及び第2の熱膨張係数をそれぞれ有する材料から作られたドナー基板及び支持基板を準備するステップ、
(b)脆化領域の両側にドナー基板における第1の部分及び第2の部分を定めるように、ドナー基板中に脆化領域を形成するステップであって、第1の部分は支持基板に転写される層を形成するように意図されているステップ、
(c)ドナー基板の第1の部分と支持基板との間にボンディング層と呼ばれるものを形成するステップであって、ボンディング層は所定の厚さを有するステップ、及び、
(d)ドナー基板を支持基板と組み立てるステップ。
ドナー基板及び支持基板は従来、ステップ(d)において温度上昇を被る。ドナー基板及び支持基板はまた、以下を含む後続するステップにおいても温度上昇を被る。
熱処理を使用して、脆化領域においてドナー基板を破断するステップ、及び、アニールにより界面を強化するステップ。
これらの温度上昇は、異なる熱膨張係数を有するドナー基板及び支持基板により引き起こされる熱挙動差を通じて、ドナー基板、ボンディング層及び支持基板を含む構造においてストレスを発生させる。これらのストレスは、これらのストレスの大きさに依存して、構造において欠陥(バルク欠陥及び界面欠陥)を出現させ、基板の層間剥離さえも引き起こし得る。
温度上昇は、ドナー基板を破断するステップと、界面を強化するためのアニールするステップにおいて、特に大きく、これらのステップは摂氏数百度の温度で実行されるため、構造において非常に大きい大きさのストレスを発生させる。そのため、ドナー基板を破断するステップと、界面を強化するためのアニールするステップとは、構造における欠陥の出現及び基板の層間剥離さえも促進するステップである。
本発明は、前述の欠点の全て又は前述の欠点のうちのいくつかを克服することを目的としており、以下のステップ、即ち、
(a)第1及び第2の熱膨張係数をそれぞれ有する材料から作られたドナー基板及び支持基板を準備するステップ、
(b)脆化領域の両側にドナー基板における第1の部分及び第2の部分を定めるように、ドナー基板中に脆化領域を形成するステップであって、第1の部分は支持基板に転写される層を形成するように意図されているステップ、
(c)ドナー基板の第1の部分と支持基板との間にボンディング層と呼ばれるものを形成するステップであって、ボンディング層は所定の厚さを有するステップ、及び、
(d)ドナー基板を支持基板と組み立てるステップを含む、層を転写するためのプロセスに関し、転写プロセスは、以下のステップを含むという点で注目に値する。
(e)所定の電力密度での曝露時間の間、脆化領域の一部を電磁波照射に連続して曝露するステップであって、電磁波照射は、スペクトル域に属し、当該スペクトル域は、支持基板、ボンディング層及びドナー基板が、上記スペクトル域において、それぞれ、透明、透明及び吸収であるように選ばれ、曝露時間は、曝露時間中に支持基板の温度がしきい値を下回り続けるように、ボンディング層の厚さに依存して選ばれ、そのしきい値を上回ると、支持基板、ボンディング層及びドナー基板を含む構造において欠陥が出現する傾向があり、曝露時間は、脆化領域を弱める動力学を活性化させるために、電力密度に依存して選ばれる、ステップ。
このため、本発明よる、このような転写プロセスは、脆化領域の一部を電磁波照射に連続して曝露することにより、局所的な熱処理が適用されることを可能にする。それゆえ、電磁波照射は、支持基板及びボンディング層において、脆化領域の一部の曝露セクションに対応する小セクションを通して伝播する。支持基板、ボンディング層及びドナー基板の曝露セクションは十分に小さいため、支持基板及びドナー基板の総セクションは、極微量の温度上昇のみを被る。したがって、第1及び第2の熱膨張係数が顕著に異なるときに、この局所的な熱処理により、出現する欠陥のリスク、又は、層間剥離のリスクでさえ、回避できる。それゆえ、この局所的な熱処理は、ドナー基板、支持基板及びボンディング層を含む構造全体の先行技術のブランケット熱処理とは異なる。
さらに、ボンディング層の存在により、電磁波照射を吸収するドナー基板の第1の部分から支持基板を熱的に分離することが可能になることから、ボンディング層の存在は必須である。具体的には、吸収後に放出される熱は、ボンディング層を通じて支持基板に拡散する傾向がある。先に説明したように、ドナー基板及び支持基板の熱挙動差を通じてのストレスの発生につながり得る温度上昇を支持基板が被ることを防ぐのが望ましいため、この支持基板への熱の拡散は、望ましくない。これが、この熱的分離を得るために、ボンディング層の厚さに依存して曝露時間が選ばれる理由であり、この分離により、曝露時間中の支持基板の温度が、しきい値を下回り続けることが可能になり、このしきい値を上回ると、支持基板、ボンディング層及びドナー基板を含む構造において欠陥が出現する傾向がある。「欠陥」という用語は、支持基板及びドナー基板におけるバルク欠陥、並びに、ドナー基板とボンディング層との間の界面における欠陥及び支持基板とボンディング層との間の界面における欠陥を意味するように理解される。
脆化領域においてドナー基板を破断するステップは、曝露時間及び電力密度が適切に選ばれる場合に、ステップ(e)と同時に実行されてもよい。脆化領域においてドナー基板を破断するステップはまた、ステップ(e)の後に実行されてもよい。ステップ(e)により、簡潔な後続する機械的作用又は後続する低温熱処理がドナー基板を破断するのに十分であろうポイントに対して、脆化領域を弱める動力学を活性化させることが可能になる。当然、後続する熱処理は、この温度を上回ると欠陥が出現する傾向がある温度を大きく下回る温度で実行され、これは、ステップ(e)における、弱めるための動力学の活性化により可能になる。
オプション的な強化のためのアニールは、ドナー基板が破断された後に実行される可能性があるだろう。これらの強化のためのアニールにおいて用いられる温度上昇は、欠陥又は層間剥離を引き起こすほど十分に高いストレスを発生させない。その理由は、転写される層、すなわち、ドナー基板の第1の部分が、ドナー基板の最初の厚みと比較して十分に小さい厚みを有しているからである。この小さな厚みは、熱的挙動差が、欠陥の出現又は層間剥離を効果として有する支持基板を誘発しないようにする。
1つの実施形態にしたがって、ボンディング層における熱的拡散長が、ボンディング層の厚さ以下になるように、ボンディング層の厚さに依存して曝露時間が選ばれる。
したがって、支持基板の温度は、曝露時間中に、しきい値を下回り続けてもよく、そのしきい値を上回ると、支持基板、ボンディング層及びドナー基板を含む構造において欠陥が出現する傾向がある。
1つの実施形態にしたがって、電磁波照射は電磁パルスであり、各電磁パルスの長さは、以下の関係

を尊重し、ここで、Dはボンディング層の熱膨張係数であり、τは1つの電磁パルスの長さであり、eはボンディング層の厚さであり、τは、好ましくは10nsと10μsとの間にあり、eは、好ましくは、10μmより低い。
したがって、このような電磁パルスは、吸収後の、ボンディング層を通じての、支持基板への熱の拡散を十分に減少させるように調整され、それにより、支持基板の温度は、曝露時間中に、しきい値を下回り続け、このしきい値を上回ると、支持基板、ボンディング層及びドナー基板を含む構造において欠陥が出現する傾向がある。各電磁パルスの長さは、ボンディング層における熱拡散長が、ボンディング層の厚さより小さくなるように調整される。それゆえ、各電磁パルスにより伝えられるエネルギーは、後に続く電磁パルスの到着前に、ドナー基板の第1の部分からなくなり得る。ボンディング層の厚さと比較して熱拡散長が小さくなればなるほど、支持基板とドナー基板の第1の部分との間の熱的分離がより良くなるだろう。パルス期間の数及びデューティーサイクルは、脆化領域を弱める動力学を活性化させるように調整される。
1つの実施形態にしたがって、ステップ(e)は、電磁波照射を発する少なくとも1つのレーザを使用して実行され、前記レーザは、脆化領域の一部を連続して曝露するように移動させられる。
したがって、レーザが、持続波の電磁波照射を発するときに、レーザが動くスピードは、脆化領域の各一部に対する所望の曝露時間を得るように調節される。レーザが電磁パルスを発するときに、脆化領域の一部に対する曝露時間は、前記一部に対して発せられる電磁パルスの長さの合計に対応する。
好適なことに、ドナー基板は、熱伝導率を有し、ボンディング層はドナー基板の熱伝導率より低い熱伝導率を有し、ボンディング層の熱伝導率は、好ましくは以下の関係

を尊重し、ここで、σCLは、ボンディング層の熱伝導率であり、σSDは、ドナー基板の熱伝導率である。
したがって、このようなボンディング層により、支持基板とドナー基板の第1の部分との間の熱的分離が真性の熱絶縁により改善されることが可能になる。
1つの実施形態にしたがって、ステップ(d)は、しきい値を下回る温度で実行され、このしきい値を上回ると、支持基板、ボンディング層及びドナー基板を含む構造において欠陥が出現する傾向があり、前記温度は、好ましくは摂氏300度を下回り、さらに好ましくは摂氏200度を下回る。
好適なことに、ステップ(d)が実行される温度は、支持基板及びボンディング層が可逆的に組み立てられるような結合エネルギーを有する界面を、支持基板及びボンディング層が呈するように選ばれ、前記温度は、好ましくは摂氏250度を下回り、さらに好ましくは摂氏150度を下回る。
結合エネルギーは、好ましくは、0.1J/mと0.4J/mとの間にあり、好ましくは、0.2J/mに実質的に等しい。
1つの実施形態にしたがって、転写プロセスは、以下のステップを含む。
ステップ(e)の後に、支持基板をボンディング層から分離するステップ、
最終支持基板と呼ばれるものを準備するステップ、
ボンディング層を通してドナー基板を最終支持基板と組み立てるステップ、及び、
脆化領域においてドナー基板を破断するステップ。
したがって、支持基板はボンディング層から分離され得る。その理由は、ステップ(e)の局所的な熱処理が、支持基板とボンディング層との間の界面を強化せず、支持基板はドナー基板の第1の部分から熱的に分離されるためである。後者が、予想される適用に対して望ましい特性を有するが、ステップ(e)の実行のために必要とされるオプション的な特性と互換性がないときに、最終支持基板への層の転写が有用であると証明されるかもしれない。さらに、ステップ(e)における、弱めるための動力学の活性化は、ドナー基板のブリスタリングを防ぐために、機械的スティフナとして機能する支持基板の存在下で実行されなければならない。
1つの実施形態にしたがって、曝露時間は、脆化領域においてドナー基板を破断するために、電力密度に依存して選ばれる。
したがって、支持基板が、予想される適用に対して望ましい特性を既に有している場合に、ドナー基板を直接破断することが可能である。照射は、脆化領域の各一部を、ドナー基板が作られる材料の融点を下回る温度に上げる。
1つの実施形態にしたがって、ドナー基板が作られる材料は、好ましくは、ケイ素、ゲルマニウム、ケイ素−ゲルマニウム、並びに、窒化ガリウム、ガリウムヒ素及びリン化インジウムのようなIII−V族物質を含むグループから選択される、半導体である。
1つの実施形態にしたがって、支持基板が作られる材料は、ケイ素、クオーツ、シリカ、サファイア、ダイヤモンド及びガラスを含むグループから選択される。
1つの実施形態にしたがって、ボンディング層は、好ましくは、二酸化ケイ素又は窒化物から作られる、誘電層である。
1つの実施形態にしたがって、脆化領域は、水素及び/又はヘリウムのような種を注入することにより、ステップ(b)中に形成される。
他の特徴及び利点は、添付図面を参照して非限定的な例により与えられる、本発明による転写プロセスの1つの実施形態の以下の説明から、明らかになるであろう。
本発明による1つの実施形態を例示する構造の概略図である。 y軸において、図1に例示した構造の温度(T)を示し、x軸において、深度(z)の関数を示すグラフである。
図1において例示される転写プロセスは、以下のステップを含む、層1を転写するためのプロセスである。
(a)第1及び第2の熱膨張係数(以下ではCTEと示す)をそれぞれ有する材料から作られるドナー基板2及び支持基板3を提供するステップ。ドナー基板2が作られる材料は、好ましくは、ケイ素、ゲルマニウム、ケイ素−ゲルマニウム、並びに、窒化ガリウム、ガリウムヒ素及びリン化インジウムのようなIII−V族物質を含むグループから選択される、半導体である。支持基板3が作られる材料は、好ましくは、ケイ素、クオーツ、シリカ、サファイア、ダイヤモンド及びガラスを含むグループから選択される。非限定的な例として、ケイ素のCTEは約3.6×10−6−1である。サファイアのCTEは約5×10−6−1である。クオーツのCTEは約6×10−7−1である。ドナー基板2及び支持基板3のそれぞれのCTEが、室内温度において、又は、後続する温度上昇中でさえ、10%超異なる場合に、ドナー基板2及び/又は支持基板3においてストレスが発生する。これらのストレスは、これらのストレスの大きさに依存して、欠陥の出現につながることがあり、又は、基板2、3の層間剥離にさえつながることがある。
図1に例示した転写プロセスは、以下のステップを含む。
(b)脆化領域4の両側にドナー基板2における第1の部分1及び第2の部分20を定めるように、ドナー基板2中に脆化領域4を形成するステップであって、第1の部分1は支持基板3に転写される層1を形成するように意図されているステップ。
脆化領域4は、水素及び/又はヘリウムのような種を注入することにより、ステップ(b)において形成される。水素のような単一の種のみを注入することが可能であるが、水素及びヘリウムのような多数の種を連続的に注入することも可能である。注入パラメータは、基本的にドーズ及びエネルギーであり、種及びドナー基板2の性質に依存して設定される。
図1に例示した転写プロセスは、以下のステップを含む。
(c)ドナー基板2の第1の部分1と支持基板3との間にボンディング層5と呼ばれるものを形成するステップであって、ボンディング層5は所定の厚さEを有するステップ。ボンディング層5は、好ましくは、二酸化ケイ素又は窒化物から作られる、誘電層であってもよい。ボンディング層は、例えば、熱酸化又は堆積により、ドナー基板2の第1の部分1上及び/又は支持基板3上に形成されてもよい。ドナー基板2がケイ素から作られるケースでは、ボンディング層5は、好ましくは二酸化ケイ素である。そのため、ボンディング層5は、支持基板3上に生成されてもよく、これにより、ドナー基板2上に形成されるボンディング層5を置換又は補完する。
ステップ(b)及びステップ(c)の実行の順序は逆であってもよい。ボンディング層5が、ステップ(c)において熱酸化により形成されるときに、ステップ(b)はステップ(c)の後に実行される。これは、この方法でボンディング層5を形成するのに必要な熱収支が高いことが理由であり、最終的に脆化領域4においてドナー基板2を破断することにつながり得る。熱酸化によるボンディング層5の形成により、良好な界面の品質が得られることに留意されたい。
対照的に、ボンディング層5がステップ(c)において堆積により、例えば、低温(約摂氏250度)の化学気相成長(CVD)により形成されるときに、ドナー基板2に対する熱収支は、脆化領域4において破断されないくらい十分に低く、ステップ(b)はステップ(c)の前に実行されてもよい。
図1に例示した転写プロセスは以下のステップを含む。
(d)ドナー基板2を支持基板3と組み立てるステップ。ステップ(d)は分子結合により実行されてもよい。図1に例示した転写プロセスは以下のステップを含む。(e)所定の電力密度での曝露時間の間、脆化領域4の一部40を電磁波照射6(直線の矢印によりシンボル化)に連続して曝露するステップ。電磁波照射6は、スペクトル域に属し、支持基板3、ボンディング層5及びドナー基板2が、上記スペクトル域において、それぞれ、透明、透明及び吸収であるように選ばれている。ドナー基板2に吸収された電磁波照射6は、ウェーブレット60によりシンボル化される。
非限定的な例として、
ドナー基板2がケイ素から作られる、
ボンディング層5が二酸化ケイ素から作られる、
支持基板3がサファイアから作られる、ような構造が考えられる場合に、第1の適切なスペクトル域は以下の波長範囲をカバーする。0.3μm〜0.5μm。ドナー基板2が作られるケイ素が高ドープである場合に、第2の適切なスペクトル域は以下の波長範囲をカバーする。1.5μm〜2.5μm。ケイ素は、例えば、5×1018原子数/cmより高いホウ素濃度によるp型の高ドープであってもよい。ケイ素は、例えば、5×1018原子数/cmより高いヒ素濃度又はリン濃度によるn型の高ドープであってもよい。支持基板3がクオーツから作られるときに、これらの第1及び第2のスペクトル域もまた使用され得る。
脆化領域4の一部40が電磁波照射6に曝露される時間の長さは、曝露時間中に、支持基板3の温度がしきい値を下回り続けるように、ボンディング層5の厚さEに依存して選ばれ、このしきい値を上回ると、支持基板3、ボンディング層5及びドナー基板2を含む構造に欠陥が出現する傾向がある。さらに、曝露時間は、脆化領域4を弱める動力学を活性化させるために、電力密度に依存して選ばれる。例えば、電磁波照射6は、電磁パルスであってもよく、各電磁パルスの長さは、以下の関係

を尊重し、ここで、Dはボンディング層5の熱膨張係数であり、τは1つの電磁パルスの長さであり、eはボンディング層5の厚さであり、τは、好ましくは10nsと10μsとの間にあり、eは、好ましくは、10μmより低い。電磁パルスの期間の数及びデューティーサイクルは、脆化領域4を弱める動力学を活性化させるために選ばれる。非限定的な例として、以下の構造が考えられる場合に、電磁パルスは、1.8J.m−2のエネルギーを持つレーザにより伝えられ、τ=1μsであり、吸収係数は10000cm−1である。
ドナー基板2がケイ素から作られる、
ボンディング層5が二酸化ケイ素から作られ、2μmに実質的に等しい厚さEを有する、
支持基板3がサファイアから作られる。
二酸化ケイ素のボンディング層5の熱伝導率が約1.4W.m−1.K−1であるのに対し、ケイ素のドナー基板2の熱伝導率は約148W.m−1.K−1である。
そのため、以下の関係

が満たされ、ここで、σCLはボンディング層5の熱伝導率であり、σSDはドナー基板2の熱伝導率である。
先の条件下でステップ(e)が実行されるときに、図2に例示した温度プロファイルが構造中で得られる。転写される層1による電磁波照射6の吸収により生成される熱は、
z>zに関して、すなわち、ドナー基板2の第2の部分20へ、及び、
<z<zに関して、すなわち、ボンディング層5へ、
拡散する。
z<zに関して、すなわち支持基板3において得られる温度は、しきい値(図2ではTと示す)を下回り、このしきい値を上回ると、支持基板3、ボンディング層5及びドナー基板2を含む構造において欠陥が出現する傾向がある。そのため、支持基板3は、ドナー基板2の第1の部分1から熱的に十分に分離される。
曝露時間はまた、脆化領域4においてドナー基板2を破断するために、電力密度に依存して選ばれてもよい。電磁波照射6は、脆化領域4の各一部40を、ドナー基板2が作られる材料の融点を下回る温度へと上げる。非限定的な例として、ドナー基板2がケイ素から作られるときに、電磁波照射6は、脆化領域4の各一部40を、好ましくは、図2のパラメータTmaxに対応する、摂氏800度と摂氏1400度との間の温度に上げ、ケイ素の融点は実質的に摂氏1415度に等しい。
ステップ(e)は、電磁波照射6を発する少なくとも1つのレーザを使用して実行されてもよく、前記レーザは、脆化領域4の一部40を連続して曝露するように、アセンブリにわたってスキャンされる。例として、レーザは、パルスレーザ、例えば、1.06μmにチューニングされたYAGレーザであってもよく、周波数2逓倍システム又は周波数3逓倍システムに装備されていてもよい。レーザはまた、1.5μmにおいて発するエルビウムファイバレーザであってもよい。レーザは、持続波のレーザ、例えば、波長を選ぶことが可能な色素レーザであってもよい。持続波のレーザのケースでは、レーザビームは、脆化領域4の一部40を曝露するためにスキャンされる。
ステップ(d)は、しきい値を下回る温度で実行され、このしきい値を上回ると、支持基板3及びドナー基板2において欠陥が出現する傾向があり、前記温度は好ましくは、摂氏300度を下回り、さらに好ましくは摂氏200度を下回る。
さらに、ステップ(d)が実行される温度は、支持基板3及びボンディング層5が可逆的に組み立てられるような結合エネルギーを有する界面50を、支持基板3及びボンディング層5が呈するように選ばれ、前記温度は好ましくは摂氏250度を下回り、さらに好ましくは摂氏150度を下回る。
1つの実施形態(示していない)にしたがって、転写プロセスは以下のステップを含む。
ステップ(e)の後に、支持基板3をボンディング層5から分離するステップ、
最終支持基板と呼ばれるものを準備するステップ、
ボンディング層5を通してドナー基板2を最終支持基板と組み立てるステップ、及び、
脆化領域4においてドナー基板2を破断するステップ。
当然、上述した実施形態は本発明の範囲を制限しない。本発明の範囲を逸脱することなく、他の変形例において、追加の特徴及び改善が追加されてもよい。

Claims (13)

  1. 層(1)を転写するためのプロセスであって、
    (a)第1及び第2の熱膨張係数をそれぞれ有する材料から作られたドナー基板(2)及び支持基板(3)を準備するステップと、
    (b)脆化領域(4)の両側に前記ドナー基板(2)における第1の部分(1)及び第2の部分(20)を定めるように、前記ドナー基板(2)中に前記脆化領域(4)を形成するステップであって、前記第1の部分(1)は前記支持基板に転写される前記層(1)を形成するように意図されているステップと、
    (c)前記ドナー基板(2)の前記第1の部分(1)と前記支持基板(3)との間にボンディング層(5)と呼ばれるものを形成するステップであって、前記ボンディング層(5)は所定の厚さを有する、ステップと、
    (d)前記ドナー基板(2)を前記支持基板(3)と組み立てるステップと、
    を含み、
    (e)所定の電力密度での曝露時間の間、前記脆化領域(4)の一部(40)を電磁波照射(6)に連続して曝露するステップであって、前記電磁波照射(6)は、スペクトル域に属し、当該スペクトル域は、前記支持基板(3)、前記ボンディング層(5)及び前記ドナー基板(2)が、当該スペクトル域において、それぞれ、透明、透明及び吸収であるように選ばれ、前記曝露時間は、前記曝露時間中に支持基板(3)の温度がしきい値(T0)を下回り続けるように、前記ボンディング層(5)の厚さ(E)に依存して選ばれ、前記しきい値(T0)を上回ると、前記支持基板(3)、前記ボンディング層(5)及び前記ドナー基板(2)を含む構造において欠陥が出現する傾向があり、前記曝露時間は、前記脆化領域(4)を弱める動力学を活性化させるために、前記電力密度に依存して選ばれる、ステップを含むことを特徴とする、転写プロセス。
  2. 前記ボンディング層(5)における熱的拡散長が、前記ボンディング層(5)の厚さ(E)以下になるように、前記ボンディング層(5)の厚さ(E)に依存して前記曝露時間が選ばれることを特徴とする請求項1に記載の転写プロセス。
  3. 前記電磁波照射(6)は電磁パルスであり、各電磁パルスの長さは、以下の関係

    を尊重し、ここで、Dは前記ボンディング層の熱膨張係数であり、τは1つの電磁パルスの長さであり、eは前記ボンディング層の厚さであり、τは、好ましくは10nsと10μsとの間にあり、eは、好ましくは、10μmより低いことを特徴とする請求項1又は2に記載の転写プロセス。
  4. ステップ(e)は、前記電磁波照射を発する少なくとも1つのレーザを使用して実行され、前記レーザは、前記脆化領域(4)の前記一部(40)を連続して曝露するように移動させられることを特徴とする請求項1〜3のいずれか一項に記載の転写プロセス。
  5. 前記ドナー基板(2)は、熱伝導率を有し、前記ボンディング層(5)は前記ドナー基板(2)の熱伝導率より低い熱伝導率を有し、前記ボンディング層(5)の熱伝導率は、好ましくは以下の関係

    を尊重し、ここで、σCLは、前記ボンディング層(5)の前記熱伝導率であり、σSDは、前記ドナー基板(2)の前記熱伝導率であることを特徴とする請求項1〜4のいずれか一項に記載の転写プロセス。
  6. ステップ(d)は、しきい値を下回る温度で実行され、当該しきい値を上回ると、前記支持基板(3)、前記ボンディング層(5)及び前記ドナー基板(2)を含む構造において欠陥が出現する傾向があり、前記温度は、好ましくは摂氏300度を下回り、さらに好ましくは摂氏200度を下回ることを特徴とする請求項1〜5のいずれか一項に記載の転写プロセス。
  7. ステップ(d)が実行される温度は、前記支持基板(3)及び前記ボンディング層(5)が可逆的に組み立てられるような結合エネルギーを有する界面(50)を、前記支持基板(3)及び前記ボンディング層(5)が呈するように選ばれ、前記温度は、好ましくは摂氏250度を下回り、さらに好ましくは摂氏150度を下回ることを特徴とする請求項6に記載の転写プロセス。
  8. ステップ(e)の後に、前記支持基板(3)を前記ボンディング層(5)から分離するステップと、
    最終支持基板と呼ばれるものを準備するステップと、
    前記ボンディング層(5)によって前記ドナー基板(2)を前記最終支持基板と組み立てるステップと、
    前記脆化領域(4)において前記ドナー基板(2)を破断するステップと、を含むことを特徴とする請求項7に記載の転写プロセス。
  9. 前記曝露時間は、前記脆化領域(4)において前記ドナー基板(2)を破断するために、前記電力密度に依存して選ばれることを特徴とする請求項1〜7のいずれか一項に記載の転写プロセス。
  10. 前記ドナー基板(2)が作られる材料は、好ましくは、ケイ素、ゲルマニウム、ケイ素−ゲルマニウム、並びに、窒化ガリウム、ガリウムヒ素及びリン化インジウムのようなIII−V族物質を含むグループから選択される、半導体であることを特徴とする請求項1〜9のいずれか一項に記載の転写プロセス。
  11. 前記支持基板(3)が作られる材料は、ケイ素、クオーツ、シリカ、サファイア、ダイヤモンド及びガラスを含むグループから選択されることを特徴とする請求項1〜10のいずれか一項に記載の転写プロセス。
  12. 前記ボンディング層(5)は、好ましくは、二酸化ケイ素又は窒化物から作られる、誘電層であることを特徴とする請求項1〜11のいずれか一項に記載の転写プロセス。
  13. 前記脆化領域(4)は、水素及び/又はヘリウムのような種を注入することにより、ステップ(b)において形成されることを特徴とする請求項1〜12のいずれか一項に記載の転写プロセス。
JP2015519373A 2012-06-26 2013-06-14 層を転写するためのプロセス Active JP6138931B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1201802 2012-06-26
FR1201802A FR2992464B1 (fr) 2012-06-26 2012-06-26 Procede de transfert d'une couche
PCT/IB2013/001252 WO2014001869A1 (en) 2012-06-26 2013-06-14 Process for transferring a layer

Publications (3)

Publication Number Publication Date
JP2015525964A true JP2015525964A (ja) 2015-09-07
JP2015525964A5 JP2015525964A5 (ja) 2017-04-13
JP6138931B2 JP6138931B2 (ja) 2017-05-31

Family

ID=48782549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015519373A Active JP6138931B2 (ja) 2012-06-26 2013-06-14 層を転写するためのプロセス

Country Status (8)

Country Link
US (1) US9343351B2 (ja)
EP (1) EP2865004B1 (ja)
JP (1) JP6138931B2 (ja)
KR (1) KR102007315B1 (ja)
CN (1) CN104584203B (ja)
FR (1) FR2992464B1 (ja)
SG (1) SG11201408606TA (ja)
WO (1) WO2014001869A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US9966466B2 (en) * 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
US20050048738A1 (en) * 2003-08-28 2005-03-03 Shaheen Mohamad A. Arrangements incorporating laser-induced cleaving
JP2008539590A (ja) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド 可撓性ディスプレイ基板
JP2009194376A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板製造装置
WO2010055857A1 (ja) * 2008-11-12 2010-05-20 信越化学工業株式会社 Soi基板の作製方法
JP2011138932A (ja) * 2009-12-28 2011-07-14 Shin-Etsu Chemical Co Ltd 応力を低減したsos基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744365B1 (en) * 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
US6291314B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
CN101866874B (zh) * 2010-06-01 2013-05-22 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
US20050048738A1 (en) * 2003-08-28 2005-03-03 Shaheen Mohamad A. Arrangements incorporating laser-induced cleaving
JP2008539590A (ja) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド 可撓性ディスプレイ基板
JP2009194376A (ja) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd 半導体基板製造装置
WO2010055857A1 (ja) * 2008-11-12 2010-05-20 信越化学工業株式会社 Soi基板の作製方法
JP2011138932A (ja) * 2009-12-28 2011-07-14 Shin-Etsu Chemical Co Ltd 応力を低減したsos基板

Also Published As

Publication number Publication date
SG11201408606TA (en) 2015-01-29
CN104584203A (zh) 2015-04-29
EP2865004B1 (en) 2020-07-29
KR20150023514A (ko) 2015-03-05
WO2014001869A1 (en) 2014-01-03
US20150187638A1 (en) 2015-07-02
JP6138931B2 (ja) 2017-05-31
FR2992464B1 (fr) 2015-04-03
EP2865004A1 (en) 2015-04-29
KR102007315B1 (ko) 2019-08-06
US9343351B2 (en) 2016-05-17
CN104584203B (zh) 2018-03-20
FR2992464A1 (fr) 2013-12-27

Similar Documents

Publication Publication Date Title
TWI685892B (zh) 用於製造固體層的方法
KR101353970B1 (ko) 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법
JP2013033953A (ja) 半導体層の欠陥を修復する方法
JP2009135468A5 (ja) 半導体基板及び半導体装置の作製方法
US7459025B2 (en) Methods for transferring a layer onto a substrate
JP6138931B2 (ja) 層を転写するためのプロセス
JP2012124263A5 (ja)
KR20180118681A (ko) 화합물 반도체 기판, 펠리클막, 및 화합물 반도체 기판의 제조 방법
US10361114B2 (en) Method for preparing substrate with carrier trapping center
JP5518717B2 (ja) 光束によるウェハの加熱方法
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
US9548237B2 (en) Method for transferring a layer comprising a compressive stress layer and related structures
US9564496B2 (en) Process for treating a substrate using a luminous flux of determined wavelength, and corresponding substrate
JP2010251523A (ja) 部分soiウェーハの製造方法
JP6250979B2 (ja) InP膜の硬化基板上への移転方法
JP5051331B1 (ja) 赤外発光素子の製造方法
JP2011176322A5 (ja)
TW202243061A (zh) 自基板分離結構之方法
JP2013004554A (ja) 薄型太陽電池の製造方法
Kawazoe et al. Emission spectral control of a silicon light emitting diode fabricated by dressed-photon-phonon assisted annealing using a short pulse pair

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20170313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170426

R150 Certificate of patent or registration of utility model

Ref document number: 6138931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250