JP2008539590A - 可撓性ディスプレイ基板 - Google Patents
可撓性ディスプレイ基板 Download PDFInfo
- Publication number
- JP2008539590A JP2008539590A JP2008508892A JP2008508892A JP2008539590A JP 2008539590 A JP2008539590 A JP 2008539590A JP 2008508892 A JP2008508892 A JP 2008508892A JP 2008508892 A JP2008508892 A JP 2008508892A JP 2008539590 A JP2008539590 A JP 2008539590A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polymer
- semiconductor
- implanted
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12674—Ge- or Si-base component
Abstract
Description
この具体例において、本発明によるポリマー基板にSCS膜が転写する。1〜10Ω・cmの抵抗率および約500マイクロメートルの厚さを持つホウ素ドープSCSウェハーに、100KeVおよび8×1016イオン/cm2の線量で水素イオンを注入した。イオン注入されたシリコンウェハーを、空気中において滑らかなガラス支持体上で約1時間に亘り450℃で熱処理し、ほぼ室温まで冷却した。約1ミリメートルの厚さを持つポリスルホン膜を、約225℃に加熱された表面上に配置し、この膜をその温度まで加熱した。冷却されたシリコンウェハーを滑らかなガラス支持体から注意深く取り外し、シリコンウェハーの注入側がポリスルホン膜と接触するように、加熱されたポリスルホン膜上に配置した。約1psi(約6.90kPa)の荷重を約30分間に亘りシリコンウェハーとポリスルホン膜に印加した。加熱をやめ、シリコンウェハーとポリスルホン膜をほぼ周囲温度まで冷却し、その時に荷重を除いた。
比較のために、滑らかなガラス支持体上のイオン注入済みシリコンウェハーを最初に熱処理せずに、SCS膜をポリマー基板に転写することを試みた。この具体例において、シリコンウェハーは、具体例1におけるようにイオン注入した。約1ミリメートルの厚さを持つポリスルホン膜を、225℃に加熱された表面上に配置し、その温度まで加熱した。イオン注入済みシリコンウェハーを、シリコンウェハーの注入側がポリスルホン膜と接触するように、ポリスルホン膜上に配置した。約1psi(約約6.90kPa)の荷重をシリコンウェハーとポリスルホン膜に印加した。その温度を約30分間に亘り約225℃に維持した。シリコンウェハーとポリスルホン膜をほぼ周囲温度まで冷却し、荷重を除いた。
16 分離区域
18 第1の部分
20 第2の部分
60 支持体
70 第2の基板
Claims (10)
- 半導体膜をポリマー基板に転写して可撓性半導体材料を製造する方法であって、
少なくとも1つの半導体基板に所定の深さまでイオンを注入する工程、
イオン注入された前記少なくとも1つの半導体基板を、前記イオンが注入された領域に欠陥を形成するのに効果的な温度で効果的な時間に亘り熱処理して、分離区域を形成する工程であって、該分離区域が、前記少なくとも1つの半導体基板の第1の部分および第2の部分を画成するものである工程、
イオン注入され熱処理された前記少なくとも1つの半導体基板を少なくとも1つのポリマー基板に付着させる工程、および
前記少なくとも1つの半導体基板から該少なくとも1つの半導体基板の前記第1の部分を前記分離区域に沿って分離する工程、
を有してなる方法。 - 前記イオン注入された半導体基板を熱処理する工程が、前記半導体基板に所定のイオン注入された表面を支持体に接触させる工程を含むことを特徴とする請求項1記載の方法。
- 前記支持体がガラスを含むことを特徴とする請求項2記載の方法。
- 前記半導体膜が実質的に単結晶のシリコン膜を含むことを特徴とする請求項1記載の方法。
- 前記付着させる工程が、熱処理された前記半導体基板のイオン注入された側を予熱されたポリマー基板に接触させる工程を含むことを特徴とする請求項1記載の方法。
- 前記付着させる工程が、前記半導体基板と前記ポリマー基板との間に接着剤を配置する工程を含むことを特徴とする請求項1記載の方法。
- 半導体・オン・ポリマー構造体を製造する方法であって、
第1の結合表面と第1の力印加表面、および第1の基板を第1の部分と第2の部分に分離するための内部分離区域を有する、少なくとも1つの半導体材料からなる第1の基板を提供する工程であって、前記第2の部分が前記分離区域と前記第1の結合表面との間にあるものである工程、
前記第1の基板に熱処理を施して、前記第2の部分の後の剥離を促進させる工程、
前記第1の基板を冷却する工程、
少なくとも1つのポリマーからなり、第2の結合表面および第2の力印加表面を構成する2つの反対の外面を有する第2の基板を提供する工程、
前記第2の基板を加熱する工程、
前記第1と第2の力印加表面に力が印加されて、前記第1と第2の結合表面を一緒にしてアセンブリを形成させる条件下で、前記第1と第2の基板を前記第1と第2の結合表面で互いに結合させるのに十分な期間に亘り、該第1と第2の基板を接触させる工程、
前記第2の基板に施された加熱を停止する工程、
前記アセンブリを冷却する工程、
印加された前記力を除く工程、および
前記第1と第2の部分を前記分離区域で分離する工程、
を有してなる方法。 - 前記半導体材料が少なくとも1つの単結晶シリコン膜を含むことを特徴とする請求項7記載の方法。
- 少なくとも1つのポリマー基板に付着した少なくとも1つの単結晶シリコン膜を有してなる半導体材料。
- 前記少なくとも1つのポリマー基板が、熱可塑性ポリマー、高い破損歪みを持つ熱硬化性ポリマー、ガラスとポリマーのブレンドおよびガラス膜が被覆されたポリマーからなる群より選択される少なくとも一種類のポリマーを含むことを特徴とする請求項9記載の半導体材料。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67498305P | 2005-04-25 | 2005-04-25 | |
US60/674,983 | 2005-04-25 | ||
PCT/US2006/013368 WO2006115760A1 (en) | 2005-04-25 | 2006-04-10 | Flexible display substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008539590A true JP2008539590A (ja) | 2008-11-13 |
JP5451066B2 JP5451066B2 (ja) | 2014-03-26 |
Family
ID=36763986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008508892A Expired - Fee Related JP5451066B2 (ja) | 2005-04-25 | 2006-04-10 | 可撓性ディスプレイ基板 |
Country Status (7)
Country | Link |
---|---|
US (2) | US20060240275A1 (ja) |
EP (1) | EP1875496A1 (ja) |
JP (1) | JP5451066B2 (ja) |
KR (1) | KR101459141B1 (ja) |
CN (1) | CN101164159A (ja) |
TW (1) | TWI297195B (ja) |
WO (1) | WO2006115760A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131760A (ja) * | 2011-12-20 | 2013-07-04 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 可撓性構造体の製造方法、中間構造体及び可撓性構造体 |
JP2014534621A (ja) * | 2011-10-04 | 2014-12-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 2段階層移動方法 |
JP2015525964A (ja) * | 2012-06-26 | 2015-09-07 | ソイテックSoitec | 層を転写するためのプロセス |
JP2016508291A (ja) * | 2012-12-28 | 2016-03-17 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 多層半導体デバイス作製時の低温層転写方法 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284576B2 (ja) * | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
KR100787464B1 (ko) * | 2007-01-08 | 2007-12-26 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 그 제조방법 |
JP5166745B2 (ja) * | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
KR101447048B1 (ko) * | 2007-04-20 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판 및 반도체장치의 제조방법 |
JP5408848B2 (ja) * | 2007-07-11 | 2014-02-05 | 株式会社ジャパンディスプレイ | 半導体装置の製造方法 |
US20090061593A1 (en) * | 2007-08-28 | 2009-03-05 | Kishor Purushottam Gadkaree | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US7749884B2 (en) * | 2008-05-06 | 2010-07-06 | Astrowatt, Inc. | Method of forming an electronic device using a separation-enhancing species |
WO2009143026A2 (en) * | 2008-05-17 | 2009-11-26 | Astrowatt, Inc. | Method of forming an electronic device using a separation technique |
US8581263B2 (en) * | 2008-12-17 | 2013-11-12 | Palo Alto Research Center Incorporated | Laser-induced flaw formation in nitride semiconductors |
JP2010188426A (ja) * | 2009-01-26 | 2010-09-02 | Emprie Technology Development LLC | 清拭シート |
JP2010167388A (ja) * | 2009-01-26 | 2010-08-05 | Emprie Technology Development LLC | ナノポーラス表面を有する製品の製造方法 |
JP4526597B1 (ja) * | 2009-01-26 | 2010-08-18 | エンパイア テクノロジー ディベロップメント エルエルシー | 細胞培養足場の製造方法 |
JP4979732B2 (ja) * | 2009-05-01 | 2012-07-18 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
TWI466343B (zh) * | 2012-01-06 | 2014-12-21 | Phostek Inc | 發光二極體裝置 |
GB201202128D0 (en) * | 2012-02-08 | 2012-03-21 | Univ Leeds | Novel material |
US9365694B2 (en) | 2012-07-27 | 2016-06-14 | Samsung Electronics Co., Ltd. | Composition including polyimide block copolymer and inorganic particles, method of preparing same, article including same, and display device including the article |
US20140224882A1 (en) * | 2013-02-14 | 2014-08-14 | Douglas R. Hackler, Sr. | Flexible Smart Card Transponder |
KR102102955B1 (ko) | 2013-08-12 | 2020-04-23 | 삼성디스플레이 주식회사 | 표시 장치의 제조 방법 |
KR102110520B1 (ko) | 2013-08-26 | 2020-05-14 | 삼성전자주식회사 | 폴리(이미드-아미드) 코폴리머, 및 폴리(이미드-아미드) 코폴리머를 포함하는 조성물 |
KR102111093B1 (ko) | 2013-08-26 | 2020-05-15 | 삼성전자주식회사 | 폴리(이미드-아미드) 코폴리머, 폴리(이미드-아미드) 코폴리머의 제조 방법, 및 상기 폴리(이미드-아미드)를 포함하는 성형품 |
DE102014013107A1 (de) * | 2013-10-08 | 2015-04-09 | Siltectra Gmbh | Neuartiges Waferherstellungsverfahren |
CN103985665B (zh) * | 2014-05-15 | 2016-08-17 | 深圳市华星光电技术有限公司 | 一种柔性显示器的制作方法 |
KR20200006641A (ko) | 2014-11-27 | 2020-01-20 | 실텍트라 게엠베하 | 재료의 전환을 이용한 고체의 분할 |
KR102385327B1 (ko) * | 2015-04-06 | 2022-04-12 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 이의 제조 방법 |
CN104880846B (zh) | 2015-06-15 | 2018-07-24 | 京东方科技集团股份有限公司 | 柔性基板及其制作方法、显示装置 |
CN106920813A (zh) * | 2015-12-28 | 2017-07-04 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示器的制备方法 |
US10858495B2 (en) * | 2016-03-24 | 2020-12-08 | Siltectra Gmbh | Polymer hybrid material for use in a splitting method |
KR101936183B1 (ko) * | 2016-10-28 | 2019-01-08 | 주식회사 다원시스 | 플랙서블 기판의 제조 방법 및 플랙서블 소자 제조 장치 |
FR3060199B1 (fr) | 2016-12-08 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert de couches minces |
CN106711175B (zh) * | 2016-12-14 | 2020-06-16 | 武汉华星光电技术有限公司 | 柔性基板剥离方法 |
KR101888451B1 (ko) * | 2017-08-31 | 2018-08-16 | 엘지디스플레이 주식회사 | 접착제 및 이를 적용한 플렉서블 디스플레이 |
CN113811107B (zh) * | 2020-06-11 | 2023-05-26 | 维达力科技股份有限公司 | 壳体的制备方法、壳体以及电子产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050628A (ja) * | 1996-05-15 | 1998-02-20 | Commiss Energ Atom | 半導体材料薄層の製造方法 |
JP2000077287A (ja) * | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
JP2002033465A (ja) * | 2000-05-10 | 2002-01-31 | Ion Engineering Research Institute Corp | 半導体薄膜の形成方法 |
JP2004140266A (ja) * | 2002-10-18 | 2004-05-13 | Ishikawajima Harima Heavy Ind Co Ltd | 薄膜層ウェハ製造方法、及び薄膜層ウェハ |
US20040229444A1 (en) * | 2003-02-18 | 2004-11-18 | Couillard James G. | Glass-based SOI structures |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
EP1758169A3 (en) * | 1996-08-27 | 2007-05-23 | Seiko Epson Corporation | Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same |
JP4042942B2 (ja) * | 1999-06-14 | 2008-02-06 | 株式会社小松製作所 | 作業車両のトラックフレーム連結構造 |
US6391220B1 (en) * | 1999-08-18 | 2002-05-21 | Fujitsu Limited, Inc. | Methods for fabricating flexible circuit structures |
US6492026B1 (en) * | 2000-04-20 | 2002-12-10 | Battelle Memorial Institute | Smoothing and barrier layers on high Tg substrates |
FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
US6576351B2 (en) * | 2001-02-16 | 2003-06-10 | Universal Display Corporation | Barrier region for optoelectronic devices |
CN1459042A (zh) * | 2001-03-14 | 2003-11-26 | 皇家菲利浦电子有限公司 | 挠性液晶显示器件 |
US6680724B2 (en) * | 2001-05-31 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Flexible electronic viewing device |
US20040224482A1 (en) * | 2001-12-20 | 2004-11-11 | Kub Francis J. | Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique |
US7176108B2 (en) * | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
TWI222545B (en) * | 2003-02-27 | 2004-10-21 | Toppoly Optoelectronics Corp | Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display |
US7915058B2 (en) * | 2005-01-28 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same |
-
2006
- 2006-03-29 US US11/393,483 patent/US20060240275A1/en not_active Abandoned
- 2006-04-10 KR KR1020077027395A patent/KR101459141B1/ko not_active IP Right Cessation
- 2006-04-10 EP EP06740835A patent/EP1875496A1/en not_active Withdrawn
- 2006-04-10 WO PCT/US2006/013368 patent/WO2006115760A1/en active Application Filing
- 2006-04-10 JP JP2008508892A patent/JP5451066B2/ja not_active Expired - Fee Related
- 2006-04-10 CN CNA2006800134029A patent/CN101164159A/zh active Pending
- 2006-04-21 TW TW095114797A patent/TWI297195B/zh not_active IP Right Cessation
-
2009
- 2009-12-21 US US12/643,501 patent/US8053331B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050628A (ja) * | 1996-05-15 | 1998-02-20 | Commiss Energ Atom | 半導体材料薄層の製造方法 |
JP2000077287A (ja) * | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
JP2002033465A (ja) * | 2000-05-10 | 2002-01-31 | Ion Engineering Research Institute Corp | 半導体薄膜の形成方法 |
JP2004140266A (ja) * | 2002-10-18 | 2004-05-13 | Ishikawajima Harima Heavy Ind Co Ltd | 薄膜層ウェハ製造方法、及び薄膜層ウェハ |
US20040229444A1 (en) * | 2003-02-18 | 2004-11-18 | Couillard James G. | Glass-based SOI structures |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014534621A (ja) * | 2011-10-04 | 2014-12-18 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 2段階層移動方法 |
JP2013131760A (ja) * | 2011-12-20 | 2013-07-04 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 可撓性構造体の製造方法、中間構造体及び可撓性構造体 |
JP2015525964A (ja) * | 2012-06-26 | 2015-09-07 | ソイテックSoitec | 層を転写するためのプロセス |
JP2016508291A (ja) * | 2012-12-28 | 2016-03-17 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 多層半導体デバイス作製時の低温層転写方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101459141B1 (ko) | 2014-11-07 |
JP5451066B2 (ja) | 2014-03-26 |
US8053331B2 (en) | 2011-11-08 |
KR20080010437A (ko) | 2008-01-30 |
TW200711034A (en) | 2007-03-16 |
EP1875496A1 (en) | 2008-01-09 |
US20060240275A1 (en) | 2006-10-26 |
CN101164159A (zh) | 2008-04-16 |
US20100099237A1 (en) | 2010-04-22 |
WO2006115760A1 (en) | 2006-11-02 |
TWI297195B (en) | 2008-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5451066B2 (ja) | 可撓性ディスプレイ基板 | |
US8089073B2 (en) | Front and backside processed thin film electronic devices | |
CN107170711B (zh) | 一种转移制备二维原子晶体叠层结构的方法 | |
JP4478268B2 (ja) | 薄膜デバイスの製造方法 | |
KR100532557B1 (ko) | 반도체 장치 및 그의 제조 방법, soi기판 및 그것을사용하는 표시 장치 및 soi기판의 제조 방법 | |
US7067386B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
US8263478B2 (en) | Method for manufacturing semiconductor substrate | |
JP5524817B2 (ja) | 薄いsoiデバイスの製造 | |
CN101882624B (zh) | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 | |
US20100051178A1 (en) | Method of manufacturing thin film device | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
JP2006049911A (ja) | 単層および多層の単結晶シリコンおよびシリコンデバイスをプラスチック上に犠牲ガラスを用いて製造する方法 | |
CN101552227B (zh) | 在载体负载的基底上形成电子器件的方法和所得器件 | |
US20050221583A1 (en) | Method for making thin layers containing microcomponents | |
TW201019395A (en) | Method of fabricating thin film device | |
US20010016423A1 (en) | Semiconductor substrate and method of manufacturing same | |
KR20190080215A (ko) | 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법 및 이에 의해 제조된 플렉서블 반도체 소자 | |
JP2009537076A (ja) | 絶縁体上半導体構造を形成するための方法 | |
US20080290468A1 (en) | Structure of flexible electronics and optoelectronics | |
KR101148455B1 (ko) | 층상구조 기판을 이용한 플라스틱 태양전지 제조방법, 이에 따라 제조된 플라스틱 태양전지 | |
KR100609367B1 (ko) | Soi 기판의 제조방법 | |
JP5154243B2 (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |