JP5154243B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP5154243B2
JP5154243B2 JP2008015590A JP2008015590A JP5154243B2 JP 5154243 B2 JP5154243 B2 JP 5154243B2 JP 2008015590 A JP2008015590 A JP 2008015590A JP 2008015590 A JP2008015590 A JP 2008015590A JP 5154243 B2 JP5154243 B2 JP 5154243B2
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
crystal silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008015590A
Other languages
English (en)
Other versions
JP2008113034A (ja
Inventor
隆志 糸賀
裕 ▲高▼藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008015590A priority Critical patent/JP5154243B2/ja
Publication of JP2008113034A publication Critical patent/JP2008113034A/ja
Application granted granted Critical
Publication of JP5154243B2 publication Critical patent/JP5154243B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、SOI(Silicon on Insulator)基板、表示装置およびSOI基板の製造方法に関するものであり、より詳細には、例えば水素イオンを注入した単結晶シリコン片を基板に貼り合せ、水素イオンの打込み層にて分割させて得られる単結晶シリコン薄膜を備えているSOI基板、それを用いる表示装置およびSOI基板の製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor:TFT)技術とは、例えばガラス基板などの光透過性非晶質材料の上に、シリコン膜などの半導体膜を形成して、トランジスタに加工する技術である。このTFT技術は、液晶ディスプレイを用いたパーソナル情報端末の普及とともに発展してきた。
このTFT技術においては、例えば基板上の非晶質シリコン膜をレーザなどの熱で溶融し、ポリシリコン(多結晶)膜とする。このポリシリコン膜または非晶質シリコン膜を加工して、スイッチング素子としてのMOS型TFTを形成する。このように、シリコン膜から形成したデバイス(MOS型TFT)を用いて、液晶表示パネルや有機ELパネルなどの表示パネルを作製する。そして、MOS型TFTによって、表示パネルの絵素をアクティブマトリクス駆動する。
このような構成は、TFT−液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT−有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などに用いられている。
ここで、スイッチング素子のアクティブマトリクス駆動においては、さらに高性能なシリコンのデバイスが求められるとともに、周辺ドライバ、タイミングコントローラ等のシステム集積化が求められている。
しかしながら、従来用いられている非晶質シリコン膜、多結晶シリコン膜では、目標とする性能を得ることができない。
これは、多結晶シリコン膜などにおいては、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位が存在するためである。すなわち、このような局在準位が存在すると、移動度が低下してしまう。また、サブスレッショルド係数(S係数)の増大によって、トランジスタの性能が不十分となり、高性能なシリコンのデバイスを形成できない。
また、シリコン膜の結晶性が不完全であれば、シリコン−ゲート絶縁膜界面に固定電荷が形成されやすい。このため、薄膜トランジスタの閾値電圧制御が困難となる。また、所望の値の閾値電圧を得ることができない。
また、例えばTFT−液晶ディスプレイにおいては、レーザ光による加熱などによって非晶質シリコン膜から多結晶シリコン膜を得る。ここで、レーザ照射エネルギーはある程度の揺らぎを生ずるので、得られる多結晶シリコン膜の粒径が一定ではなくなってしまう。したがって、移動度や閾値電圧に大きなばらつきが生じてしまう。
また、プラズマCVD(Chemical Vapor Deposition)法などを用いて成膜した非晶質シリコン膜を、レーザ光によって加熱させた後に結晶化させる場合には、シリコン膜周辺が加熱によって瞬間的にシリコンの融点近くの温度まで上昇する。このため、基板として無アルカリ高歪点ガラスを用いている場合には、ガラスからアルカリ金属などがシリコンに拡散してしまう。これによって、得られるトランジスタ特性が下がってしまうという問題がある。
これに対して、多結晶シリコンの結晶性の均一化、高性能化を求める研究とは別に、単結晶シリコンを用いたデバイスについての研究がなされている。
このような単結晶シリコンを用いたデバイスの一例としては、SOI基板がある。ここで、SOIとは、Silicon on Insulatorを意味する。SOI基板のためのSOI技術とは、主として非晶質基板の上に単結晶半導体薄膜を形成する技術を意味する。このSOI技術という用語は、多結晶シリコン膜を形成する場合にはあまり用いられない。SOI技術は、1980年頃から盛んに研究されている分野である。
SOI基板の一例としては、SIMOX(Silicon Implanted Oxygen)基板がある。このSIMOX基板は現在市販されている。SIMOX基板は、シリコンウエハに酸素を注入して形成される。ここで、比較的重い元素である酸素を所定の深さまで注入するため、注入時の加速電圧によってシリコンウエハの結晶が大きくダメージを受けてしまう。したがって、SIMOX基板では、基板上に得られる単結晶の性質が十分なものとならないという問題がある。また、二酸化珪素膜の層のストイキオメトリーからのずれによる絶縁性が不完全である。また、酸素注入が大量に必要なことから、イオン注入のコストが大きくなってしまうという問題がある。
これに対して、例えば日本国の公開特許公報「特開平5−211128号公報(公開日:1993年8月20日)」に記載された薄い半導体材料フィルムの製造方法においては、単結晶シリコン片を酸化珪素膜で覆ったシリコンベース基板上に貼り合わせて、これを薄膜化する技術が開示されている。
この技術によると、単結晶シリコンベース基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することができる。
また、日本国の公開特許公報「特開2000−30996号公報(公開日:2000年1月28日)」には、SOIウエーハの製造方法及びSOIウエーハに関して、シリコンウエハ上の酸化膜厚における、膜厚ばらつきの標準偏差が示されている。
また、日本国の公開特許公報「特開平6−268183号公報(公開日:1994年9月22日)」に記載された半導体装置の製造方法においては、半導体装置を形成して薄層化した基板を他の支持基板に転写する方法が示されている。
この方法においては、半導体層の一方の面に半導体素子を形成した後、薄層化した半導体層と支持基板とを常温陽極接合により接着する。
特開平5−211128号公報(公開日:1993年8月20日) 特開2000−30996号公報(公開日:2000年1月28日) 特開平6−268183号公報(公開日:1994年9月22日)
しかしながら、上述の構成においては、基板上の酸化珪素膜におけるマイクロラフネスから生じた凹凸が、接着力を弱くする要因となって、膜剥がれなどを引き起こすという問題を生ずる。
すなわち、特開平5−211128号公報の構成によれば、シリコンベース基板上の酸化膜を厚くすると、膜厚ばらつきが大きくなってしまう。これによって、表面凹凸が顕著になり、接合時の接着性やSOI基板の特性に影響を及ぼすという問題がある。
なお、上記特開2000−30996号公報には、膜厚ばらつきの標準偏差が大きくなった時の単結晶シリコン薄膜の膜厚均一性について記載がある。しかしながら、接着時に空隙が発生することや、分離・剥離時にシリコン薄膜に膜剥がれを生じるといった問題には触れられていない。
また、特開平6−268183号公報には、薄層化した半導体層と支持基板との凹凸、平坦性については記載されていない。
このように、光透過性基板上にコーティングした酸化珪素膜のマイクロラフネスから生じた凹凸は、接着力を弱くする要因となる。これによって、分離・剥離を生じて、シリコン膜を基板上に形成した後の膜剥がれなどを引き起こすなどの良品率低下を招く。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、接着力を向上させたSOI基板、表示装置およびSOI基板の製造方法を提供することにある。
本発明に係るSOI基板は、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が水素イオンの注入層にて分断されて単結晶シリコン薄膜となっているSOI基板において、上記基板が光透過性基板であり、上記分断が熱処理によって行われたことを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
また、上記基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができる。
また、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むので、単結晶シリコン片の全面の結晶質を、打ち込む前とあまり変わらないように保ち、酸素イオン打ち込みによるシリコンの結晶質低下の問題を解決できる。
また、熱処理によって、単結晶シリコン薄膜の結晶質を、水素イオン打ち込み前と同等な水準に戻すことがきる。この熱処理は例えば600℃程度の温度にて行う。この場合には、接合部の接着性を悪化させることがない。
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、上記コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、上記基板表面とのなす角度の正接が0.06以下である表面を有する上記コーティング膜を接合したものであることを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
ここで、正接とはタンジェントを意味し、特にタンジェントの絶対値を意味することとする。したがって、上記構成は、タンジェントの絶対値が0以上0.06以下の値であることに相当する。上記コーティング膜は、表面に凹凸を有しており、この凹凸のうちの傾斜が最大の面と基板表面とのなす角度の正接が0.06以下となっている。より詳細には、例えば、コーティング膜表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が基板表面となす角度の正接が約0.06以下であればよい。
このように凹凸が小さい場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができる。
また、この正接は0.04以下の値であればさらに望ましい。この場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力をさらに強めることができる。
これによって、光透過性基板表面のマイクロラフネスのために、光透過性基板と単結晶シリコン片との接合性が阻害されるという問題を解決できる。
なお、SOI基板における、基板と単結晶シリコン片とを接合するためのコーティング膜の表面状態は、例えば基板と単結晶シリコン片とを分離して得られる表面凹凸について、AFM法を用いて評価することができる。
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜の表面と上記被覆膜の表面とは、それぞれ水との接触角が10°以下であることを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
ここで、上記コーティング膜は、例えば上記基板をコーティングした酸化珪素膜である。また、上記被覆膜は、例えば上記単結晶シリコン片を酸化して形成した酸化珪素膜である。また、この水は、純水であってもよいし、蒸留水であってもよい。また、接触角は、そもそも0°(完全ぬれの場合)よりも大きな値をとるので、上記の構成は接触角が0°以上10°以下であることに相当する。
コーティング膜と被覆膜とは、水との接触角が10°以下であり、水に対するぬれ性が良好である。このように、水のぬれ性が良好な表面は、互いに良好な接合性を有している。このため、例えばコーティング膜と被覆膜とを接合した後に、熱処理によって単結晶シリコン片を剥離・分離しても、基板に接着されている単結晶シリコン薄膜の膜剥がれを生ずることがない。したがって、優れた品質を有するSOI基板を提供できる。
より詳細には、コーティング膜と被覆膜とを接合させる際には、例えば接着剤なしで接合する。このような場合には、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。上述の構成によれば、水に対するぬれ性が良好な表面同士を接着するので、上述の寄与バランスが似ていることになり、接着性を高めることができる。
前述では、それぞれの膜の水に対する接触角のみを示したが、その他に、エチレングリコールやヨウ化メチレン液に対する接触角を測定しても良い。
なお、コーティング膜と被覆膜とは、例えば、アンモニア水と過酸化水素水とを純水で希釈した洗浄液で洗浄することができる。このように洗浄すれば、コーティング膜と被覆膜との接合前に表面の粒子を除去して、確実に清浄な表面を得ることができる。これによって、表面における水との接触角を、より確実に10°以下に抑えることができる。
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜であることを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
ここで、TEOSガスとは、Tetra Ethyl Ortho Silicateガスを意味する。
このように、TEOSガスと酸素ガスとを用いたプラズマ化学気相成長法によって成膜すれば、得られるコーティング膜を、被覆膜と接合しやすいものにできる。一方、例えばスパッタ法によってコーティング膜を成膜した場合には、被覆膜と接合しにくいものとなってしまう。
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、酸化珪素からなる、5nmないし300nmの厚みの上記コーティング膜を接合したものであることを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
上記コーティング膜は、5nmないし300nmの厚みの酸化珪素膜である。このコーティング膜を接合して接合部が形成される。この構成によれば、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できる。より詳細には、シリコン−ゲート絶縁膜界面に固定電荷が形成されたとしても、単結晶シリコン薄膜に固定電荷の影響を生じさせないので、適切な薄膜トランジスタの閾値電圧制御を行うことができ、また所望の値の閾値電圧を得ることができる。
また、上記コーティング膜の厚みは、40nmないし300nmであれば、さらに望ましい。この厚みであれば、光透過性基板表面の固定電荷の影響を確実に抑えて、確実にトランジスタ特性を向上できる。
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部の接着力が0.6N/m以上であることを特徴としている。
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
ここで、接着力とは、物体から薄層を表面牽引力に逆らって剥ぎ取る際に必要な単位長さ当たりの力である。
このように、接着力を高めれば、接着剥がれを防止できる。ここで、例えば従来の構成によれば、上記接合部の接着力は0.2N/m程度の値となっていた。しかしながら、本発明の構成によれば、接着力が0.6N/m以上であり、接着剥がれを防止できる。
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。
本発明に係る表示装置は、上記課題を解決するために、半導体素子構造が形成された、上述のいずれかのSOI基板を備えていることを特徴としている。
上記SOI基板は、基板が光透過性基板であるので、この基板に半導体素子構造を形成すれば、例えば表示パネルに用いるアクティブマトリクス基板として好適に用いることができる。
また、上記SOI基板を用いて、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できる。
このように、単結晶シリコンを用いてトランジスタ特性の均一化、安定化、高性能化を図ることができ、例えば高性能のMOS型電界効果トランジスタデバイスを製造できる。したがって、これを用いて高性能のTFT−LCD表示装置、TFT−OLEDL表示装置や集積回路を製造できる。
なお、上記半導体素子構造とは、例えばディスプレイ用スイッチング素子としての構造を意味する。また、例えばSOI基板に半導体素子構造を形成して、データ処理ドライバを作製してもよい。
また、上記表示装置は、例えば、表面に酸化珪素膜をコーティングした光透過性基板と表面を酸化処理した単結晶シリコン片とを貼り合わせて、熱処理により単結晶シリコン片を所定の面から分離させて作製したSOI基板を用いて製造したディスプレイ用スイッチング素子、データ処理ドライバなどを具備した表示装置である、と表現することもできる。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合する接合工程を含んでいるSOI基板の製造方法において、上記接合工程の前に、上記コーティング膜の表面を、上記基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいることを特徴としている。
上記SOI基板は、接合工程の後に、単結晶シリコン片が水素イオンの注入層にて分断・剥離されて単結晶シリコン薄膜となって、SOI基板が製造される。
ここで、上記製造方法によれば、コーティング膜の表面の凹凸を、基板表面とのなす角度の正接が0.06以下となるように調節した後に、コーティング膜と単結晶シリコン片を被覆した被覆膜とを接合するので、良好な接合性を持たせて、この接合の強度を高めることができる。したがって、接合工程の後に、単結晶シリコン片を分断・剥離して単結晶シリコン薄膜を形成する際に、膜剥がれを生ずることがない。
一方、上記正接が0.06以上のものを接合させた場合、接合部の接着力は0.2N/m以下であった。この場合、剥離・分離アニールをした後、一部に膜剥がれが見られた。
なお、上記調節工程においては、例えば、基板上のコーティング膜の膜厚を適切に設定すること、および成膜条件を適切に設定することが望ましい。これらの条件を適切に設定すれば、より確実に、コーティング膜と基板表面とのなす角度の正接が0.06以下である状態を実現できる。なお、コーティング膜の膜厚は、比較的抑え気味にすることが好ましく、例えばコーティング膜としての酸化珪素膜を500nmよりも厚く成膜した際には、成膜後に研磨を施すことが望ましい。例えば、酸化珪素膜の膜厚は100nm程度であればよい。
また、コーティング膜と基板表面とのなす角度の正接が0.04以下である状態も好ましい。この状態によれば、さらに確実に、膜剥がれを防止できる。
また、上記構成において、上記コーティング膜および上記被覆膜を、水との接触角が10°以下となるように設定する工程を含んでいる構成も好ましい。
この構成によれば、コーティング膜と被覆膜との接着性を向上させ、接着力を確実に高めて、さらに膜剥がれの生じ難いSOI基板の製造方法を実現できる。
また、SOI基板の製造方法は、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度をシリコンから水素が離脱する温度以上に上昇させて、上記単結晶シリコン片を水素イオン注入面に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。
上記の構成により、さらに、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度を上昇させるので、狭い範囲の領域のみを昇温することができ、単結晶シリコンの破壊を抑えることができる。
また、SOI基板の製造方法は、概ね850℃以上のピーク温度を含むランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。
上記の構成により、さらに、概ね850℃以上のピーク温度を含む瞬間熱アニ−ル(Rapid Thermal Anneal、以下RTAと記す。)であるランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って剥離するので、更に接合強度が向上するとともに、剥離界面及び単結晶シリコン薄膜内部における水素イオン注入による損傷を回復させてトランジスタの特性を向上できる。
なお、ランプアニールのピーク温度は高いほどトランジスタの特性は向上するが、基板の反りや伸縮が大きくなる。よって、一例として基板サイズが300mm角程度の場合、700℃程度の温度と5分程度の保持時間でアニールする。
また、SOI基板の製造方法は、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むことによって、上記単結晶シリコン片の全面の結晶質を打ち込む前とあまり変わらないように保っているSOI基板の製造方法である、と表現することもできる。
上記の構成により、剥離後のTFT製造工程中で600℃程度の温度による熱処理を加えることで、単結晶シリコン膜の結晶質を水素イオン打ち込み前と同等な水準に戻すことがきる。したがって、例えば酸素イオンを打ち込む場合のようなシリコンの結晶質低下を生じない。
本発明に係るSOI基板は、以上のように、基板が光透過性基板であり、分断が熱処理によって行われた構成である。
それゆえ、ばらつきがなく、均一で高性能なトランジスタを提供できるという効果を奏する。また、基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができるという効果を奏する。また、熱処理によって、接合部の接着性を悪化させることがないという効果を奏する。
本発明に係るSOI基板は、以上のように、接合部は、コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、基板表面とのなす角度の正接が0.06以下である表面を有するコーティング膜を接合したものである構成である。
それゆえ、表面凹凸が小さいので、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができるという効果を奏する。
本発明に係るSOI基板は、以上のように、コーティング膜の表面と被覆膜の表面とは、それぞれ水との接触角が10°以下である構成である。
それゆえ、コーティング膜と被覆膜とは、水に対するぬれ性が良好であるので、互いに良好に接合させることができるという効果を奏する。
本発明に係るSOI基板は、以上のように、コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜である構成である。
それゆえ、確実に得られるコーティング膜を、被覆膜と接合しやすいものにできるという効果を奏する。
本発明に係るSOI基板は、以上のように、接合部は、酸化珪素からなる、5nmないし300nmの厚みのコーティング膜を接合したものである構成である。
それゆえ、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できるという効果を奏する。
本発明に係るSOI基板は、以上のように、接合部の接着力が0.6N/m以上である構成である。
それゆえ、接着力が高いので、接着剥がれを生ずることがないという効果を奏する。
本発明に係る表示装置は、以上のように、半導体素子構造が形成された、上述のいずれかのSOI基板を備えている構成である。
それゆえ、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できるという効果を奏する。
本発明に係る半導体装置の製造方法は、以上のように、接合工程の前に、コーティング膜の表面を、基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいる構成である。
それゆえ、コーティング膜と単結晶シリコン片に良好な接合性を持たせた後に接合するので、この接合の強度を高めることができ、膜剥がれを生ずることがないという効果を奏する。
本発明の実施の一形態について、図1ないし図4に基づいて説明すれば、以下の通りである。
本実施形態のSOI(Silicon on Insulator)基板1は、図1に示すように、光透過性基板(基板)2と単結晶シリコン薄膜5とを貼り合わせてなるものである。
より詳細には、光透過性基板2には、酸化珪素膜(コーティング膜)3が積層されている。この光透過性基板2は、例えば光透過性非晶質高歪点無アルカリガラス基板であり、例えばコーニング社のコーニング(登録商標)#1737ガラスのようなアルカリ土類−アルミノ硼珪酸ガラスを用いることができる。また、単結晶シリコン薄膜5には、酸化珪素膜(被覆膜)4が被覆されている。そして、酸化珪素膜3と酸化珪素膜4とを貼り合わせて接合した接合部が形成される。
このようなSOI基板1を形成する手順について、図2に基づいて説明する。
図2(a)に示す光透過性基板2に対して、酸化珪素膜3を成膜する。これによって図2(b)に示すように、光透過性基板2に酸化珪素膜3が積層された状態となる。なお、このように酸化珪素膜3を設けるのは、光透過性基板2は、そのままではぬれ性(親水性)が不十分であるためである。
また、酸化珪素膜3は、約100nm程度の膜厚の膜厚に形成される。この酸化珪素膜3は、例えば40〜300nm程度の膜厚に形成されることが好ましい。成膜の方法は特に限定されない。例えば、プラズマ化学気相成長法(プラズマCVD(Chemical Vapor Deposition)法)によって、真空チャンバー中でTEOS(Tetra Ortho Silicate)ガスと酸素ガスとを混合し、320℃程度の温度でプラズマ放電によって、約100nm程度形成する(TEOS−Oプラズマ法)。
また、酸化珪素膜3は、比較的低温(300〜400℃)の熱非平衡下で成膜されるため、シリコンと酸素との組成比が正確に1:2とはならず、例えば1:1.9程度となる。すなわち、本実施形態の酸化珪素膜3は、いわゆる酸化シリコン膜、SiO系絶縁膜である。なお、例えば900℃程度で酸化すると、熱平衡下での反応となり、シリコンと酸素との組成比は1:2となる。
このとき、酸化珪素膜3の表面の凹凸は、凹凸の最大傾斜面が基板平面となす角度の正接(タンジェント)が0.06以下となっている。より詳細には、例えば、酸化珪素膜3の表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が光透過性基板2表面となす角度の正接が約0.06以下となっている。なお、この表面の凹凸状態については後述する。
一方、図1に示す単結晶シリコン薄膜5は、図2(c)に示す単結晶シリコン片6から作成される。
単結晶シリコン片6は、表面が熱酸化処理されて、図2(d)に示すように酸化珪素膜4にて被覆される。酸化珪素膜4による酸化膜厚は、約100nmである。この酸化珪素膜4による酸化膜厚は、5nm〜300nmが好ましい。この酸化膜厚が40〜300nmであればさらに好ましい。この酸化珪素膜4は、SiO系絶縁膜である。
次に、図2(e)に示すように、矢印にて示す水素イオンを、単結晶シリコン片6の所定の面(水素イオン打ち込み面)に注入する。ここで、図2(e)に示すように、水素イオン注入打込み面(水素イオンの注入層)10は、所定の深さに設定される。
次に、図2(f)に示すように、図2(c)に示した光透過性基板2と、図2(e)に示した単結晶シリコン片6とを、それぞれSC1液で洗浄・乾燥後、貼り合わせる。ここで、洗浄・乾燥についてそれぞれ説明する。
本実施形態においては、コーティング膜としての酸化珪素膜3がコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、接着剤なしで接合させる。このためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が極めて重要である。
このような、接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。ここで、貼り合せる基板表面同士は、上記3つの寄与のバランスについて似通っている場合に、特に接着、接合しやすくなる。
そこで、酸化珪素膜3にてコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、まずSC1液にて洗浄する。
SC1液は、市販のアンモニア水(NHOH:30%溶液)と過酸化水素水(H:30%溶液)と純水(HO)とを所定の割合で混合して作製する。一例としては、上記の各薬液を、5:12:60の割合で混合する。
このようにして作成されたSC1液に、光透過性基板2と単結晶シリコン片6とを10分間浸す。
なお、例えばウルトラクリーンULSI技術(大見忠弘著、培風館、p.172)に記載のように、アンモニア水は酸化珪素表面をスライトエッチするため、長時間浸すことは好ましくない。
その後、純水を用いた流水によって、10分間洗浄し、洗浄が完了する。この純水は、例えば比抵抗値10MΩcm以上である。その後、スピンドライヤーなどで迅速に乾燥させる。
次に、単結晶シリコン片6を分断して単結晶シリコン薄膜5を形成する際には、600℃、30分にわたる電気炉を用いたアニール、またはランプアニールによる熱処理を行う。これによって、図2(g)に示すように、水素イオン注入打込み面10から単結晶シリコン片6aが分離・剥離して、単結晶シリコン薄膜5を備えたSOI基板1が形成される。この場合には、接合部の接着性を悪化させることがない。
なお、SOI基板1表面の単結晶シリコン薄膜5は、シリコン膜厚が好ましくは300nmになるように設定する。また、単結晶シリコン薄膜5の基板面の方位が(100)、(110)、または(111)となるように設定する。このようにすれば、鏡面を有する十分に平坦な面を得ることができる。すなわち、表面研磨が必要ないほど平坦なシリコン膜面を有するSOI基板を製造できる。
ここで、図2(b)にて示す酸化珪素膜3の表面状態について、図3に基づいて説明する。
光透過性基板2上の酸化珪素膜3は、図3に示すように、表面に凹凸を有している。この表面像は、酸化珪素膜3表面のAFM(Atomic Force Microscope)像から、特定の直線上の断面における凹凸を抽出したデータである。
本実施形態の酸化珪素膜3は、表面凹凸による最大傾斜角が、基板表面となす角度の正接(タンジェント)が0.04以下となっている。ここで、光透過性基板2表面は、図3において高さ0を示す点線と平行である。
このように形成した酸化珪素膜3と、酸化珪素膜4を被覆した単結晶シリコン片6とを、SC1洗浄、純水による洗浄後に乾燥させて貼り合わせると、酸化珪素膜3と酸化珪素膜4とは僅かの力で接合した。ここで、貼り合わせの際には、最初だけ力を入れると、後は自発的に接合が起こった。このような自発的な接合を、以下では自己接合性を有すると呼ぶことにする。
ここで、例えば従来の構成における、基板上の酸化珪素膜について、断面の一例を図7に示す。この場合、基板の上に、酸化珪素膜を500nm以上の膜厚に形成した。図7に示すように、表面凹凸の最大傾斜面が基板表面となす角の正接は、0.06以上となっている。なお、この場合、従来の酸化珪素膜の表面凹凸の絶対値(基板表面から垂直方向の変動)は、例えば図3に示す本実施形態の酸化珪素膜3の表面凹凸の絶対値と同程度またはより小さくなっている。
ここで、図7に示す酸化珪素膜が積層された基板と、単結晶シリコン片と貼り合わせた場合には、旨く貼り合わせることができなかった。すなわち、表面凹凸の最大傾斜角が基板面となす角の正接が0.06以上であった場合には、自己接合性を有しなかった。
なお、単結晶シリコン片6上の酸化珪素膜4は、元々平坦であった単結晶シリコン片6上に、熱平衡で熱酸化膜を形成したものである。すなわち、例えば市販されている単結晶シリコン片6は平坦性をスペックとして有している。このため、所定の厚さの被覆膜を形成する場合の平坦度は、ある程度予測できる。この酸化珪素膜4は、膜厚500nm程度までは、ある程度の平坦性が得られている。
このように、マイクロラフネスによる表面凹凸から生ずる接着力の低下に対して、接着前の洗浄条件を改善するなどの方策をとっても、十分な接着力が得られない。したがって、剥離・分離における単結晶シリコン薄膜の膜剥がれなどを避けることができない。すなわち、洗浄のみでは十分とは言えない場合がある。
次に、このような、表面凹凸の最大傾斜角の正接が0.06以上の酸化珪素膜を積層した基板に対して、化学機械研磨法(CMP(Chemical Mechanical Polishing)法)などで表面研磨を行った。これによって、コーティングした酸化珪素膜を、表面凹凸の最大傾斜角と基板表面とのなす角の正接が、0.06、望ましくは0.04よりも小さくなるようにできる。この場合には、酸化珪素膜が積層された基板と単結晶シリコン片とを、貼り合わせて接合できた。
ここで、本実施形態の酸化珪素膜3でコーティングされた光透過性基板2について、SC1洗浄液での洗浄後に、水に対するぬれ性を計測した。具体的には、図4に示すように、接触角測定装置を用いて水Wに対する接触角θを測定した。
接触角測定装置を用いて、水Wが酸化珪素膜3表面に滴下する瞬間の画像を断面観察方向より撮影した。ここで、水滴端部が酸化珪素膜3表面と接触している箇所の接線(点線)が、光透過性基板2の表面となす角度を、接触角θとして測定した。
光透過性基板2及び滴下水Wは、25℃に設定した。滴下後瞬時の画像から接触角θを測定した。滴下水量は1マイクロリットルとした。なお、滴下する水Wとして、大塚製薬株式会社の「注射用蒸留水」を用いた。
図3に示すような表面凹凸を有する、本実施形態の酸化珪素膜3をコーティングした光透過性基板2は、SC1洗浄後には水Wに対して10°以下の接触角θが計測された。この場合、上述のように、酸化珪素膜3と光透過性基板2の表面凹凸の最大傾斜角とのなす角の正接は0.04以下であった。
また、酸化処理をして酸化珪素膜4にて被覆した単結晶シリコン片6に対しても、光透過性基板2と同様にぬれ性を測定した。この場合も、SC1洗浄後には、水Wに対して10°以下の接触角θが計測された。
そして、上述のように、酸化珪素膜3と酸化珪素膜4とは、乾燥後に互いに貼り合わせてみると、僅かの力で自己接合性を持って接合した。
ここで、接合した後の密着力(接着力)は、以下のように見積もることができる。すなわち接着力の評価は、密着している薄膜を端の部分から剥がす試験によって行うことができる。エリ・デ・ランダウ=イェ・エム・リフシッツ著の「弾性理論」(佐藤常三訳、東京図書)によれば、物体から、厚さhの薄層が、剥離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、
α={Eh3/24(1−σ2)}(∂2ζ/∂x2)2
で表される。
ここで、E:薄膜のヤング率、σ:薄膜のポアッソン比、h:薄膜の厚さ、x:薄膜が密着している平面の横方向の軸、ζ:薄膜の法線方向の剥ぎ取られようとしている膜の変位である。この様子を概略の断面図として図8に示す。図8に示すように、接合面端部(x=0)から、距離xだけ横に移動した座標における空隙厚がζであり、ζとxとは変数である。また、図8において、テープTは、物体28から薄層29に引き剥がす力を与える役割をしている。すなわち、物体28から薄層29を例えばテープTを用いて剥ぎ取る場合には、薄層29の接着面からの変位ζの2階微分が接着力に寄与する。このように、接着力αは、ζという法線方向の変位の、x軸に対する2階偏微分係数を求めることによって得ることができる。
ここで、上述の図2(f)に示すように、表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以下とした光透過性基板2と単結晶シリコン片6とを貼り合わせた場合において、接着力を上記の方法で評価した。この場合、接着力として0.6N/m以上という大きい値が得られた。
一方、例えば表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以上である場合には、自己接合的でなく、この場合の接着力は、0.2N/m程度の値しか得られなかった。
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。このように、本実施形態のSOI基板1は、酸化珪素膜3と酸化珪素膜4との接合の後で、熱処理などによる接着力の強化の前において、接着力が0.6N/m以上となっている構成である。したがって、例えば接合後の接着力が0.2N/m程度のSOI基板に熱処理を行った場合と比較して、熱処理を行った後でも、より大きな接着力を得ることができる。
また、光透過性基板2のコーティング膜である酸化珪素膜3は、上述のように、TEOSガスと酸素ガスの混合ガスを流して成膜するプラズマ化学気相成長法により320℃程度の温度で作製したものである。すなわち、プラズマ化学気相成長法により成膜した酸化珪素膜3は、被覆膜としての酸化珪素膜4と接合しやすい膜である。
一方、このようなコーティング膜を、酸化珪素ターゲットにArガスと酸素ガスとを流し、RF反応性スパッタで形成するスパッタ法で作製した。この場合には、マイクロラフネスによる表面凹凸のなす角の正接が約0.06以上となった。また、水Wとの接触角θは10°以上となった。また、この場合に、コーティング膜を積層した基板と単結晶シリコン片とを貼り合せても、自己接合性を持って接合することはなかった。
以上のように、本実施形態のSOI基板1は、光透過性基板2表面とのなす角度の正接が0.06以下の値である表面の凹凸を有する酸化珪素膜3を、被覆膜としての酸化珪素膜4と接合したものである。
また、SOI基板1は、酸化珪素膜3の表面と、酸化珪素膜4の表面とは、水Wとの接触角θが10°以下である構成である。
また、SOI基板1は、酸化珪素膜3が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜されている構成である。
これらの構成によれば、酸化珪素膜3と酸化珪素膜4との接着力を0.6N/m以上にできる。SOI基板1は、このように接着力を高めた構成であるので、膜剥がれを生じさせない。また、膜剥がれを生じないので、良品率を向上してコストダウンできる。
ここで、酸化珪素膜3と酸化珪素膜4とを接合するためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。また、このような接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。上述の構成によれば、これらの寄与のバランスを、貼り合せる表面同士で似たものにできる。したがって、上述のように接着力を向上できる。
本発明の実施の形態に係る変形例について、図5、6に基づいて説明すれば、以下の通りである。
以下では、上述の実施の形態の変形例として、基板上に単結晶シリコン薄膜に加えて多結晶シリコン膜を備えたSOI基板の一例について説明する。この場合、例えば基板の一部分に多結晶シリコン膜を形成し、その後に部分的に単結晶シリコンを形成する。
上述のようなSOI基板を作製するためには、まず図5(a)に示す光透過性基板2上に、絶縁膜としての酸化珪素膜13を図5(b)に示すように積層する。
次に、図5(c)に示すように、プラズマ化学気相成長法により、モノシランガスと水素ガスとを流して、アモルファスシリコン膜14を形成する。
そして、脱水素アニールを行い、その後に、図5(d)に示すように矢印にて示すエキシマレーザの照射などによって多結晶シリコンTFTを作る箇所を溶融させる。その後に、この溶融した領域が多結晶化して、図5(e)に示すように、ポリシリコン膜14aが形成される。
次に、フォトリソグラフィーを用いて、単結晶シリコン片を載せるための箇所を形成するために、シリコン膜をエッチングして、ポリシリコン膜14bを取り除く。残ったポリシリコン膜14aを、図5(f)に示すようにポリシリコン領域12とする。そして、SC1液・純水による洗浄の後、乾燥させる。
一方、単結晶シリコン片6についても、表面を酸化処理して酸化珪素膜4を形成し、水素イオンを注入して、SC1液・純水による洗浄の後、乾燥させる。そして、図5(g)に示すように、単結晶シリコン片6の酸化珪素膜4を酸化珪素膜13に貼り合わせる。
その後、上述の実施の形態と同様に、電気炉やランプ炉により熱処理して、図5(h)に示すように、水素イオン注入打込み面10のところから単結晶シリコン片6を剥離・分離して、単結晶シリコン薄膜5を得る。
ここで、単結晶シリコン薄膜5の膜厚を、ポリシリコン領域12と等しくなる様に設定しておけば、このポリシリコン領域12と単結晶シリコン膜5とを用いたTFT作成プロセスにおいて非常に有用である。
ここで、以上のようにして作成したSOI基板1・11は、光透過性基板であるので、特に容易に表示装置に用いることができる。例えば単結晶シリコン薄膜5を用いて薄膜トランジスタを形成する。そして、この薄膜トランジスタを、TFT液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などの表示装置に用いることができる。
このように、アクティブマトリクス駆動の表示パネルとして、SOI基板1・11を用いれば、トランジスタの特性の均一化、安定化、高性能化を図ることができる。また、アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。
なお、SOI基板1・11を用いて薄膜トランジスタ(TFT)を作る手順は、通常のTFTプロセスと同様である。
例えば、コプレーナ型トランジスタを作るには、SOI基板1・11からシリコン膜をアイランド化し、図6に示すように、SiO系絶縁膜であるゲート絶縁膜22を形成する。
続いてゲート電極膜23を成膜・パターニングした後、リンやボロンをイオン注入して、低抵抗シリコン膜24(n型またはp型シリコン膜)を部分的に得る。これを熱により活性化アニールした後、SiO系絶縁膜である層間絶縁膜26を成膜する。ゲート電極膜23によってマスクされている部分がチャネル領域25となる。
層間絶縁膜26にコンタクトホールを開口後、ソース・ドレインメタル膜27を成膜・パターニングする。
この様にして、図6に示すように、薄膜トランジスタ21である、単結晶シリコンTFT、または部分単結晶シリコンTFTを製造できる。
以上のように、本発明は、集積回路や薄膜トランジスタを製造する際に用いられるシリコン半導体、およびシリコン半導体から製造されるトランジスタデバイスのうち、そのトランジスタを形成する半導体材料として単結晶シリコン薄膜または単結晶シリコン膜と非単結晶シリコン膜とを用いるトランジスタ素子の材料に関するものであり、より詳細にはSOI基板、表示装置およびSOI基板の製造方法に関するものである。
ここで、基板上にトランジスタなどの素子構造を集積して形成する集積回路素子技術は、コンピュータの普及とともに発展してきた。
この集積回路素子技術は、例えば、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する。具体的には、市販されている厚さ1mm足らず、直径200mm程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成する。
集積回路の分野において用いられるSOI基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。この分野においては、SOI基板によってトランジスタを作ることは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性と高い性能を示す。
一方、本発明に係る表示装置にSOI基板を用いる場合には、上述のようにこのSOI基板が光透過性であることが望ましい。
また、上述の特開2000−30996号公報記載の構成において、光透過性基板に単結晶シリコン膜を接合、分離・剥離によって形成する場合には、単結晶シリコン片のサイズは必ずしもガラス基板のサイズと同じ大きさではなく、最大直径12インチ(300mm)程度となっていた。したがって、この構成によれば、基板上全面に単結晶シリコン薄膜を形成できないという問題がある。
一方、本発明に係るSOI基板においては、上述のSOI基板1のように、ほぼ基板全面にわたって単結晶シリコン薄膜を形成できる。
本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施の形態中に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
上述の具体的な実施の形態は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。
本発明に係るSOI基板の一実施の形態を示す断面図である。 (a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は単結晶シリコン片の断面図であり、(d)は単結晶シリコン片に被覆膜を被覆した状態を示す断面図であり、(e)は(d)の状態に水素イオンを注入する様子を示す断面図であり、(f)は(b)に示す基板に(e)に示す単結晶シリコン片を貼り合わせた状態を示す断面図であり、(g)は単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断面図である。 上記基板に積層された上記コーティング膜の表面凹凸の状態を示す断面図である。 上記コーティング膜の積層された上記基板表面に対する水のぬれ状態を示す断面図である。 本発明に係るSOI基板の一変形例の作成手順を示す図であり、(a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は(b)に示す状態にアモルファスシリコン膜を積層した状態を示す断面図であり、(d)は上記アモルファスシリコン膜をエキシマレーザの照射によって溶融させる様子を示す断面図であり、(e)はポリシリコン膜が形成された状態を示す断面図であり、(f)はフォトリソグラフィーによって単結晶シリコン片を載せるための領域を形成した状態を示す断面図であり、(g)は上記単結晶シリコン片を載せた状態を示す断面図であり、(h)は上記単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断面図である。 上記SOI基板を用いて作成した薄膜トランジスタの一例を示す断面図である。 従来の構成における、基板に積層された酸化珪素膜の表面凹凸の状態を示す断面図である。 接合力評価法を示す模式的な断面図である。
符号の説明
1,11 SOI基板
2 光透過性基板(基板)
3 酸化珪素膜(コーティング膜)
4 酸化珪素膜(被覆膜)
5 単結晶シリコン薄膜
6 単結晶シリコン片
10 水素イオン注入打込み面(水素イオンの注入層)
12 ポリシリコン領域
13 酸化珪素膜(絶縁膜)
14 アモルファスシリコン膜
21 薄膜トランジスタ
22 ゲート絶縁膜
23 ゲート電極膜
24 低抵抗シリコン膜(n+ 型シリコン膜、p+ 型シリコン膜)
25 チャネル領域
26 層間絶縁膜
27 ソース・ドレインメタル膜
W 水
θ 接触角

Claims (4)

  1. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板の製造方法において、
    上記基板に対して、上記コーティング膜としての酸化珪素膜を、300〜400℃で成膜することを特徴とするSOI基板の製造方法。
  2. 上記コーティング膜としての酸化珪素膜を、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜することを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 上記基板に対して、上記コーティング膜としての酸化珪素膜を、40〜300nmの膜厚に形成することを特徴とする請求項1または2に記載のSOI基板の製造方法。
  4. 上記酸化珪素膜の表面の凹凸の最大傾斜面が、上記基板の平面となす角度の正接が0.06以下となっていることを特徴とする請求項1〜3のいずれか1項に記載のSOI基板の製造方法。
JP2008015590A 2008-01-25 2008-01-25 Soi基板の製造方法 Expired - Fee Related JP5154243B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015590A JP5154243B2 (ja) 2008-01-25 2008-01-25 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015590A JP5154243B2 (ja) 2008-01-25 2008-01-25 Soi基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002299577A Division JP2004134675A (ja) 2002-09-25 2002-10-11 Soi基板、表示装置およびsoi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008113034A JP2008113034A (ja) 2008-05-15
JP5154243B2 true JP5154243B2 (ja) 2013-02-27

Family

ID=39445345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015590A Expired - Fee Related JP5154243B2 (ja) 2008-01-25 2008-01-25 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP5154243B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05281573A (ja) * 1992-04-01 1993-10-29 Sharp Corp 液晶表示用基板
JPH06289421A (ja) * 1992-09-30 1994-10-18 Matsushita Electric Ind Co Ltd 液晶表示素子とその製造方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびsoi基板
JP2002217417A (ja) * 2001-01-12 2002-08-02 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2008113034A (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
JP2004134675A (ja) Soi基板、表示装置およびsoi基板の製造方法
KR100641209B1 (ko) 단결정 Si 기판, SOI 기판 및 표시 장치
JP4772258B2 (ja) Soi基板の製造方法
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, soi기판 및 그것을사용하는 표시 장치 및 soi기판의 제조 방법
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
WO2007111008A1 (ja) 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置
JP2004048005A (ja) 金属薄膜基板上に形成された薄膜トランジスタ
JP5866086B2 (ja) 半導体装置の作製方法
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP2001217424A (ja) 薄膜トランジスタおよびそれを用いた液晶表示装置
JP2007184562A (ja) 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法
WO2010109712A1 (ja) 半導体装置用の絶縁基板、及び、半導体装置
WO2009084312A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP5154243B2 (ja) Soi基板の製造方法
US8207046B2 (en) Method for producing semiconductor device and semiconductor device produced by same method
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法
JP2010141246A (ja) 半導体装置の製造方法
JP2009200526A (ja) Soi基板およびそれを用いる表示装置
JP2005026472A (ja) 半導体装置の製造方法
US8421076B2 (en) Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JPH11354448A (ja) 半導体装置の作製方法
JP2008205104A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees