JP2008205104A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008205104A JP2008205104A JP2007038119A JP2007038119A JP2008205104A JP 2008205104 A JP2008205104 A JP 2008205104A JP 2007038119 A JP2007038119 A JP 2007038119A JP 2007038119 A JP2007038119 A JP 2007038119A JP 2008205104 A JP2008205104 A JP 2008205104A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass substrate
- semiconductor layer
- region
- base coat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】ベースコート層が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付ける。
【解決手段】エッチング速度がガラス基板22よりも速い犠牲膜31を、ガラス基板22に対し、貼付領域Aの少なくとも一部を含む領域に形成する犠牲膜形成工程と、ベースコート層32を犠牲膜31を覆うように形成するベースコート層形成工程と、ベースコート層32を介して犠牲膜31の全体を覆うように非晶質半導体層28を形成する非晶質層形成工程と、非晶質半導体層28にレーザーを照射して非晶質半導体層28を結晶化してエッチングすることにより結晶半導体層33を形成する結晶層形成工程と、貼付領域Aにおけるベースコート層32及び犠牲膜31をエッチングにより除去するエッチング工程と、貼付領域Aに半導体デバイス部53を貼り付ける貼り付け工程とを備えるようにした。
【選択図】図2
【解決手段】エッチング速度がガラス基板22よりも速い犠牲膜31を、ガラス基板22に対し、貼付領域Aの少なくとも一部を含む領域に形成する犠牲膜形成工程と、ベースコート層32を犠牲膜31を覆うように形成するベースコート層形成工程と、ベースコート層32を介して犠牲膜31の全体を覆うように非晶質半導体層28を形成する非晶質層形成工程と、非晶質半導体層28にレーザーを照射して非晶質半導体層28を結晶化してエッチングすることにより結晶半導体層33を形成する結晶層形成工程と、貼付領域Aにおけるベースコート層32及び犠牲膜31をエッチングにより除去するエッチング工程と、貼付領域Aに半導体デバイス部53を貼り付ける貼り付け工程とを備えるようにした。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関するものである。
従来から、2枚の基板の間にシール部材によって液晶層が封止された液晶表示装置が広く知られている。一般に、液晶表示装置は、液晶層に電圧を印加することにより液晶分子の配向状態を制御して所望の表示を行うようになっている。この液晶表示装置は、パーソナルコンピュータやPDA(Personal Digital Assistant)等の表示装置として一般的に使用されている。
アクティブマトリクス方式の液晶表示装置は、通常、複数の画素がマトリクス状に形成された画素部を備えており、各画素には、液晶層への電圧の印加を制御するための半導体素子である薄膜トランジスタ(Thin Film Transistor、以下、TFTともいう)が設けられている。
上記TFTは、活性領域である半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を覆う保護膜とを備えている。尚、ボトムゲート型のTFTの場合には、ゲート絶縁膜と半導体層との位置が逆に形成されている。
近年、液晶表示装置に関する技術として、上記TFTを駆動させるための駆動回路及び制御回路等の周辺ドライバと画素部とを同一基板に一体形成した、いわゆるモノリシック液晶ディスプレイ(以下、システム液晶ともいう)が研究開発されている。システム液晶は、各画素に形成されたTFTにおける半導体層が結晶半導体層でありキャリアの移動度が比較的大きいポリシリコンにより形成されている。この半導体層は、通常、非晶質半導体層であるアモルファスシリコン層がレーザー照射により結晶化して形成されている。
上記システム液晶では、同一基板に、TFT及び周辺ドライバを形成することにより、TFTが形成された基板と別個に周辺ドライバを形成する必要がないため、液晶表示装置を構成する部品の数を大幅に低減できる共に、液晶表示装置の製造工程において組立工程及び検査工程を削減できる。したがって、製造コストを低減すると共に生産性を向上させることが可能になる。
ところで、従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるSOI(Silicon On Insulator)基板が知られている。SOI基板にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くすることができる。すなわち、デバイスの高集積化や高機能化を図ることができる。上記絶縁層は、例えばシリコン酸化膜(SiO2)により形成されている。
上記SOI基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減するために、単結晶シリコン層を薄く形成することが望ましい。そこで、従来より、シリコン基板をガラス基板等の他の基板に貼り付けた後に、シリコン基板の一部を分離除去することにより、SOI基板を作成する方法が知られている(例えば、非特許文献1参照)。
Michel Bruel , "Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
Michel Bruel , "Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
本発明者らは、MOSトランジスタ等の半導体素子を有する半導体基板に対し、水素注入層を形成して半導体基板の一部を分離することにより、半導体素子を他の基板上に製造できることを見出している。このことにより、上記他の基板を透明基板にすることによって、半導体層が薄膜化された半導体素子を液晶表示装置に適用することが可能になる。
ここで、上記半導体素子を含む半導体デバイス部を、液晶表示装置におけるガラス基板に貼り付ける場合について検討する。ガラス基板の表面には、一般に、ベースコート層が積層されており、ベースコート層上にはTFTが形成されている。すなわち、ガラス基板の表面には、ベースコート層、ゲート絶縁膜及び保護膜が順に積層された絶縁層が形成されている。
そこで、例えばTFTを駆動するドライバとして適用される半導体デバイス部を保護膜の表面に貼り付けることが考えられる。ところが、半導体デバイス部を貼り付けるためには、貼り付け先の表面に高い平坦性が必要となるところ、保護膜の平坦性はその保護膜の膜質に大きく影響を受けるため、確実な貼り付けを行うことが難しい。
これに対して、ガラス基板の表面における半導体デバイス部を貼り付ける貼付領域を露出させ、その貼付領域に半導体デバイス部を貼り付けることが考えられる。
しかし、本発明者らの研究によると、結晶半導体層を形成するための非晶質半導体層へのレーザーの照射により、ガラス基板の表面に微細な凹凸が形成される。そのことにより、貼付領域の平坦性が低下するため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが難しい。
上述したレーザーの照射によるガラス基板表面への微細な凹凸の形成は、微細な凹凸を有する半導体層の表面状態がレーザーの照射によりベースコート層の表面に転写され、さらにそのベースコート層の表面状態がガラス基板の表面に転写された結果生じたと考えられる。
そこで、本発明者らは、非晶質半導体層にレーザーを照射する前に、上記貼付領域に重なるベースコート層に形成された非晶質半導体層をエッチング等により予め除去すれば、半導体層の結晶化の際にその表面状態の転写を防止できるということを考えた。
ところで、貼付領域を露出させるためには、貼付領域に形成された絶縁層を除去する必要がある。このとき、HF等のフッ素を含むエッチング溶液により、絶縁層をエッチングして一括除去すると、ガラス基板の表面がエッチングされて凹凸状に形成されてしまうため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが難しい。
そこで、本発明者らは、ガラス基板における貼付領域とベースコート層との間に、エッチング速度がガラス基板よりも速い犠牲膜を形成することによって、貼付領域に形成された絶縁層をエッチングにより除去するときにガラス基板の表面がエッチングされることを抑制して、ガラス基板表面における凹凸形状を抑制できることを見出した。
しかしながら、犠牲膜におけるレーザーエネルギーの吸収率が比較的高い場合には、上述したように、非晶質半導体層を結晶化するためのレーザー照射より前に貼付領域に重なるベースコート層に形成された非晶質半導体層を除去すると、犠牲膜がレーザー照射により急激に加熱されて比較的高温になる。そうすると、加熱された犠牲膜によってガラス基板の表面が局部的に加熱されるため、ガラス基板の貼付領域に複数の微細な亀裂が生じてしまう。その結果、ガラス基板の表面における貼付領域が凹凸状に形成されるため、半導体デバイス部をガラス基板の表面に確実に貼り付けることが困難になる。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けようとすることにある。
上記の目的を達成するために、この発明では、ベースコート層を介して犠牲膜の全体を覆う非晶質半導体層を形成した状態で、非晶質半導体層にレーザーを照射するようにした。
具体的に、本発明に係る半導体装置の製造方法は、ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、上記ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する方法であって、エッチング速度が上記ガラス基板よりも速い犠牲膜を、上記ガラス基板に対し、上記貼付領域の少なくとも一部を含む領域に形成する犠牲膜形成工程と、上記ベースコート層を上記犠牲膜を覆うように形成するベースコート層形成工程と、上記ベースコート層を介して上記犠牲膜の全体を覆うように非晶質半導体層を形成する非晶質層形成工程と、上記非晶質半導体層にレーザーを照射して上記非晶質半導体層を結晶化してエッチングすることにより上記結晶半導体層を形成する結晶層形成工程と、上記貼付領域における上記ベースコート層及び上記犠牲膜をエッチングにより除去するエッチング工程と、上記貼付領域に上記半導体デバイス部を貼り付ける貼り付け工程とを備えている。
上記結晶半導体層は、ポリシリコンにより形成されていてもよい。
上記レーザーは、エキシマレーザーであってもよい。
上記犠牲膜は、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されていることが好ましい。
上記半導体デバイス部は、半導体層を有し、上記半導体層は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、上記半導体基板の一部を上記剥離層に沿って分離除去することにより形成されていてもよい。
上記ガラス基板は、液晶表示装置における複数のスイッチング素子が形成された素子基板を構成していてもよい。
−作用−
犠牲膜形成工程では、ガラス基板に対して、半導体デバイス部を貼り付けるガラス基板の貼付領域の少なくとも一部を含む領域に、エッチング速度がガラス基板よりも速い犠牲膜を形成する。その後行うベースコート層形成工程では、ベースコート層を犠牲膜を覆うように形成する。
犠牲膜形成工程では、ガラス基板に対して、半導体デバイス部を貼り付けるガラス基板の貼付領域の少なくとも一部を含む領域に、エッチング速度がガラス基板よりも速い犠牲膜を形成する。その後行うベースコート層形成工程では、ベースコート層を犠牲膜を覆うように形成する。
非晶質層形成工程では、ベースコート層を介して犠牲膜の全体を覆うように非晶質半導体層を形成する。次に行う結晶層形成工程では、非晶質半導体層にレーザーを照射して非晶質半導体層を結晶化してエッチングすることにより結晶半導体層を形成する。このとき、非晶質半導体層がベースコート層を介して犠牲膜の全体を覆っているため、犠牲膜に向かって照射されたレーザーのエネルギーが非晶質半導体層に吸収される。そうすると、犠牲膜がレーザーエネルギーを吸収することが抑制されるため、犠牲膜の加熱を抑制することが可能になる。したがって、ガラス基板の貼付領域に微細な亀裂が生じることを抑制することが可能になる結果、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けることが可能となる。
次に行うエッチング工程では、貼付領域におけるベースコート層及び犠牲膜をエッチングにより除去する。このとき、ガラス基板のエッチング速度は犠牲膜よりも遅いので、ガラス基板の表面の平坦性を維持しながら犠牲膜をエッチングにより除去して貼付領域を露出させることが可能である。特に、犠牲膜が、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されている場合には、犠牲膜がフッ素を含まないエッチング溶液により除去されやすいため、ガラス基板の表面をさらに除去することなく犠牲膜を除去することが可能である。
その後行う貼り付け工程では、貼付領域に半導体デバイス部を貼り付ける。以上の工程により、ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する。
本発明によれば、非晶質層形成工程において、ベースコート層を介して犠牲膜の全体を覆うように非晶質半導体層を形成するため、犠牲膜に向かって照射されたレーザーのエネルギーが非晶質半導体層に吸収される。そのことにより、犠牲膜がレーザーエネルギーを吸収することが抑制されるため、犠牲膜の加熱を抑制することができる。したがって、ガラス基板の貼付領域に微細な亀裂が生じることを抑制できる結果、ベースコート層及び犠牲膜が除去されて露出したガラス基板の表面に対して、半導体デバイス部を確実に貼り付けることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
《発明の実施形態1》
図1〜図12は、本発明の実施形態1を示している。図12は、液晶表示装置Sの要部を概略的に示す断面図である。図1は、素子基板45の要部を示す断面図である。また、図1〜図11は、ドライバ部53及び素子基板45の製造方法を説明するための図である。
図1〜図12は、本発明の実施形態1を示している。図12は、液晶表示装置Sの要部を概略的に示す断面図である。図1は、素子基板45の要部を示す断面図である。また、図1〜図11は、ドライバ部53及び素子基板45の製造方法を説明するための図である。
液晶表示装置Sは、図12に示すように、半導体装置である素子基板45と、その素子基板45に対向して配置された対向基板46と、これら素子基板45及び対向基板46の間に形成された液晶層47とを備えている。
上記素子基板45には、図示は省略するが、複数の画素を有する画素部が設けられ、各画素には図1に示す半導体素子であるTFT(薄膜トランジスタ)30が形成されている。また、素子基板45は、液晶層47側の表面に配向膜48が設けられていると共に、液晶層47とは反対側の表面に偏光板49が積層されている。また、素子基板45には、各TFT30を駆動制御するための半導体デバイス部であるドライバ部53が実装されており、画素部及びドライバ部53が一体形成されている。
上記対向基板46には、図示は省略するが、カラーフィルタやITO等からなる共通電極が形成されている。また、対向基板46は、液晶層47側の表面に配向膜50が設けられていると共に、液晶層47とは反対側の表面に偏光板51が積層されている。
上記液晶層47は、素子基板45と対向基板46との間に介在されたシール材52によって封止されている。こうして、液晶表示装置Sは、TFT30により液晶層47における液晶分子の配向を制御して、所望の表示を行うようになっている。
素子基板45は、図1に示すように、透明基板であるガラス基板22等を有し、ガラス基板22に複数のTFT30が形成された構造を有する。換言すると、ガラス基板22は、液晶表示装置Sにおける複数のTFT30が形成された素子基板45を構成している。
上記TFT30は、ガラス基板22の表面に積層されたベースコート層32を介して設けられている。このTFT30は、例えばトップゲート型の構造を有している。
すなわち、TFT30は、活性領域を含む結晶半導体層33と、結晶半導体層33を覆うゲート絶縁膜34と、ゲート絶縁膜34上に設けられたゲート電極35と、ゲート電極35を覆う保護膜36とを有している。結晶半導体層33は、ソース領域33aと、ドレイン領域33bと、これらソース領域33a及びドレイン領域33bの間に形成されたチャネル領域33cとにより構成され、例えばポリシリコン等により形成されている。
上記ドライバ部53は、ガラス基板22の表面に形成され、半導体層1を有する半導体素子であるMOSトランジスタ54を備えている。ガラス基板22には、第1平坦化膜である絶縁膜21と、第2平坦化膜である層間絶縁膜18と、層間絶縁膜15と、絶縁膜14とがこの順に積層されている。絶縁膜21はガラス基板22の表面に接合されている。
すなわち、素子基板45には、ガラス基板22において、ベースコート層32、ゲート絶縁膜34及び保護膜36からなる絶縁層37が部分的に除去された処理領域Bに、ドライバ部53が貼り付けられている。ドライバ部53が貼り付けられた貼付領域Aは処理領域Bよりも小さいため、ドライバ部53と絶縁層37との間には、ガラス基板22の表面に水平な方向に所定の隙間38が形成されている。
ドライバ部53における絶縁膜14の表面はガラス基板22側へ窪んでおり、絶縁膜14上にはゲート酸化膜7及びLOCOS酸化膜6が形成されている。ゲート酸化膜7と絶縁膜14との間には、ゲート電極8及びサイドウォール11が形成されている。サイドウォール11は、ゲート電極8を挟んでゲート電極8の左右両側面にそれぞれ形成されている。
一方、絶縁膜21及び層間絶縁膜18の間には、ソース電極20s及びドレイン電極20dが形成されている。これらソース電極20s及びドレイン領域20d上には、層間絶縁膜18、層間絶縁膜15、絶縁膜14及びゲート酸化膜7を貫通するコンタクトホール19s,19dが形成され、コンタクトホール19s,19dには導電性材料が充填されている。コンタクトホール19s内の導電性材料はソース電極20sと一体に形成されている一方、コンタクトホール19d内の導電性材料はドレイン電極20dと一体に形成されている。
ゲート酸化膜14の表面には、単結晶シリコン層である半導体層1が形成されている。半導体層1は、LOCOS酸化膜6によって隣り合う他の半導体層(図示省略)の間が分離され、保護膜23により被覆されている。
半導体層1は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、半導体基板の一部を剥離層に沿って分離除去することにより形成されている。半導体層1は、保護膜23側において分離されている。剥離用物質には水素及び不活性ガス元素の少なくとも一方を適用することが可能である。
半導体層1には活性領域43が形成されており、この活性領域43は、チャネル領域44と、そのチャネル領域44の左右両側に形成された低濃度不純物領域10s,10dと、低濃度不純物領域10s,10dのチャネル領域44とは反対側にそれぞれ形成された高濃度不純物領域13s,13dとにより構成されている。
高濃度不純物領域13s,13d及び低濃度不純物領域10s,10dには、例えばリン等のn型不純物が注入されている。低濃度不純物領域10s,10dは、いわゆるLDD領域を構成している。また、高濃度不純物領域13sはソース領域を構成する一方、高濃度不純物領域13dはドレイン領域を構成している。
チャネル領域44は、ゲート酸化膜7を介してゲート電極8に対向するように形成されている。また、低濃度不純物領域10s,10dは、ゲート酸化膜7を介してサイドウォール11に対向して形成されている。そして、高濃度不純物領域13sにはコンタクトホール19sを介してソース領域20sが接続されている一方、高濃度不純物領域13dにはコンタクトホール19dを介してドレイン領域20dが接続されている。
ドライバ部53及びTFT30は、配線部40を介して接続されている。すなわち、ドライバ部53には、ソース電極20s上に、コンタクトホール19sとは別個に層間絶縁膜18、層間絶縁膜15、絶縁膜14、LOCOS酸化膜6及び保護膜23を貫通するコンタクトホール41が形成されている。一方、TFT30には、ソース領域33s上にゲート絶縁膜34及び保護膜36を貫通するコンタクトホール42が形成されている。これらコンタクトホール41,42の内部には導電性材料が充填され、保護膜23,36の表面には配線部40が各コンタクトホール41,42内部の導電性材料を繋ぐようにパターン形成されている。
−製造方法−
次に、ドライバ部53及び素子基板45の製造方法について説明する。
次に、ドライバ部53及び素子基板45の製造方法について説明する。
素子基板45の製造方法には、犠牲膜形成工程と、ベースコート層形成工程と、非晶質層形成工程と、結晶層形成工程と、エッチング工程と、貼り付け工程とが含まれる。
まず、犠牲膜形成工程では、図2に示すように、ガラス基板22に対して、エッチング速度がガラス基板22よりも速い犠牲膜31を部分的に形成する。この犠牲膜31を形成する領域は、例えば、ガラス基板22の表面におけるドライバ部53を貼り付ける貼付領域A全体を含む領域である。
ここで、ガラス基板22上におけるエッチングを施す領域である処理領域Bは貼付領域A全体を含み且つ貼付領域Aよりも大きい。また、犠牲膜31は処理領域Bよりも大きい。すなわち、犠牲膜31は、貼付領域A及び処理領域Bの全体を覆って形成すると共に、処理領域Bよりも外側のガラス基板22にも形成する。この犠牲膜31は、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されている。
この犠牲膜31は、例えばベースコート層32よりも硬度が高い。そうすると、犠牲膜31がベースコート層32よりも変形し難いことにより、後に非晶質半導体層28にレーザーを照射した際に、ベースコート層32に比べて犠牲膜31に半導体層の表面状態が転写され難いため、犠牲膜31が形成されたガラス基板22の表面に対して半導体層の表面状態が転写されることを抑制できると考えられる。したがって、貼付領域Aに重なるベースコート層32に非晶質半導体層28が形成された状態で非晶質半導体層28にレーザーを照射したとしても、ガラス基板22表面における貼付領域Aへの微細な凹凸の形成を抑制して、貼付領域Aの平坦性を維持することが可能である。
次に、ベースコート層形成工程では、ベースコート層32を犠牲膜31を覆うように形成する。ベースコート層32は、例えばSiN、SiNO及びTEOSの少なくとも1つ等から形成する。
次に行う非晶質層形成工程では、ベースコート層32を介して犠牲膜31の全体を覆うように、例えばアモルファスシリコン層等である非晶質半導体層28を形成する。
すなわち、非晶質半導体層28は、例えばCVD(Chemical Vapor Deposition)法等によりベースコート層32の表面全体に形成する。そうして、非晶質半導体層28が、ガラス基板22の表面の法線方向から見て、犠牲膜31に重なるベースコート層32の領域Kの全体に形成され、ベースコート層32を介して犠牲膜31の全体を覆う。
次に、結晶層形成工程では、非晶質半導体層28にレーザーを照射して非晶質半導体層28を結晶化してエッチングすることにより結晶半導体層33を形成する。このとき用いるレーザーは、例えばエキシマレーザー等である。
すなわち、まず、非晶質半導体層28に対して、レーザーを照射することにより非晶質半導体層28を結晶化してポリシリコン層にする。このとき、非晶質半導体層28がベースコート層32を介して犠牲膜31を覆った状態で、非晶質半導体層28にレーザーが照射される。図2に示す29は、レーザーの照射方向を示している。その後、図3に示すように、ポリシリコン層をエッチングして所望の形状にすることによってポリシリコンにより形成された結晶半導体層33をパターン形成する。
次に、ベースコート層32上に結晶半導体層33を覆うゲート絶縁膜34を形成する。続いて、結晶半導体層33の一部に重なるゲート電極35をフォトリソグラフィー法によりパターン形成する。次に、ゲート電極35をマスクとして結晶半導体層33に不純物をイオン注入した後、保護膜36でゲート電極35を覆う。こうして、ガラス基板22上にTFT30を形成する。
次に、ガラス基板22におけるドライバ部53を貼り付ける貼付領域Aを露出させるために、エッチング工程を行う。このエッチング工程では、図4に示すように、貼付領域Aにおけるベースコート層32及び犠牲膜31をエッチングにより除去する。エッチング工程には、第1エッチング工程及び第2エッチング工程が含まれる。
上記第1エッチング工程では、ガラス基板22における処理領域B上に形成されたベースコート層32、ゲート絶縁膜34及び保護膜36からなる絶縁層37をエッチングにより除去することにより、処理領域Bに形成された犠牲膜31を露出させる。この第1エッチング工程では、例えばHF等のフッ素を含むエッチング溶液を用いる。
上記第2エッチング工程では、露出した犠牲膜31をエッチングして除去し、貼付領域Aを露出させる。この第2エッチング工程では、例えばリン等のフッ素を含まないエッチング溶液を用いる。このとき、処理領域Bよりも外側のガラス基板22においてベースコート層32により覆われていた犠牲膜31もエッチングにより除去されるため、処理領域Bの外側には、ガラス基板22と絶縁層37との間に犠牲膜31が除去された空間である隙間39が形成される。
その後、露出した貼付領域Aにドライバ部53を貼り付ける貼り付け工程を行うことにより、素子基板45を形成する。
ここで、上記ドライバ部53の製造方法について説明する。ドライバ部53の製造方法には、酸化膜形成工程と、ゲート電極形成工程と、活性領域形成工程と、剥離層形成工程と、平坦化膜形成工程と、貼り付け工程と、分離工程と、保護膜形成工程とが含まれる。
酸化膜形成工程では、図8に示すように、シリコン基板である半導体基板1(一部が分離される前の半導体層1に相当する)にPウェル領域4を形成すると共に、LOCOS酸化膜6及びゲート酸化膜7を形成する。
すなわち、図7に示すように、半導体基板1の表面を酸化することにより熱酸化膜2を形成し、例えばホウ素等のP型不純物の半導体基板1の内部にイオン注入する。続いて、半導体基板1を加熱することにより、イオン注入されたP型不純物を拡散すると共に活性化させることによって、Pウェル領域を形成する。
次に、熱酸化膜2の表面に窒化珪素膜5をパターン形成した後に、熱酸化膜2及び半導体基板1に対してLOCOS酸化を行い、窒化珪素膜5の両側にLOCOS酸化膜6を形成する。次に、窒化珪素膜5及び熱酸化膜2を除去した後に、熱酸化膜2が形成されていた領域にゲート絶縁膜7を形成する。
次に行うゲート電極形成工程では、図9に示すように、ゲート酸化膜7の表面に堆積させた導電性材料をフォトリソグラフィー法等によりパターニングすることにより、ゲート電極8を半導体基板1に形成する。
次に、活性領域形成工程では、半導体基板1のPウェル領域4に活性領域43を形成する。まず、ゲート電極8をマスクとして、例えばリン等のN型不純物をPウェル領域4にイオン注入し、低不純物領域10s,10dを形成する。続いて、ゲート酸化膜7の表面にCVD法等により酸化シリコン(SiO2)膜を形成した後に、異方性ドライエッチングを行うことにより、ゲート電極8の両側にサイドウォール11を形成する。
次に、ゲート絶縁膜7及びサイドウォール11をマスクとして、例えばリン等のN型不純物をPウェル領域4にイオン注入することにより、高不純物領域13s,13dを形成する。その結果、低濃度不純物領域10s,10dは、ゲート酸化膜7を介してサイドウォール11に対向する領域に形成されることになる。
次に行う剥離層形成工程では、絶縁膜14の表面に層間絶縁膜15を積層した後に、半導体基板1のPウェル領域4に対し、層間絶縁膜15を介して、水素、He又はNe等の不活性ガス元素からなる剥離用物質をイオン注入する。このようにして、図10に示すように、半導体基板1に対して、剥離用物質が含まれる剥離層17を形成する。
その後行う平坦化膜形成工程では、半導体基板1及び層間絶縁膜15を覆う酸化シリコン膜を形成し、CMP(Chemical Mechanical Polishing)等により平坦化することによって、層間絶縁膜18を形成する。
続いて、図11に示すように、ソース電極20s及びドレイン電極20dを形成する。まず、層間絶縁膜、層間絶縁膜、絶縁膜及びゲート絶縁膜を貫通するコンタクトホール19s,19dを形成する。コンタクトホール19sは、高濃度不純物領域(ソース領域)13s上に形成する一方、コンタクトホール19dは、高濃度不純物領域(ドレイン領域)13d上に形成する。
その後、導電性材料を、コンタクトホール19s,19dの内部と、層間絶縁膜18の表面とに設けた後にパターニングする。そのことにより、コンタクトホール19sの上方位置にソース電極20sを形成すると共に、コンタクトホール19dの上方位置にドレイン電極20dを形成する。続いて、ソース電極20s及びドレイン電極20dを覆う絶縁膜21を形成した後、その絶縁膜21の表面をCMP等により平坦化する。
次に行う貼り付け工程では、図5に示すように、絶縁膜21の表面を洗浄した後に、絶縁膜21の表面を上記第2エッチング工程で露出させたガラス基板22の表面に貼り付ける。
次に、分離工程では、400℃以上且つ600℃以下程度の温度でドライバ部53を加熱する熱処理を行う。そのことにより、図6に示すように、Pウェル領域4を含む半導体基板1の一部を剥離層17に沿って分離して、ドライバ部53をガラス基板22に移す。尚、本実施形態1では、分離工程において、一部が分離された半導体基板1を半導体層1と称する。
次に、保護膜形成工程では、剥離層17をエッチング等により除去した後、チャネル領域44を薄くすると共にLOCOS酸化膜6を露出させて素子分離を行うために、半導体層1をさらにエッチングする。その後、図1に示すように、露出した半導体層1の表面とドライバ部53の側面とを保護し、ドライバ部53の電気絶縁性を確保するために保護膜23を形成する。このとき、隙間38,39に対しても保護膜23を充填して形成する。
その後、ドライバ部53には、ソース電極20s上に層間絶縁膜18、層間絶縁膜15、絶縁膜14、LOCOS酸化膜6及び保護膜23を貫通するコンタクトホール41を形成する。一方、TFT30には、ソース電極20s上に、ゲート絶縁膜34及び保護膜36を貫通するコンタクトホール42を形成する。続いて、コンタクトホール41,42の内部に導電性材料を充填する共に、保護膜23,36の表面に配線部をコンタクトホール41,42に充填された導電性材料に接続させてパターン形成する。以上の工程を行って、ベースコート層32を介してガラス基板22に形成された結晶半導体層33を有するTFT30と、ガラス基板22の貼付領域Aに貼り付けられた半導体デバイス部53とを備えた素子基板45を形成する。
−実施形態1の効果−
したがって、この実施形態1によると、非晶質層形成工程において、ベースコート層32を介して犠牲膜31の全体を覆うように非晶質半導体層28を形成するため、犠牲膜31に向かって照射されたレーザーのエネルギーが非晶質半導体層28に吸収される。そのことにより、犠牲膜31がレーザーエネルギーを吸収することが抑制されるため、犠牲膜31の加熱を抑制することができる。したがって、ガラス基板22の貼付領域Aに微細な亀裂が生じることを抑制できるため、貼付領域Aが凹凸状に形成されることを抑制できる。その結果、ベースコート層32及び犠牲膜31が除去されて露出したガラス基板22の表面に対して、ドライバ部53を確実に貼り付けることができる。
したがって、この実施形態1によると、非晶質層形成工程において、ベースコート層32を介して犠牲膜31の全体を覆うように非晶質半導体層28を形成するため、犠牲膜31に向かって照射されたレーザーのエネルギーが非晶質半導体層28に吸収される。そのことにより、犠牲膜31がレーザーエネルギーを吸収することが抑制されるため、犠牲膜31の加熱を抑制することができる。したがって、ガラス基板22の貼付領域Aに微細な亀裂が生じることを抑制できるため、貼付領域Aが凹凸状に形成されることを抑制できる。その結果、ベースコート層32及び犠牲膜31が除去されて露出したガラス基板22の表面に対して、ドライバ部53を確実に貼り付けることができる。
さらに、ガラス基板22のエッチング速度が犠牲膜31よりも遅いため、ガラス基板22の表面の平坦性を維持しながら犠牲膜31をエッチングにより除去して貼付領域Aを露出させることができる。
さらに、犠牲膜31が、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されているため、犠牲膜31がフッ素を含まないエッチング溶液により除去されやすい。したがって、ガラス基板22の表面の平坦性をさらに維持しながら犠牲膜31を除去することができる。
《その他の実施形態》
上記実施形態1では、非晶質半導体層28がアモルファスシリコン層であるとして説明したが、本発明はこれに限られず、非晶質半導体層28は、アモルファスシリコン層以外の非晶質な半導体層であってもよく、結晶化することにより比較的高いキャリアの移動度を有する結晶半導体層を形成することが可能なものであれば適用することが可能である。
上記実施形態1では、非晶質半導体層28がアモルファスシリコン層であるとして説明したが、本発明はこれに限られず、非晶質半導体層28は、アモルファスシリコン層以外の非晶質な半導体層であってもよく、結晶化することにより比較的高いキャリアの移動度を有する結晶半導体層を形成することが可能なものであれば適用することが可能である。
上記実施形態1では、非晶質半導体層28をベースコート層32の表面全体に形成するとしたが、本発明はこれに限られず、非晶質半導体層28は、少なくとも結晶半導体層33を形成するベースコート層32の表面と、ガラス基板22の表面に垂直な方向から見て、犠牲膜31に重なるベースコート層32の表面とに形成されていればよい。
上記実施形態1では、犠牲膜31が処理領域Bよりも大きく、犠牲膜31を形成する領域が貼付領域A全体を含む領域であるとしたが、本発明はこれに限られず、貼付領域Aと略等しい大きさの犠牲膜31を貼付領域Aに一致させて形成してもよく、貼付領域Aよりも小さい犠牲膜31を貼付領域Aに形成してもよい。このように、貼付領域Aの少なくとも一部に犠牲膜31を形成した場合には、犠牲膜31が形成された貼付領域Aの少なくとも一部の平坦性を維持しながらエッチング工程を行うことが可能である。
上記実施形態1では、犠牲膜31は、一例として、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されているとしたが、本発明はこれに限られず、犠牲膜31は、エッチング速度がガラス基板22よりも速いものであればよく、フッ素を含むエッチング溶液によってエッチングされ難く且つフッ素を含まないエッチング溶液によるエッチング速度がガラス基板22よりも速いことが、エッチング工程によるガラス基板22の表面へのエッチングを抑制する点で好ましい。さらに、犠牲膜31は、硬度が比較的高いことがガラス基板22の貼付領域Aに対して半導体層の表面状態が転写されることを抑制する点で好ましい。
上記実施形態1では、非晶質半導体層28を結晶化するためのレーザーがエキシマレーザーであるとしたが、本発明はこれに限られず、レーザーはエキシマレーザー以外の他のレーザーであってもよく、非晶質半導体層28を結晶化することが可能なものであればよい。
上記実施形態1では、ガラス基板22の表面に貼り付ける半導体デバイス部をドライバ部53として説明したが、本発明はこれに限られず、貼り付け面が平坦である他のデバイスを適用することもできる。
《実施例》
本実施例では、ガラス基板22の表面に形成された犠牲膜31の全体がベースコート層32を介して非晶質半導体層28に覆われた構造を有する実施例1の基板に対してレーザーを照射した後、その実施例1の基板におけるガラス基板22の表面状態を観察した。
本実施例では、ガラス基板22の表面に形成された犠牲膜31の全体がベースコート層32を介して非晶質半導体層28に覆われた構造を有する実施例1の基板に対してレーザーを照射した後、その実施例1の基板におけるガラス基板22の表面状態を観察した。
一方、比較例として、ガラス基板の表面に形成された犠牲膜がベースコート層を介して非晶質半導体層に覆われていない比較例1の基板に対しても同様にレーザーを照射した後、その比較例1の基板におけるガラス基板の表面状態を観察した。尚、以降では、比較例1の基板についても、理解しやすいように上記実施形態1と同様の参照番号を用いて説明する。
上記比較例1の基板は、ガラス基板22の表面に矩形枠状のMoから構成された犠牲膜31が所定の間隔でマトリクス状に複数形成され、それら複数の犠牲膜31を覆うベースコート層32が形成されている。
上記実施例1の基板は、比較例1と同様にガラス基板22に複数の犠牲膜31及びベースコート層32が形成されており、ベースコート層32の表面全体に非晶質半導体層28が形成されている。すなわち、犠牲膜31の全体はベースコート層32を介して非晶質半導体層28に覆われている。この非晶質半導体層28は、アモルファスシリコン層である。
まず、これら実施例1及び比較例1の基板にエキシマレーザーを照射した。すなわち、実施例1の基板については非晶質半導体層28にエキシマレーザーを照射し、比較例1の基板についてはベースコート層32にエキシマレーザーを照射した。その後、実施例1の基板にエッチングを施すことにより、エキシマレーザーで結晶化された半導体層と、ベースコート層32と、犠牲膜31とを除去して実施例1のガラス基板22の表面を露出させた。一方、比較例1の基板にエッチングを施すことにより、ベースコート層32及び犠牲膜31を除去して比較例1のガラス基板22の表面を露出させた。そうして、露出させた実施例1及び比較例1のガラス基板22の表面をそれぞれ観察した。図13及び図14は、SEMにより観察した比較例1のガラス基板22の表面状態を示す図である。
比較例1のガラス基板22には、犠牲膜31が形成されていたガラス基板22の領域に白濁が観察された。この比較例1のガラス基板22の白濁した領域をSEM(Scanning Electron Microscope)により観察すると、図13及び図14に示すように、微細な亀裂101が複数形成された表面状態が観察され、この複数の微細な亀裂101によりガラス基板22の表面が白濁して見えることがわかった。
これに対して、実施例1のガラス基板22には、犠牲膜31が形成されていた領域に比較例1のガラス基板22に観察されたような白濁は観察されなかった。
このことから、ガラス基板22の表面に形成された犠牲膜31がベースコート層32を介して非晶質半導体層28に覆われた状態で、非晶質半導体層28にレーザーを照射することによって、犠牲膜31が形成されたガラス基板22の表面への微細な亀裂101の形成を抑制できることがわかった。
以上説明したように、本発明は、半導体装置の製造方法について有用であり、特に、ガラス基板の表面に半導体デバイス部を確実に貼り付ける場合に適している。
A 貼付領域
28 非晶質半導体層
31 犠牲膜
32 ベースコート層
33 結晶半導体層
22 ガラス基板
53 ドライバ部(半導体デバイス部)
28 非晶質半導体層
31 犠牲膜
32 ベースコート層
33 結晶半導体層
22 ガラス基板
53 ドライバ部(半導体デバイス部)
Claims (6)
- ベースコート層を介してガラス基板に形成された結晶半導体層を有する半導体素子と、上記ガラス基板の貼付領域に貼り付けられた半導体デバイス部とを備えた半導体装置を製造する方法であって、
エッチング速度が上記ガラス基板よりも速い犠牲膜を、上記ガラス基板に対し、上記貼付領域の少なくとも一部を含む領域に形成する犠牲膜形成工程と、
上記ベースコート層を上記犠牲膜を覆うように形成するベースコート層形成工程と、
上記ベースコート層を介して上記犠牲膜の全体を覆うように非晶質半導体層を形成する非晶質層形成工程と、
上記非晶質半導体層にレーザーを照射して上記非晶質半導体層を結晶化してエッチングすることにより上記結晶半導体層を形成する結晶層形成工程と、
上記貼付領域における上記ベースコート層及び上記犠牲膜をエッチングにより除去するエッチング工程と、
上記貼付領域に上記半導体デバイス部を貼り付ける貼り付け工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記結晶半導体層は、ポリシリコンにより形成されている
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記レーザーは、エキシマレーザーである
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記犠牲膜は、Mo、W、IZO、WO3及びMoO3のいずれか1つによって構成されている
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記半導体デバイス部は、半導体層を有し、
上記半導体層は、半導体基板に剥離用物質をイオン注入して剥離層を形成した後に、上記半導体基板の一部を上記剥離層に沿って分離除去することにより形成されている
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記ガラス基板は、液晶表示装置における複数のスイッチング素子が形成された素子基板を構成している
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038119A JP2008205104A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038119A JP2008205104A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205104A true JP2008205104A (ja) | 2008-09-04 |
Family
ID=39782319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038119A Pending JP2008205104A (ja) | 2007-02-19 | 2007-02-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205104A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8298905B2 (en) | 2009-03-16 | 2012-10-30 | Sony Corporation | Method for forming functional element using metal-to-insulator transition material, functional element formed by method, method for producing functional device, and functional device produced by method |
-
2007
- 2007-02-19 JP JP2007038119A patent/JP2008205104A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8298905B2 (en) | 2009-03-16 | 2012-10-30 | Sony Corporation | Method for forming functional element using metal-to-insulator transition material, functional element formed by method, method for producing functional device, and functional device produced by method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540359B2 (ja) | 半導体装置およびその製造方法 | |
JP5057981B2 (ja) | 半導体装置及びその製造方法並びに表示装置 | |
KR101521832B1 (ko) | Soi 기판의 제작 방법 | |
WO2011096265A1 (ja) | 転写方法および半導体装置の製造方法並びに半導体装置 | |
US7838936B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
WO2011039907A1 (ja) | 半導体装置及びその製造方法 | |
WO2009084125A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9041001B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2008205104A (ja) | 半導体装置の製造方法 | |
JP2005268662A (ja) | 3次元デバイスの製造方法 | |
JP4943663B2 (ja) | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 | |
US8361882B2 (en) | Semiconductor device and method for manufacturing same | |
JP5074523B2 (ja) | 半導体装置及びその製造方法 | |
JP5172250B2 (ja) | 半導体装置、表示装置及びそれらの製造方法 | |
JP5231772B2 (ja) | 透過型液晶表示素子基板の製造方法 | |
JP2007234628A (ja) | 半導体装置及びその製造方法 | |
WO2009144870A1 (ja) | 半導体装置及びその製造方法 | |
US8232213B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
WO2009101662A1 (ja) | 半導体装置の製造方法、半導体装置及び表示装置 | |
WO2007148448A1 (ja) | 半導体装置及びその製造方法 | |
JP2007335837A (ja) | 半導体装置の製造方法 | |
JP4545449B2 (ja) | 半導体装置の製造方法 | |
JP4102788B2 (ja) | 液晶表示装置の製造方法 | |
JP2007242723A (ja) | 電気光学装置の製造方法 | |
JP2008066566A (ja) | 半導体装置及びその製造方法 |