JP4943663B2 - 半導体装置の製造方法及び半導体装置並びに液晶表示装置 - Google Patents
半導体装置の製造方法及び半導体装置並びに液晶表示装置 Download PDFInfo
- Publication number
- JP4943663B2 JP4943663B2 JP2005110250A JP2005110250A JP4943663B2 JP 4943663 B2 JP4943663 B2 JP 4943663B2 JP 2005110250 A JP2005110250 A JP 2005110250A JP 2005110250 A JP2005110250 A JP 2005110250A JP 4943663 B2 JP4943663 B2 JP 4943663B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- gate electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
Michel Bruel ,"Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydorogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
次に、本発明の作用について説明する。
図1〜図16及び図27は、本発明の実施形態1を示している。図1は、本発明に係る半導体装置の実施形態である薄膜トランジスタ(以降、TFTと略称する)50を示す断面図である。また、図2〜図16は、TFT50の製造方法を説明する断面図であり、図27は、本発明の実施形態である液晶表示装置Sの要部を概略的に示す断面図である。
次に、本発明に係る半導体装置の製造方法について説明する。
したがって、この実施形態1によると、半導体基板1の表面とゲート電極8の表面とに対応して形成される表面段差形状が急峻であっても、これら半導体基板1及びゲート電極8を絶縁膜であるBPSG膜15によって覆うことにより、その急峻な表面段差形状をなだらかな表面段差形状に補償することができる。そのことにより、剥離用物質16は、半導体基板1に対し、なだらかなBPSG膜15の表面形状に沿った深さ位置に注入されるため、剥離層17の深さ位置をなだらかに変化させることができる。その結果、剥離層17の深さ位置(言い換えれば段差形状)を急峻に変化させないようにすることができるため、半導体基板1の一部を、剥離層17に沿って確実に剥離することができる。
図17は、本発明の実施形態2を示している。尚、以降の各実施形態では、図1〜図16と同じ部分については同じ符号を付して、その詳細な説明を省略する。
図18〜図20は、本発明の実施形態3を示している。
図21〜図23は、本発明の実施形態4を示している。
図24〜図26は、本発明の実施形態5を示している。
θ 絶縁膜の最大傾斜角度
1 半導体基板(半導体層)
7 ゲート酸化膜
15 BPSG膜(絶縁膜)
16 剥離用物質
17 剥離層
18 層間絶縁膜(第2の平坦化膜)
21 絶縁膜(第1の平坦化膜)
22 ガラス基板(基板)
27 電気素子(能動素子、受動素子)
30 SOG膜
34 ダミーパターン
40 活性領域
50 TFT(半導体装置、薄膜トランジスタ)
52 アクティブマトリクス基板
Claims (23)
- 半導体基板にゲート電極を形成するゲート電極形成工程と、
上記半導体基板の表面とゲート電極の表面とに対応して形成される表面段差形状をなだらかな表面段差形状に補償するための絶縁膜を、上記ゲート電極及び上記半導体基板を覆うように形成する絶縁膜形成工程と、
上記半導体基板に対し、上記絶縁膜を介して剥離用物質をイオン注入することにより、剥離層を上記絶縁膜の表面に沿って形成する剥離層形成工程と、
上記半導体基板の一部を上記剥離層に沿って分離する分離工程とを備え、
上記絶縁膜形成工程では、上記表面段差形状の側部に形成されている凹角状部分を、上記絶縁膜の凹曲面からなる表面によって覆うことにより、該凹曲面を有する上記なだらかな表面段差形状の上記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記絶縁膜形成工程の後に行われ、上記絶縁膜における上記ゲート電極を覆っている部分を薄膜化する薄膜化工程を含む
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記剥離層形成工程の後に行われ、上記半導体基板及び上記絶縁膜を覆う平坦化膜を形成する平坦化膜形成工程と、
上記平坦化膜に基板を接合する接合工程とを備え、
上記接合工程は、上記分離工程よりも前に行われる
ことを特徴とする半導体装置の製造方法。 - 請求項3において、
上記基板は透明基板である
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記半導体基板はシリコン基板である
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記剥離用物質は、水素及び不活性ガス元素の少なくとも一方である
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記ゲート電極は、MOSトランジスタを構成する
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記絶縁膜は、BPSG(Borophosphosilicate glass)膜である
ことを特徴とする半導体装置の製造方法。 - 請求項8において、
上記BPSG膜は、上記絶縁膜形成工程において900℃以上の温度で熱処理される
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記絶縁膜は、SOG(Spin On Glass)膜である
ことを特徴とする半導体装置の製造方法。 - 請求項1において、
上記絶縁膜形成工程の前に行われ、上記ゲート電極に重ならないようにダミーパターンを形成するダミーパターン形成工程を備え、
上記絶縁膜形成工程では、上記ダミーパターン、上記ゲート電極及び上記半導体基板を覆うように、上記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項3において、
上記接合工程よりも前に行われ、上記基板に能動素子及び受動素子の少なくとも一方を予め形成する素子形成工程と、
上記ゲート電極が形成された半導体基板に活性領域を形成する活性領域形成工程と、
上記接合工程よりも後に行われ、上記活性領域と、上記基板に形成されている能動素子及び受動素子の少なくとも一方とを電気的に接続する接続工程とを備えている
ことを特徴とする半導体装置の製造方法。 - 半導体層と、
上記半導体層に形成されたゲート電極と、
上記ゲート電極及び上記半導体層を覆うように形成され、上記ゲート電極の表面と半導体層における上記ゲート電極が設けられている側の表面である一方の表面とに対応して形成される表面段差形状をなだらかな表面段差形状に補償するための絶縁膜とを備え、
上記絶縁膜は、上記表面段差形状の側部に形成されている凹角状部分を覆う凹曲面からなる表面を有し、
上記半導体層の他方の表面は、上記凹曲面を有する上記なだらかな表面段差形状に沿って形成されている
ことを特徴とする半導体装置。 - 請求項13において、
上記半導体層の他方の表面は、剥離用物質がイオン注入されることにより形成された剥離層に沿って上記半導体層の一部が分離された後に、当該一部が分離された半導体層の表面をエッチングすることによって形成されている
ことを特徴とする半導体装置。 - 請求項13において、
上記半導体層及び上記絶縁膜を覆う平坦化膜と、
上記平坦化膜の表面に接合された基板とを備えている
ことを特徴とする半導体装置。 - 請求項15において、
上記基板は透明基板である
ことを特徴とする半導体装置。 - 請求項13において、
上記半導体層はシリコン層である
ことを特徴とする半導体装置。 - 請求項14において、
上記剥離用物質は、水素及び不活性ガス元素の少なくとも一方である
ことを特徴とする半導体装置。 - 請求項13において、
上記ゲート電極は、MOSトランジスタを構成している
ことを特徴とする半導体装置。 - 請求項13において、
上記絶縁膜は、BPSG(Borophosphosilicate glass)膜である
ことを特徴とする半導体装置。 - 請求項13において、
上記BPSG膜は、900℃以上の温度で熱処理されている
ことを特徴とする半導体装置。 - 請求項15において、
上記半導体層には、活性領域が形成され、
上記基板には、能動素子及び受動素子の少なくとも一方が、上記活性領域に電気的に接続して形成されている
ことを特徴とする半導体装置。 - 複数の薄膜トランジスタが形成されたアクティブマトリクス基板を有する液晶表示装置であって、
上記薄膜トランジスタは、半導体層と、上記半導体層に形成されたゲート電極と、上記ゲート電極及び上記半導体層を覆うように形成され、上記ゲート電極の表面と半導体層における上記ゲート電極が設けられている側の表面である一方の表面とに対応して形成される表面段差形状をなだらかな表面段差形状に補償するための絶縁膜とを備え、
上記絶縁膜は、上記表面段差形状の側部に形成されている凹角状部分を覆う凹曲面からなる表面を有し、
上記半導体層の他方の表面は、上記凹曲面を有する上記なだらかな表面段差形状に沿って形成されている
ことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110250A JP4943663B2 (ja) | 2005-04-06 | 2005-04-06 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005110250A JP4943663B2 (ja) | 2005-04-06 | 2005-04-06 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294703A JP2006294703A (ja) | 2006-10-26 |
JP4943663B2 true JP4943663B2 (ja) | 2012-05-30 |
Family
ID=37414977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005110250A Expired - Fee Related JP4943663B2 (ja) | 2005-04-06 | 2005-04-06 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4943663B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
WO2009078215A1 (ja) | 2007-12-18 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
US9466729B1 (en) * | 2015-05-08 | 2016-10-11 | Qualcomm Incorporated | Etch stop region based fabrication of bonded semiconductor structures |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3048686B2 (ja) * | 1991-07-22 | 2000-06-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2780236B2 (ja) * | 1993-01-21 | 1998-07-30 | キヤノン販売 株式会社 | 平担化膜の形成方法 |
JP2978680B2 (ja) * | 1993-07-19 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08288295A (ja) * | 1995-04-18 | 1996-11-01 | Sony Corp | 半導体装置の製造方法 |
JP3948035B2 (ja) * | 1996-10-18 | 2007-07-25 | ソニー株式会社 | 張り合わせsoi基板の作成方法 |
FR2758907B1 (fr) * | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
JP3738798B2 (ja) * | 1997-07-03 | 2006-01-25 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 |
JPH11243209A (ja) * | 1998-02-25 | 1999-09-07 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 |
JP2002343972A (ja) * | 2001-05-15 | 2002-11-29 | Sony Corp | 半導体素子の製造方法 |
JP4794810B2 (ja) * | 2003-03-20 | 2011-10-19 | シャープ株式会社 | 半導体装置の製造方法 |
JP3970814B2 (ja) * | 2003-08-05 | 2007-09-05 | シャープ株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-04-06 JP JP2005110250A patent/JP4943663B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006294703A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4467628B2 (ja) | 半導体装置の製造方法 | |
US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
US6593192B2 (en) | Method of forming a dual-gated semiconductor-on-insulator device | |
JPWO2007029389A1 (ja) | 半導体装置及びその製造方法並びに表示装置 | |
JP2000252470A (ja) | 半導体装置およびその製造方法 | |
US20070020828A1 (en) | Method for manufacturing semiconductor apparatus and the semiconductor apparatus | |
US7838936B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
JP4943663B2 (ja) | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 | |
JP4175650B2 (ja) | 半導体装置の製造方法 | |
US20100155905A1 (en) | Semiconductor device and its manufacturing method | |
TW200826230A (en) | Semiconductor device and method for manufacturing the same | |
US6268268B1 (en) | Method of manufacturing semiconductor device | |
JP5074523B2 (ja) | 半導体装置及びその製造方法 | |
WO2009113427A1 (ja) | 半導体装置、その製造方法及び表示装置 | |
JP2002270851A (ja) | 半導体装置の製造方法 | |
JP2005109203A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007234628A (ja) | 半導体装置及びその製造方法 | |
JP2003249650A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001298195A (ja) | Mosトランジスタ | |
JPH0794722A (ja) | 積み上げ拡散層構造のmosトランジスタおよびその製造方法 | |
US8232213B2 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal display device | |
JPH1168094A (ja) | 半導体集積回路装置の製造方法 | |
JP2008205104A (ja) | 半導体装置の製造方法 | |
JP2007242723A (ja) | 電気光学装置の製造方法 | |
JP2009252814A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4943663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |