JP4467628B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4467628B2
JP4467628B2 JP2008503744A JP2008503744A JP4467628B2 JP 4467628 B2 JP4467628 B2 JP 4467628B2 JP 2008503744 A JP2008503744 A JP 2008503744A JP 2008503744 A JP2008503744 A JP 2008503744A JP 4467628 B2 JP4467628 B2 JP 4467628B2
Authority
JP
Japan
Prior art keywords
film
insulating film
region
layer
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008503744A
Other languages
English (en)
Other versions
JPWO2007102248A1 (ja
Inventor
康守 福島
裕 高藤
美智子 竹井
一秀 冨安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2007102248A1 publication Critical patent/JPWO2007102248A1/ja
Application granted granted Critical
Publication of JP4467628B2 publication Critical patent/JP4467628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Description

本発明は、半導体装置の製造方法に関するものである。
従来より、絶縁層の表面に単結晶のシリコン層が形成されたシリコン基板であるＳＯＩ（Silicon On Insulator）基板が知られている。ＳＯＩ基板にトランジスタ等のデバイスを形成することにより、寄生容量を低減すると共に絶縁抵抗を高くすることができる。すなわち、デバイスの高集積化や高性能化を図ることができる。上記絶縁層は、例えばシリコン酸化膜（ＳｉＯ２）により形成されている。
上記ＳＯＩ基板は、デバイスの動作速度を高めると共に寄生容量をさらに低減するために、単結晶シリコン層の膜厚を薄く形成することが望ましい。そこで、従来より、シリコン基板をガラス基板等の他の基板に貼り合わせた後に、シリコン基板の一部を分離除去してＳＯＩ基板を作製する方法が知られている（例えば、非特許文献１参照）。
ここで、上記貼り合わせによるＳＯＩ基板の作製方法について、図２０〜図２３を参照して説明する。なお、ＳＯＩ層の薄膜化の方法は、機械研磨や化学ポリッシングやポーラスシリコンを利用した手法など種々あるが、ここでは、水素注入による方法について示す。まず、図２０に示すように、第１の基板であるシリコン基板１０１の表面を酸化処理することにより、絶縁層である酸化シリコン（ＳｉＯ２）層１０２を形成する。次に、図２１に示すように、酸化シリコン（ＳｉＯ２）層１０２を介してシリコン基板１０１の内部に、剥離用物質である水素をイオン注入する。このことにより、シリコン基板１０１の所定の深さ位置に剥離層である水素注入層１０４を形成する。続いて、ＲＣＡ洗浄等の基板表面洗浄処理を行った後、図２２に示すように、上記酸化シリコン層１０２の表面に第２の基板である例えばシリコン基板１０３を貼り付ける。その後、熱処理を行うことにより、水素イオン注入深さ部分にマイクロクラックが形成されるため、図２３に示すように、シリコン基板１０１の一部を上記水素注入層１０４に沿って分離する。こうして、シリコン基板１０１を薄膜化してシリコン層１０１を形成する。なお、分離後、必要に応じて研磨、エッチング等の種々の手法によって所望の膜厚に薄膜化し、また、熱処理等により水素注入によって生成される結晶欠陥修復やシリコン表面の平滑化等を行う。
以上のようにして、シリコン基板（第２の基板）１０３の表面にＳｉＯ２層（絶縁層）１０２が形成されると共に、ＳｉＯ２層１０２の表面にシリコン層１０１が薄く形成されたＳＯＩ基板が作製される。
Michel Bruel ,"Smart-Cut:A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding",Jpn.J.Appl.Phys.,Vol.36(1997),pp.1636-1641
本発明者らは、ＭＯＳトランジスタ等の半導体素子の少なくとも一部を形成した半導体基板に対し、水素注入層を形成して半導体基板の一部を分離することにより、半導体素子を他の基板上に薄膜化して製造できることを見出した。そして、上記他の基板を透明基板とすることによって、半導体層が薄膜化された半導体装置を、液晶表示装置に適用することが可能となる。
しかし、以下に示すように、水素注入層の深さが不均一になって平面状に形成されない結果、半導体装置の基体層であるシリコン層の厚みが不均一になってしまうという問題がある。
図２４に示すように、シリコン基板２０１の表面には、ＬＯＣＯＳ酸化膜２１１が形成された複数の素子分離領域Ｓと、各素子分離領域Ｓ同士の間に形成された活性領域Ｋとが設けられている。活性領域Ｋには、例えばＭＯＳトランジスタのゲート電極２１２ａ，２１２ｂが設けられている。ゲート電極２１２ａとゲート電極２１２ｂは、シリコン基板２０１において、互いに比較的離れた異なる領域にそれぞれ形成されている。
次に、図２５に示すように、基板全体の表面を平坦化するため、シリコン基板２０１の上にＣＶＤ等によってＳｉＯ２膜２１３を堆積させた後、ＣＭＰ（Chemical Mechanical Polishing）によってその表面を平坦化する。仮に、この平坦化工程を行わずに水素注入を行うと、注入された水素の深さ分布が大きくばらついてしてしまう。その結果、シリコン基板にマイクロクラックを発生させてその一部を分離する分離工程において不具合が生じ易く、ＭＯＳトランジスタ等を含むデバイスを他の基板に移すことが困難になる。このことは、本発明者らの実験によって確認されている。したがって、上記平坦化工程は必須の工程といえる。
ところで、ゲート電極２１２ａ，２１２ｂが形成されている活性領域Ｋと、ＬＯＣＯＳ酸化膜２１１が形成されている素子分離領域Ｓとでは、その表面高さが互いに異なっており、全体として基板表面の起伏は比較的大きくなっている。したがって、図２５に２点鎖線で示すように、活性領域Ｋ及び素子分離領域Ｓに堆積して形成したＳｉＯ２膜２１３の表面にも起伏が形成されてしまう。すなわち、このような起伏を有するＳｉＯ２膜２１３の表面に対し、ＣＭＰによって高精度に平坦化を行うことには限界があるという問題がある。
一方、堆積したＳｉＯ２膜２１３の表面の起伏をなるべく小さくするためには、ＳｉＯ２膜２１３を１μｍ程度以上に厚く形成する必要がある。しかし、ＳｉＯ２膜２１３を比較的厚く堆積して形成すると、図２５に２点鎖線で示すように、シリコン基板２０１上の異なる各領域（図２５で左右の各領域）において、ＳｉＯ２膜２１３の平均的な厚みに差が生じ易くなるため、ＣＭＰ後の平坦化膜２１３の厚みにばらつきが生じるという問題もある。
その結果、ＭＯＳトランジスタのゲート電極２１２ａ，２１２ｂに対向するシリコン基板２０１の表面から、平坦化膜２１３の表面までの厚み２１４ａ，２１４ｂは、シリコン基板２０１上の異なる各領域において互いに相違することとなる。
この状態で、さらにシリコン基板２０１に水素２１５を注入すると、図２６に示すように、シリコン基板２０１上の異なる各領域には、ＭＯＳトランジスタのゲート電極２１２ａ，２１２ｂに対向するシリコン基板２０１の表面から異なる深さ２１７ａ，２１７ｂに水素注入層２１６ａ，２１６ｂがそれぞれ形成される。その後、平坦化膜２１３の表面に他の基板２２０を貼り付けて熱処理を施すと、図２７に２点鎖線で示すように、シリコン基板２０１の一部は水素注入層２１６ａ，２１６ｂに沿って分離される。そのため、分離直後のシリコン層２０１の厚み２１７ａ，２１７ｂは、各領域において互いに異なる。
その結果、その後の工程で素子分離のために、ＬＯＣＯＳ酸化膜２１１が露出するまでシリコン層２０１を所定の厚みだけエッチング等により除去して薄膜化すると、ゲート電極２１２ａ，２１２ｂに対向するチャネル領域の厚み２１８ａ，２１８ｂが互いに異なることとなり、各ＭＯＳトランジスタのしきい値電圧や電流電圧特性に差異が生じてしまう。また、このように形成された半導体装置を液晶表示装置に適用すると、その表示品位が低下することが避けられない。
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、平坦化膜を均一な厚みに形成することにより、活性領域が形成される基体層の厚みを均一化して、半導体装置の信頼性を向上させることにある。
上記の目的を達成するために、この発明では、活性領域を有する第１領域同士の間に設けられた第２領域の少なくとも一部に第１平坦化膜を形成し、その第１平坦化膜同士の間に第２平坦化膜を形成するようにした。
具体的に、本発明に係る半導体装置の製造方法は、基体層に活性領域が形成される複数の第１領域と、該各第１領域同士の間にそれぞれ設けられて素子分離領域が形成される第２領域とを有する半導体装置を製造する方法であって、前記第１領域にゲート電極を形成するゲート電極形成工程と、平坦な表面を有する第１平坦化膜を、前記各第２領域の少なくとも一部の平坦な領域に同じ厚みで形成する第１平坦化膜形成工程と、前記第１平坦化膜の表面に連続する平坦な表面を有する第２平坦化膜を、前記第１平坦化膜同士の間に形成する第２平坦化膜形成工程と、前記第１平坦化膜又は前記第２平坦化膜を介して前記基体層に剥離用物質をイオン注入して剥離層を形成する剥離層形成工程と、前記剥離層に沿って前記基体層の一部を分離する分離工程とを備え、前記第１平坦化膜形成工程では、前記第１平坦化膜を前記ゲート電極の表面の高さ以上に形成する。
前記第２平坦化膜形成工程では、少なくとも前記第１平坦化膜同士の間に、第１絶縁膜を前記第１平坦化膜の表面の高さ以上に形成し、前記第１平坦化膜をストッパーとして前記第１絶縁膜の一部を研磨除去することにより、前記第１絶縁膜の表面を前記第１平坦化膜の表面に連続するように平坦化することが好ましい。
前記第１平坦化膜形成工程では、前記第１領域及び第２領域に第２絶縁膜を形成した後に、前記第２絶縁膜を少なくとも前記第１領域から除去することによって、前記第２領域の少なくとも一部に前記第２絶縁膜を残し、前記第１平坦化膜を前記第２領域に残された第２絶縁膜を含むように形成することが好ましい。
前記第１平坦化膜形成工程では、前記第２絶縁膜を前記第１平坦化膜として形成してもよい。この場合、前記第２絶縁膜はシリコン窒化膜であり、前記第１絶縁膜はシリコン酸化膜であることが好ましい。
前記素子分離領域には、素子分離用絶縁膜が形成され、前記第２絶縁膜は、前記素子分離用絶縁膜と同じ材質により形成され、前記第１平坦化膜形成工程では、前記第２絶縁膜と異なる材質の第３絶縁膜を、前記第２領域に残された第２絶縁膜に積層し、前記第２絶縁膜及び前記第３絶縁膜を前記第１平坦化膜として形成してもよい。この場合には、前記第１絶縁膜及び第２絶縁膜はシリコン酸化膜であり、前記第３絶縁膜はシリコン窒化膜であることが好ましい。
前記第１平坦化膜及び第２平坦化膜に絶縁膜を介して基板を貼り付ける貼付工程を備え、前記貼付工程は、前記分離工程の前に行うようにしてもよい。
前記基板は、ガラス基板又はシリコン基板であってもよい。
前記基体層は、シリコン層、シリコンカーバイド層、シリコンゲルマニウム層、ゲルマニウム層、ガリウムナイトライド層、ガリウム砒素層、インジウムリン層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層の何れか１つであることが好ましい。
前記剥離用物質は、水素及び不活性元素の少なくとも一方であることが望ましい。
前記第２平坦化膜形成工程では、前記第１絶縁膜をＣＭＰ（Chemical Mechanical Polishing）により平坦化することが好ましい。
前記第１領域には、ＭＯＳトランジスタが形成されていてもよい。
また、本発明に係る半導体装置は、基体層に活性領域が形成される複数の第１領域と、該各第１領域同士の間にそれぞれ設けられて素子分離領域が形成された第２領域とを有する半導体装置であって、前記各第２領域の少なくとも一部の平坦な領域に同じ厚みで形成された第１平坦化膜と、前記各第１平坦化膜の間に形成され、前記第１平坦化膜の表面に連続する平坦な表面を有する第２平坦化膜とを備え、前記基体層の一部は、剥離用物質がイオン注入されることにより形成された剥離層に沿って分離されている。
前記第１平坦化膜における前記基体層とは反対側の表面は、シリコン窒化膜により構成され、前記第２平坦化膜における前記基体層とは反対側の表面は、シリコン酸化膜により構成されていることが好ましい。
前記第１平坦化膜及び第２平坦化膜には、基板が貼り付けられていることが好ましい。
前記基板は、ガラス基板又はシリコン基板であることが好ましい。
前記基体層は、シリコン層、シリコンカーバイド層、シリコンゲルマニウム層、ゲルマニウム層、ガリウムナイトライド層、ガリウム砒素層、インジウムリン層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層の何れか１つであることが好ましい。
前記剥離用物質は、水素及び不活性元素の少なくとも一方であることが望ましい。
前記第１領域には、ＭＯＳトランジスタが形成されていてもよい。
−作用−
次に、本発明の作用について説明する。
本発明に係る半導体装置は、例えばＭＯＳトランジスタが形成される複数の第１領域と、各第１領域同士の間にそれぞれ設けられた第２領域とを有している。第１領域は、例えばシリコン層等の基体層に活性領域が形成されている。一方、第２領域には素子分離領域が形成されている。基体層には、シリコン層、シリコンカーバイド層、シリコンゲルマニウム層、ゲルマニウム層、ガリウムナイトライド層、ガリウム砒素層、インジウムリン層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層の何れか１つを適用することが可能である。
この半導体装置を製造する場合には、第１平坦化膜形成工程と、第２平坦化膜形成工程と、剥離層形成工程と、分離工程とを行う。
第１平坦化膜形成工程では、平坦な表面を有する第１平坦化膜を各第２領域の少なくとも一部の平坦な領域に同じ厚みで形成する。例えば、まず、第１領域及び第２領域に第２絶縁膜を形成する。第１領域にゲート電極を形成し、第１平坦化膜をゲート電極の表面高さ以上に形成する。その後に、第２絶縁膜を少なくとも第１領域から除去することによって、第２領域の少なくとも一部の平坦な領域に第２絶縁膜を残す。そして、第１平坦化膜を第２領域に残された第２絶縁膜を含むように形成する。
第１平坦化膜は、平坦な第２領域に形成されるので、第１領域の起伏に拘わらず、比較的薄い膜厚で形成される。したがって、半導体装置の異なる各領域において、第１平坦化膜の厚みに差じは生じにくい。さらに、ＣＭＰ等の研磨を行わずに済むため、第１平坦化膜を容易且つ高精度に平坦に形成することが可能となる。
この第１平坦化膜形成工程では、シリコン窒化膜等の第２絶縁膜を第１平坦化膜として形成することが可能である。このとき、第２平坦化膜は、シリコン酸化膜等の第１絶縁膜により形成される。
また、第１平坦化膜形成工程において、第２絶縁膜を素子分離領域の素子分離用絶縁膜と同じ材質であるシリコン酸化膜等により形成し、第２絶縁膜と異なるシリコン窒化膜等の第３絶縁膜を、第２領域に残された第２絶縁膜に積層してもよい。そのことにより、第２領域の第２絶縁膜及び第３絶縁膜を第１平坦化膜として形成する。この場合、その後に形成する第１絶縁膜は、シリコン酸化膜であることが好ましい。
第２平坦化膜形成工程では、第１平坦化膜の表面に連続する平坦な表面を有する第２平坦化膜を、第１平坦化膜同士の間に形成する。すなわち、少なくとも第１平坦化膜１３同士の間に、第１絶縁膜を第１平坦化膜の表面の高さ以上に形成し、厚みが均一に形成された第１平坦化膜をストッパーとして第１絶縁膜の一部をＣＭＰ等により研磨除去する。そのことにより、第１絶縁膜の表面を第１平坦化膜の表面に連続するように平坦化することができる。こうして、第１平坦化膜における基体層とは反対側の表面は、シリコン窒化膜により構成される一方、第２平坦化膜における基体層とは反対側の表面は、シリコン酸化膜により構成されることとなる。
剥離層形成工程では、第１平坦化膜又は第２平坦化膜を介して基体層に、水素及び不活性元素の少なくとも一方である剥離用物質をイオン注入して剥離層を形成する。上述のように、第１平坦化膜が素子分離用絶縁膜と同じ材質の絶縁膜を含む場合には、イオンが通過する層又は膜の材質をなるべく同じにして、剥離層の深さ位置を均一にすることが可能となる。
貼付工程を行う場合には、第１平坦化膜及び第２平坦化膜に、絶縁膜を介して例えばガラス基板又はシリコン基板を貼り付ける。その後、分離工程では、剥離層に沿って基体層の一部を分離する。その結果、互いに離れた領域においても、第１平坦化膜及び第２平坦化膜が均一な厚みに形成されるため、活性領域が形成される基体層の厚みが均一化され、半導体装置の信頼性が向上する。
本発明によれば、活性領域を有する第１領域同士の間に設けられた第２領域の少なくとも一部の平坦な領域に第１平坦化膜を形成し、その第１平坦化膜同士の間に第２平坦化膜を形成するようにしたので、第１平坦化膜を均一な厚みに形成できると共に、その第１平坦化膜に合わせて第２平坦化膜も高精度に平坦化できる。その結果、活性領域が形成される基体層の厚みを均一にして、半導体装置の信頼性を向上させることができる。
図１は、実施形態１の半導体装置の構造を模式的に示す断面図である。 図２は、溝部形成工程において窒化膜を形成した状態を示す断面図である。 図３は、溝部形成工程における溝部を形成した状態を示す断面図である。 図４は、ＬＯＣＯＳ酸化膜形成工程を示す断面図である。 図５は、第１のイオン注入工程を示す断面図である。 図６は、ゲート電極形成工程及びゲート配線層形成工程を示す断面図である。 図７は、第２イオン注入工程を示す断面図である。 図８は、第３イオン注入工程を示す断面図である。 図９は、活性化工程を示す断面図である。 図１０は、第１平坦化膜形成工程を示す断面図である。 図１１は、第２平坦化膜形成工程及び剥離層形成工程を示す断面図である。 図１２は、導電部形成工程、平坦化膜形成工程及び貼付工程を示す断面図である。 図１３は、実施形態２の半導体装置の構造を模式的に示す断面図である。 図１４は、実施形態３の半導体装置の構造を模式的に示す断面図である。 図１５は、第２絶縁膜を形成した状態を示す断面図である。 図１６は、第１絶縁膜及び第３絶縁膜を形成した状態を示す断面図である。 図１７は、剥離層形成工程を示す断面図である。 図１８は、導電部形成工程、平坦化膜形成工程及び貼付工程を示す断面図である。 図１９は、実施形態４の半導体装置の構造を模式的に示す断面図である。 図２０は、従来のＳＯＩ基板の作製工程において、酸化シリコン層を形成した状態を示す図である。 図２１は、従来のＳＯＩ基板の作製工程において、水素注入層を形成した状態を示す図である。 図２２は、従来のＳＯＩ基板の作製工程において、ガラス基板に貼り付けた状態を示す図である。 図２３は、従来のＳＯＩ基板の作製工程において、シリコン層の一部を分離した状態を示す図である。 図２４は、シリコン基板の異なる領域に形成されたゲート電極を示す断面図である。 図２５は、シリコン基板に平坦化のためのＳｉＯ２膜膜を形成した状態を示す断面図である。 図２６は、シリコン基板に水素注入層を形成した状態を示す断面図である。 図２７は、他の基板を貼り付けてシリコン基板の一部を除去した状態を示す断面図である。
Ｓ 半導体装置
Ｒ１ 第１領域
Ｒ２ 第２領域
１ 基体層、シリコン基板、シリコン層
５ ＬＯＣＯＳ酸化膜（素子分離用絶縁膜）
８ａ ゲート電極
１３ 第１平坦化膜
１４ 第２平坦化膜
１６ 剥離層
１７ 層間絶縁膜
２０ 絶縁膜
２１ ガラス基板
３５ 平坦化膜
３６ 溝部
４０ 活性領域
４１ 素子分離領域
４２ チャネル領域
５０ ＮＭＯＳトランジスタ
５１ 第１絶縁膜
５２ 第２絶縁膜
５３ 第３絶縁膜
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。また、以下の実施形態では、基体層１を、シリコン基板１又はシリコン層１と称することがある。
《発明の実施形態１》
図１〜図１２は、本発明に係る半導体装置及びその製造方法の実施形態１を示す断面図である。
本実施形態では、説明を理解し易くするために、半導体装置Ｓにおける１つのＮＭＯＳトランジスタ５０が含まれる領域について説明する。ＰＭＯＳトランジスタについては示さないが、イオン注入時の不純物導電型を適宜変更することでＮＭＯＳトランジスタ５０と同様に形成できる。そして、半導体装置Ｓは、複数個のＮＭＯＳトランジスタ５０及びＰＭＯＳトランジスタが同一の半導体基板上に作り込まれた構造となっている。
半導体装置Ｓは、例えば、図示省略は省略するが、液晶表示装置の表示パネルを構成するガラス基板に直接に形成され、表示パネルの複数の画素を駆動制御するドライバとして適用することが可能である。
図１は、半導体装置Ｓを模式的に示す断面図である。半導体装置Ｓは、ガラス基板２１と、ガラス基板２１上に高密度且つ高精度に形成された半導体デバイス部３１とにより構成されている。半導体デバイス部３１には、トランジスタ５０が含まれている。
尚、半導体装置Ｓを液晶表示装置に適用する場合には、基板２１はガラス基板２１等の透明基板が好ましいが、液晶表示装置以外に適用する場合には、基板２１はシリコン基板等の他の基板を適用することができる。
半導体デバイス部３１は、活性領域４０が形成される複数の第１領域Ｒ１（図１では１つの第１領域Ｒ１のみを図示している。）と、各第１領域Ｒ１同士の間にそれぞれ設けられた第２領域Ｒ２とを有している。第１領域Ｒ１には半導体素子であるＮＭＯＳトランジスタ５０が形成されている。第２領域Ｒ２には、トランジスタ５０同士の間を電気的に分離する素子分離領域４１が形成され、素子分離領域４１には素子分離用膜であるＬＯＣＯＳ酸化膜５が形成されている。
活性領域４０は、基体層１に形成され、チャネル領域４２の左右両外側に形成された低濃度不純物領域９と、その低濃度不純物領域９の外側に形成された高濃度不純物領域１１とによって構成されたＬＤＤ（Lightly Doped Drain）構造を有している。基体層１は、例えばシリコン層等の半導体層である。尚、基体層１には、シリコン層以外に、シリコンカーバイド層、シリコンゲルマニウム層、ゲルマニウム層、ガリウムナイトライド層、ガリウム砒素層、インジウムリン層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層の何れか１つを適用することが可能である。
基体層１の一部は、後述するように、水素等の剥離用物質がイオン注入されることにより形成された剥離層に沿って分離されている。尚、剥離用物質には、水素及び不活性元素（すなわち、ヘリウム、ネオン、アルゴン、クリプトン等）の少なくとも一方を適用することが可能である。さらに、研磨されることによって、活性領域４０以外の基体層１は除去されているため、活性領域４０自体が基体層１になっている。尚、活性領域４０におけるガラス基板２１とは反対側に活性領域４０以外の基体層１が残されていてもよい。
図１に示すように、ガラス基板２１の表面には絶縁膜２０が積層されている。この絶縁膜２０には、層間絶縁膜１７、平坦化膜３５、及び層間絶縁膜１２が、この順に積層されている。さらに、層間絶縁膜１２の上には、第１領域Ｒ１にゲート酸化膜７が形成される一方、第２領域Ｒ２にＬＯＣＯＳ酸化膜５が形成されている。
ＬＯＣＯＳ酸化膜５のガラス基板２１側の表面は、ゲート酸化膜７のガラス基板２１側の表面と同一の平面を構成している。ゲート酸化膜７の上には上記活性領域４０が形成されている。そして、上記活性領域４０及びＬＯＣＯＳ酸化膜５は、その表面を保護するための保護膜２２によって覆われている。
第２領域Ｒ２には、ゲート配線層８ｂ及びサイドウォール１０ｂが層間絶縁膜１２とゲート酸化膜７との間に形成されている。第２領域Ｒ２の平坦化膜３５は局部的に凹状に窪んでおり、その窪みに層間絶縁膜１２を介してゲート配線層８ｂ及びサイドウォール１０ｂが配置されている。
第１領域Ｒ１には、ゲート電極８ａ及びサイドウォール１０ａが層間絶縁膜１２とゲート酸化膜７との間に形成されている。第１領域Ｒ１の平坦化膜３５も局部的に凹状に窪んでおり、その窪みに層間絶縁膜１２を介してゲート電極８ａ及びサイドウォール１０ａが配置されている。ゲート電極８ａは、ゲート酸化膜７を介してチャネル領域４２に対向している。一方、サイドウォール１０ａは、ゲート酸化膜７を介して低濃度不純物領域９に対向している。
層間絶縁膜１７、平坦化膜３５、層間絶縁膜１２及びゲート酸化膜７には、各高濃度不純物領域１１と重なる位置において、コンタクトホール１８ｓ，１８ｄが貫通形成されている。コンタクトホール１８ｓ，１８ｄには、メタル電極であるソース電極１９ｓ及びドレイン電極１９ｄがそれぞれ形成されている。
本発明の特徴として、上記平坦化膜３５は、各第２領域Ｒ２の少なくとも一部の平坦な領域に同じ厚みで形成された第１平坦化膜１３と、各第１平坦化膜１３の間に形成された第２平坦化膜１４とにより構成されている。第２平坦化膜１４は、第１平坦化膜１３の表面に連続する平坦な表面を有している。
図１に示すように、第２領域Ｒ２では、ＬＯＣＯＳ酸化膜５のガラス基板２１側の表面が平坦になっているため、その表面に直接に薄く形成されている層間絶縁膜１２のガラス基板２１側の表面も平坦になっている。すなわち、第２領域Ｒ２のゲート配線層８ｂ及びサイドウォール１０ｂ等の構造物が配置されていない領域では、層間絶縁膜１２のガラス基板２１側の表面が平坦になっている。そこで、第１平坦化膜１３は、第２領域Ｒ２であってＬＯＣＯＳ酸化膜５に対向する平坦な領域にのみ形成されている。そのことにより、第１平坦化膜１３のガラス基板２１側表面は、ＣＭＰ（Chemical Mechanical Polishing）等の研磨工程が不要となり、堆積等させることで容易且つ精度良く平坦に形成される。また、第１平坦化膜１３のガラス基板２１側表面は、上記ゲート電極８ａ及びゲート配線層８ｂ等よりもガラス基板２１の近くに形成されている。
一方、第２平坦化膜１４は、第１領域Ｒ１と、第２領域Ｒ２における少なくともゲート配線層８ｂ及びサイドウォール１０ｂ等の構造物が配置されている領域とに、それぞれ形成されている。第２平坦化膜１４は、各第１領域Ｒ１同士の間に充填されるように形成されている。第２平坦化膜１４のガラス基板２１側表面は、第１平坦化膜１３のガラス基板２１側表面と同一平面を構成している。こうして、第２平坦化膜１４は、第１平坦化膜１３と共に、第１領域Ｒ１及び第２領域Ｒ２の起伏を平坦化する平坦化膜３５を構成している。
すなわち、第１平坦化膜１３はその全体がシリコン窒化膜により形成され、第２平坦化膜１４はその全体がシリコン酸化膜により形成されている。第１平坦化膜１３における基体層１とは反対側の表面（つまり、ガラス基板２１側の表面）は、シリコン窒化膜により構成されている。一方、第２平坦化膜１４における基体層１とは反対側の表面は、シリコン酸化膜により構成されている。
−製造方法−
次に、本発明に係る半導体装置Ｓの製造方法について説明する。
本実施形態の製造方法には、溝部形成工程、ＬＯＣＯＳ酸化膜形成工程、イオン注入工程、ゲート電極形成工程、ゲート配線層形成工程、活性化工程、第１平坦化膜形成工程、第２平坦化膜形成工程、剥離層形成工程、導電部形成工程、平坦化工程、貼付工程、及び分離工程が含まれる。
まず、溝部形成工程では、図３に示すように、第２領域Ｒ２におけるシリコン基板１の表面に対し、予め溝部３６を形成する。この溝部３６の形成は、まず、図２に示すように、ウェハであるシリコン基板１（後の基体層１に相当する）に対し、１０００℃程度の酸素雰囲気中で高温熱処理を行うことにより、３０ｎｍ程度の厚みの熱酸化膜２を形成する。続いて、ＣＶＤ法等により、２００ｎｍ程度の厚みのシリコン窒化膜３を形成する。
その後、図３に示すように、後述のＬＯＣＯＳ酸化膜５を形成するために、レジスト４をマスクとして、上記シリコン窒化膜３及び熱酸化膜２のパターニングを行うと共に、シリコン基板１を８０ｎｍ程度エッチングすることにより溝部３６を形成する。すなわち、シリコン基板１の第１領域Ｒ１は、レジスト４によりマスクされてエッチングされないが、シリコン基板１の第２領域Ｒ２は、エッチングされることとなる。
次に、ＬＯＣＯＳ酸化膜形成工程では、図４に示すように、溝部３６に対し、熱酸化膜２の表面（後に形成されるゲート酸化膜７の表面）と同じ高さになるように、素子分離用絶縁膜であるＬＯＣＯＳ酸化膜５をＬＯＣＯＳ法により形成する。すなわち、レジスト４を除去した後に、シリコン窒化膜３をマスクとして酸素雰囲気中で高温熱処理による熱酸化を行う。このことにより、ＬＯＣＯＳ酸化膜５を２００〜５００ｎｍ程度の厚みに形成する。このとき、酸化により消費されるシリコン層１の膜厚はＬＯＣＯＳ酸化膜５の４５％程度であるので、例えば、形成するＬＯＣＯＳ酸化膜５の膜厚が２００ｎｍであれば、上記シリコン基板１の溝部３６の深さが８０ｎｍになるようにエッチング量を制御することにより、ＬＯＣＯＳ酸化膜５の表面を熱酸化膜２の表面と略同じ高さに揃えることができる。
続いて、第１のイオン注入工程を行う。この工程では、図５に示すように、シリコン窒化膜３をウェットエッチング等により除去した後、ＮＭＯＳトランジスタ５０のしきい値電圧を調整するために、不純物元素６を、後にＮＭＯＳトランジスタ５０の活性領域４０となるシリコン基板１の所定領域にイオン注入等により導入する。不純物元素としては、例えばボロン元素を適用し、注入エネルギーを１０〜３０ＫｅＶ程度にすると共に、ドーズ量を１〜５×１０１２ｃｍ−２程度とする。
次に、ゲート電極形成工程及びゲート配線層形成工程を行う。この工程では、図６に示すように、第１領域Ｒ１のゲート酸化膜７の表面にＮＭＯＳトランジスタのゲート電極８ａを形成すると共に、ＬＯＣＯＳ酸化膜５上に、ＭＯＳトランジスタのゲート電極８ａに接続されるゲート配線層８ｂを形成する。
すなわち、ＮＭＯＳトランジスタ形成領域（後の活性領域４０）の上の熱酸化膜２をウェットエッチング等により一旦除去した後に、酸素雰囲気中で１０００℃程度の熱処理を行って、シリコン基板１の上にゲート酸化膜７を１０〜２０ｎｍ程度の厚みに形成する。したがって、ゲート酸化膜７及びＬＯＣＯＳ酸化膜５の表面は、略同じ高さとなっている。
続いて、上記ゲート酸化膜７及びＬＯＣＯＳ酸化膜５の表面に対し、ＣＶＤ法等によりポリシリコンを堆積して３００ｎｍ程度の厚みに形成する。このポリシリコン層に、リン等のＮ型不純物を拡散させ、又はイオン注入等により導入することにより、Ｎ型ポリシリコン層とする。その後、このＮ型ポリシリコン層に対してフォト工程及びエッチング工程を行うことにより、ゲート酸化膜７上にゲート電極８ａをパターン形成する一方、ＬＯＣＯＳ酸化膜５上にゲート配線層８ｂをパターン形成する。ゲート電極８ａ及びゲート配線層８ｂは、同時に形成される。また、ゲート酸化膜７及びＬＯＣＯＳ酸化膜５の表面が略同じ高さであるので、ゲート電極８ａ及びゲート配線層８ｂの高さを互いに揃えることができる。
次に、第２のイオン注入工程を行う。この工程では、図７に示すように、少なくともＮＭＯＳトランジスタ形成領域（後の活性領域４０）の上方で開口するレジスト（図示省略）を形成した後に、ゲート電極８ａをマスクとしてＮ型不純物をイオン注入する。このことにより、低濃度不純物領域９を形成する。Ｎ型不純物は、例えばリン元素とし、そのイオン注入条件は、例えばドーズ量を１×１０１２〜１×１０１３ｃｍ−２程度とする。
続いて、第３のイオン注入工程を行う。この工程では、図示省略の上記レジストを除去した後に、第１領域Ｒ１及び第２領域Ｒ２にＣＶＤ等によりＳｉＯ２膜を堆積させる。その後、図８に示すように、異方性エッチングを行うことによって、ゲート電極８ａ及びゲート配線層８ｂの側壁部分にＳｉＯ２等のサイドウォール１０ａ，１０ｂを形成する。その後、少なくともＮＭＯＳトランジスタ形成領域（後の活性領域４０）の上方で開口するレジスト（図示省略）を形成した後に、ゲート電極８ａ及びサイドウォール１０ａをマスクとしてＮ型不純物をイオン注入する。このことにより、高濃度不純物領域１１を形成する。
その後、活性化工程では、図９に示すように、層間絶縁膜１２を、１００ｎｍ程度の厚みでゲート電極８ａ及びゲート配線層８ｂを覆うように形成した後に、熱処理によってイオン注入等によりシリコン基板１に導入された不純物元素の活性化を行う。熱処理としては例えば９００℃で１０分間の処理を行う。このことにより、活性領域４０が形成される。
次に、第１平坦化膜形成工程を行う。この工程では、図１０に示すように、平坦な表面を有する第１平坦化膜１３を、各第２領域Ｒ２の少なくとも一部の平坦な領域に同じ厚みで形成する。
すなわち、まず、第１領域Ｒ１及び第２領域Ｒ２の層間絶縁膜１２の表面に、第２絶縁膜５２を、ゲート電極８ａ及びゲート配線層８ｂに対向している層間絶縁膜１２よりも高く（すなわち、ゲート電極８ａの表面の高さ以上に）堆積して形成する。その後に、第２絶縁膜５２を少なくとも第１領域Ｒ１から除去し、層間絶縁膜１２を露出させる。さらに、第２絶縁膜５２を、第２領域Ｒ２の少なくともゲート配線層８ｂ及びサイドウォール１０ｂが配置されている領域から除去する。そうして、第２領域Ｒ２の少なくとも一部のＬＯＣＯＳ酸化膜５に対向する平坦な領域に第２絶縁膜５２を残し、この第２絶縁膜５２によって第１平坦化膜１３を形成する。言い換えれば、第１平坦化膜１３は第２領域Ｒ２に残された第２絶縁膜５２を含んでいる。第２絶縁膜５２（第１平坦化膜１３）には、シリコン酸化膜に対する選択比が大きいシリコン窒化膜を適用する。
次に、第２平坦化膜形成工程を行う。この工程では、図１１に示すように、第１平坦化膜１３の表面に連続する平坦な表面を有する第２平坦化膜１４を、第１平坦化膜１３同士の間に形成する。
すなわち、まず、第１領域Ｒ１及び第２領域Ｒ２（少なくとも第１平坦化膜１３同士の間）に対して第１絶縁膜５１を第１平坦化膜１３の表面の高さ以上に堆積して形成し、第１平坦化膜１３を研磨ストッパーとして第１絶縁膜５１の一部をＣＭＰ等により研磨除去する。第１絶縁膜５１にはシリコン酸化膜を適用する。このＣＭＰでは、第２絶縁膜５２のシリコン窒化膜に対して高い選択性を得るために、酸化セリウム（ＣｅＯ２）を砥粒に用いたスラリーを用いることが好ましい。
そのことにより、第２絶縁膜５２（シリコン窒化膜）が露出した時点で第１絶縁膜５１のＣＭＰ研磨がストップするため、図１１に示すように、残された第１絶縁膜５１の表面は、第１平坦化膜１３（第２絶縁膜５２）の表面に連続するように平坦化される。その結果、上記第１平坦化膜１３と第２平坦化膜１４との全体により、平坦化膜３５が形成され、ゲート電極８ａに対向する活性領域４０のシリコン基板１表面から、第１平坦化膜１３の表面（シリコン基板１とは反対側の表面）までの距離１５を、複数の各第１領域Ｒ１において均一に揃えることができる。
続いて、剥離層形成工程では、図１１に示すように、剥離用物質である水素元素を、第１平坦化膜１３又は第２平坦化膜１４（つまり平坦化膜３５）を介してシリコン基板１（つまり、基体層１）の内部にイオン注入して導入することにより、剥離層１６を形成する。注入条件としては、例えばドーズ量を２×１０１６〜１×１０１７ｃｍ−２とし、注入エネルギーを１００〜２００ＫｅＶ程度とする。尚、水素元素だけでなく、他の元素を共に導入してもよい。
このとき、ゲート電極８ａとゲート配線層８ｂとを同じ高さの平面上に形成しているため、平坦化膜３５の厚さを比較的薄くすることができ、水素注入層である剥離層１６を比較的浅くすることができる。したがって、イオンが注入される深さのばらつきが少なく、平坦化膜３５の表面から一定の深さに比較的正確にイオン注入することができる。
その後、導電部形成工程では、図１２に示すように、ＭＯＳトランジスタのソース領域又はドレイン領域に接続される導電部であるソース電極１９ｓ及びドレイン電極１９ｄを形成する。すなわち、図１２に示すように、上記平坦化膜３５の表面に、層間絶縁膜１７を形成する。さらに、活性領域４０のドレイン領域及びソース領域の上方位置に、ゲート酸化膜７、層間絶縁膜１２、第１平坦化膜１３、及び層間絶縁膜１７を上下に貫通するコンタクトホール１８ｄ，１８ｓをそれぞれ形成する。次に、金属等の導電材料を堆積させパターニングすることによって、コンタクトホール１８の内部に導電材料を充填すると共に、ソース電極１９ｓ及びドレイン電極１９ｄを形成する。
次に、平坦化工程では、図１２に示すように、第１領域Ｒ１及び第２領域Ｒ２の層間絶縁膜１７に対し、絶縁膜２０を堆積して形成した後に、ＣＭＰ等によりその絶縁膜２０の表面を平坦化する。続いて、貼付工程では、平坦化膜３５に層間絶縁膜１７及び絶縁膜２０を介してガラス基板２１を貼り付ける。すなわち、絶縁膜２０の表面をＲＣＡ洗浄等により表面洗浄した後に、その絶縁膜２０の表面にガラス基板２１を貼り付ける。
次に、分離工程では、シリコン基板１に６００℃程度の熱処理を行うことにより、そのシリコン基板１の一部（つまり、剥離層１６を介して活性領域４０とは反対側の部分）を、剥離層１６に沿って分離除去する。その結果、ガラス基板２１には、上記シリコン基板１の一部が基体層１であるシリコン層１として残ることとなり、シリコン基板１上に形成されていた半導体デバイス部３１が、ガラス基板２１上に移されることとなる。
その後、水素元素（つまり、剥離層１６の一部）を含むシリコン層１の一部を、エッチング等により除去する。エッチングは、ドライエッチングやウェットエッチング、又はその両方を組み合わせることが可能である。ただし、ドライエッチングのみによると、シリコン層１の表面にエッチングダメージが残る恐れがあるため、ドライエッチング後に適当なウェットエッチングを行うことが好ましい。さらに、ＬＯＣＯＳ酸化膜５が露出するまでシリコン層１をエッチングすることにより、素子分離をこの工程で同時に行う。その結果、図１に示すように、活性領域４０が形成されているシリコン層１のみが第１領域Ｒ１に残される。続いて、水素元素が除去されたシリコン層１の表面を保護するために、酸化膜等の保護膜２２を形成する。以上のようにして、半導体装置Ｓを製造する。
−実施形態１の効果−
第１領域Ｒ１にはゲート電極８ａ等がゲート酸化膜７の表面から突出して形成されているため、第１領域Ｒ１は全体として起伏が大きくなっている。一方、第２領域Ｒ２のゲート配線層８ｂ等がＬＯＣＯＳ酸化膜５の表面から突出して形成されているため、第２領域Ｒ２は、ＬＯＣＯＳ酸化膜５の表面が平坦であるにも拘わらず、全体として起伏が大きくなっている。したがって、仮に、第１領域Ｒ１及び第２領域Ｒ２の全体に絶縁膜を堆積してＣＭＰにより一度に平坦化しようとすると、比較的厚い絶縁膜を第１領域Ｒ１及び第２領域Ｒ２の全体に堆積させて、その表面の起伏をなるべく小さくする必要がある。ところが、起伏を有する絶縁膜をＣＭＰによって高精度に平坦化するには限界がある。さらに、絶縁膜を比較的厚く堆積すると、シリコン基板１上の異なる各領域において、その堆積した絶縁膜の平均的な厚みに差が生じ易くなる結果、ＣＭＰ後の平坦化膜の厚みにばらつきが生じることが避けられない。
これに対し、本実施形態では、平坦化膜３５を第１平坦化膜１３と第２平坦化膜１４とにより構成するようにし、まず第１平坦化膜１３については、第２領域Ｒ２におけるＬＯＣＯＳ酸化膜５上の平坦な表面（すなわち、ゲート配線層８ｂ等が形成されていない第２領域Ｒ２の表面）に形成するようにした。そのため、第１領域Ｒ１の大きな起伏に拘わらず、ゲート電極８ａ等よりも高い必要十分な比較的薄い膜厚で第１平坦化膜１３を形成することができる。したがって、シリコン窒化膜等の第２絶縁膜５２をＣＭＰ研磨せずに層間絶縁膜１２の表面に堆積させるだけで、その第２絶縁膜５２の表面を容易且つ精度良く平坦に形成できる。しかも、第２絶縁膜５２自体の膜厚が比較的薄く、その厚みに差が生じにくいため、第１平坦化膜１３を均一且つ平坦に形成できる。
次に、第２平坦化膜１４は、第１領域Ｒ１及び第２領域Ｒ２に対して、シリコン酸化膜等の第１絶縁膜５１を第１平坦化膜１３の表面よりも高く堆積し、その第１絶縁膜５１の表面側の一部をＣＭＰにより研磨するようにした。そのため、精度良く平坦化された第１平坦化膜１３を第１絶縁膜５１の研磨ストッパーとして機能させることができる。その結果、第２平坦化膜１４を第１平坦化膜１３の表面に連続する平坦な平面に形成できるので、全体として、厚みが均一で且つ表面が高精度に平坦な平坦化膜３５を形成することができる。
そうして、この平坦化膜３５を介して水素をイオン注入することにより、シリコン基板１における水素の注入深さのばらつきを抑制することができ、剥離層をシリコン基板１の所定の深さに精度良く形成することができる。その後、熱処理してシリコン基板１の一部を剥離層に沿って分離除去することにより、残されたシリコン基板１の一部（つまり、基体層１）の厚みを、各第１領域Ｒ１の活性領域４０が形成されている領域において均一にすることが可能となる。つまり、基体層１の厚みの制御性を向上させることができる。そのため、続いて研磨された基体層１のチャネル領域４２の厚みを、各第１領域Ｒ１において均一にすることができ、各ＮＭＯＳトランジスタ５０のしきい値電圧や電流電圧特性を均一にすることができる。したがって、各半導体装置Ｓの信頼性を向上させることができる。また、この半導体装置Ｓを液晶表示装置に適用すれば、当該液晶表示装置の表示品位を向上させることができる。
《発明の実施形態２》
図１３は、本発明の半導体装置Ｓの実施形態２を示す断面図である。尚、以降の各実施形態では、図１〜図１２と同じ部分については同じ符号を付して、その詳細な説明を省略する。
本実施形態では、半導体装置Ｓは、ガラス基板２１に予め形成された電気素子２５に接続されている。
図１３に示すように、ガラス基板２１には、電気素子２５が形成されている。電気素子２５は、例えば、薄膜トランジスタ等の能動素子や、抵抗素子、容量素子及びコイル素子等の受動素子、又は配線等により構成されている。また、ガラス基板２１には、上記実施形態１と略同様に、半導体デバイス部３１が形成されている。
本実施形態では、保護膜２２が半導体デバイス部３１の全体を覆うと共に、その周りのガラス基板２１及び電気素子２５をも覆っている。半導体デバイス部３１には、ソース電極１９ｓの上方位置で、層間絶縁膜１７、第１平坦化膜１３、層間絶縁膜１２、ＬＯＣＯＳ酸化膜５及び保護膜２２を上下に貫通するコンタクトホール２３が形成されている。一方、電気素子２５の上方の保護膜２２には、その保護膜２２を貫通するコンタクトホール２６が形成されている。
ソース電極１９ｓ及び電気素子２５は、メタル配線電極２４を介して互いに接続されている。すなわち、メタル配線電極２４は、各コンタクトホール２３，２６の内部に充填されると共に、各コンタクトホール２３，２６の開口部同士を繋ぐようにパターン形成されている。そして、例えば、電気素子２５からメタル配線電極２４及びソース電極１９ｓを介して、活性領域４０のソース領域１１にソース信号を供給するようになっている。
《発明の実施形態３》
図１４〜図１８は、本発明の半導体装置Ｓの実施形態２を示す断面図である。本実施形態では、第１平坦化膜１３及び第２平坦化膜１４が、それぞれ互いに異なる２つの絶縁膜によって構成されている点で、上記実施形態１と異なっている。
第１平坦化膜１３は、図１４に示すように、層間絶縁膜１７に積層された第３絶縁膜５３と、第３絶縁膜５３及び層間絶縁膜１２の間に介在された第２絶縁膜５２とを有している。また、第２絶縁膜５２の側面は第３絶縁膜５３によって覆われている。
第２平坦化膜１４は、層間絶縁膜１７に積層された第１絶縁膜５１と、第１絶縁膜５１又は層間絶縁膜１７と層間絶縁膜１２との間に介在された第３絶縁膜５３とにより構成されている。第３絶縁膜５３は、ゲート電極８ａ又はゲート配線層８ｂに対向する領域において、層間絶縁膜１７と層間絶縁膜１２との間に介在されている。
上記実施形態１の第２絶縁膜５２はシリコン窒化膜であったが、本実施形態の第２絶縁膜５２はシリコン酸化膜である点で異なっている。すなわち、第２絶縁膜５２及び第１絶縁膜５１は、ＬＯＣＯＳ酸化膜５と同じ材質であるシリコン酸化膜により形成され、第３絶縁膜５３は例えばシリコン窒化膜により形成されている。
こうして、前記第１平坦化膜１３及び第２平坦化膜１４によって、平坦化膜３５が形成されており、その第１平坦化膜１３及び第２平坦化膜１４の活性領域４０と反対側の表面は、連続する平坦な平面状に形成されている。また、第１平坦化膜１３の活性領域４０と反対側の表面は、シリコン窒化膜である第３絶縁膜５３により構成される。一方、第２平坦化膜１４の活性領域４０と反対側の表面は、その少なくとも一部の領域がシリコン酸化膜である第１絶縁膜５１により構成されている。
−製造方法−
本実施形態の半導体装置Ｓの製造方法では、上記実施形態１における第１平坦化膜形成工程及び第２平坦化膜形成工程の一部（すなわち、後述の第３絶縁膜５３を形成する工程）を同時に行う。
まず、上記実施形態１の活性化工程までの工程を行う。その後、第１平坦化膜形成工程では、図１５に示すように、平坦な表面を有する第２絶縁膜５２を、各第２領域Ｒ２の少なくとも一部の平坦な領域に同じ厚みで形成する。
すなわち、まず、第１領域Ｒ１及び第２領域Ｒ２の層間絶縁膜１２の表面全体に、シリコン酸化膜である第２絶縁膜５２を堆積し、ゲート電極８ａ及びゲート配線層８ｂに対向している層間絶縁膜１２と同じ高さに形成する。その後、第２絶縁膜５２を少なくとも第１領域Ｒ１から除去し、層間絶縁膜１２を露出させる。さらに、第２絶縁膜５２を、第２領域Ｒ２の少なくともゲート配線層８ｂ及びサイドウォール１０ｂが配置されている領域から除去する。そうして、第２領域Ｒ２の少なくとも一部のＬＯＣＯＳ酸化膜５に対向する平坦な領域に、平坦な第２絶縁膜５２を残す。
続いて、第２絶縁膜５２と異なる材質の第３絶縁膜５３を、図１６に示すように、第１領域Ｒ１及び第２領域Ｒ２の全体に薄膜状に形成し、層間絶縁膜１２及び上記第２領域Ｒ２に残された第２絶縁膜５２に積層する。第３絶縁膜５３には例えばシリコン窒化膜を適用する。この第３絶縁膜５３を形成する工程は、第１平坦化膜形成工程及び第２平坦化膜形成工程に共通する工程となる。
各第２絶縁膜５２を覆っている第３絶縁膜５３の表面は、互いに同じ高さに揃っている。また、ゲート電極８ａ又はゲート配線層８ｂに対向している第３絶縁膜５３の表面もまた、上記各第２絶縁膜５２を覆っている第３絶縁膜５３と同じ高さに揃っている。このようにして、第２領域Ｒ２には、層間絶縁膜１２の表面に形成された第２絶縁膜５２と、この第２絶縁膜５２の表面に積層された第３絶縁膜５３とにより構成された第１平坦化膜１３が形成される。
その後、第２平坦化膜形成工程では、第１絶縁膜５１を、第１領域Ｒ１及び第２領域Ｒ２の第３絶縁膜５３の表面全体に、シリコン酸化膜である第１絶縁膜５１を堆積する。その後に、第１平坦化膜１３を研磨ストッパーとして第１絶縁膜５１の一部をＣＭＰ等により研磨除去する。このＣＭＰでは、酸化セリウム（ＣｅＯ２）を砥粒に用いたスラリーを用いる。
そのことにより、第１平坦化膜１３の第３絶縁膜５３（シリコン窒化膜）が露出した時点で第１絶縁膜５１のＣＭＰ研磨がストップするため、図１７に示すように、残された第１絶縁膜５１の表面は、第１平坦化膜１３の表面（つまり、第３絶縁膜５３の表面）及びゲート電極８ａ又はゲート配線層８ｂに対向している第３絶縁膜５３の表面に連続して平坦化される。その結果、上記第１平坦化膜１３と第２平坦化膜１４との全体により、平坦化膜３５が形成され、ゲート電極８ａに対向する活性領域４０のシリコン基板１表面から、第１平坦化膜１３の表面（シリコン基板１とは反対側の表面）までの距離１５を、複数の各第１領域Ｒ１において均一に揃えることができる。
次に、剥離層形成工程を行い、平坦化膜３５を介してシリコン基板１に剥離物質である水素をイオン注入する。すなわち、水素は、第１平坦化膜１３を構成する第３絶縁膜５３及び第２絶縁膜５２を通過して、シリコン基板１の内部へ導入される。また、水素は、第２平坦化膜１４を構成する第１絶縁膜５１及び第３絶縁膜５３を通過して、シリコン基板１の内部へ導入される。こうして、図１７に示すように、シリコン基板１の内部に、剥離層１６を平坦化膜３５の表面から一定の深さに形成する。
続いて、上記実施形態１と同様に、導電部形成工程、平坦化工程、貼付工程、及び分離工程を行うことによって、図１８に示すように、半導体装置Ｓを形成する。
−実施形態３の効果−
したがって、本実施形態によっても、上記実施形態１と同様の効果を得ることができる。そのことに加え、第１平坦化膜１３及び第２平坦化膜１４が、ＬＯＣＯＳ酸化膜５と同じ材質のシリコン酸化膜を含むようにしたので、水素をシリコン基板１にイオン注入する際に、その水素の注入深さを容易に制御することができる。すなわち、平面状の剥離層１６を容易且つ精度良く形成することが可能となる。
《発明の実施形態４》
図１９は、本発明の半導体装置Ｓの実施形態４を示す断面図である。本実施形態の半導体装置Ｓは、上記実施形態３と略同様の構成を有する半導体デバイス部３１が、ガラス基板２１に予め形成された電気素子２５に接続されている。
図１９に示すように、ガラス基板２１には、上記実施形態２と同様の電気素子２５が形成されている。そして、保護膜２２は、半導体デバイス部３１の全体を覆うと共に、その周りのガラス基板２１及び電気素子２５をも覆っている。半導体デバイス部３１には、ソース電極１９ｓの上方位置で、層間絶縁膜１７、第１平坦化膜１３（第３絶縁膜５３及び第２絶縁膜５２）、層間絶縁膜１２、ＬＯＣＯＳ酸化膜５及び保護膜２２を上下に貫通するコンタクトホール２３が形成されている。一方、電気素子２５の上方の保護膜２２には、その保護膜２２を貫通するコンタクトホール２６が形成されている。そうして、ソース電極１９ｓ及び電気素子２５は、上記実施形態２と同様に、メタル配線電極２４を介して互いに接続されている。
《その他の実施形態》
上記各実施形態では、ＬＯＣＯＳ酸化膜５の表面がゲート酸化膜７と同じ平面を有するようにして、活性領域４０と素子分離領域との高さを揃える目的で、シリコン基板１に予め溝部３６を形成したが、本発明はこれに限らず、ＬＯＣＯＳ酸化膜５を形成した後にシリコン窒化膜３を除去し、ＬＯＣＯＳ酸化膜５をＣＭＰ研磨するようにしてもよく、ＳＴＩ(Shallow Trench Isolation)等の方法により素子分離領域を形成してもよい。また、このような溝部３６を形成せずに、活性領域４０と素子分離領域との高さを揃えないようにしてもよい。
以上説明したように、本発明は、例えば液晶表示装置等に適用される半導体装置の製造方法について有用であり、特に、活性領域が形成される基体層の厚みを均一化して、半導体装置の信頼性を向上させる場合に適している。

Claims (13)

  1. 基体層に活性領域が形成される複数の第１領域と、該各第１領域同士の間にそれぞれ設けられて素子分離領域が形成される第２領域とを有する半導体装置を製造する方法であって、
    前記第１領域にゲート電極を形成するゲート電極形成工程と、
    平坦な表面を有する第１平坦化膜を、前記各第２領域の少なくとも一部の平坦な領域に同じ厚みで形成する第１平坦化膜形成工程と、
    前記第１平坦化膜の表面に連続する平坦な表面を有する第２平坦化膜を、前記第１平坦化膜同士の間に形成する第２平坦化膜形成工程と、
    前記第１平坦化膜又は前記第２平坦化膜を介して前記基体層に剥離用物質をイオン注入して剥離層を形成する剥離層形成工程と、
    前記剥離層に沿って前記基体層の一部を分離する分離工程とを備え、
    前記第１平坦化膜形成工程では、前記第１平坦化膜を前記ゲート電極の表面の高さ以上に形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１において、
    前記第２平坦化膜形成工程では、少なくとも前記第１平坦化膜同士の間に、第１絶縁膜を前記第１平坦化膜の表面の高さ以上に形成し、前記第１平坦化膜をストッパーとして前記第１絶縁膜の一部を研磨除去することにより、前記第１絶縁膜の表面を前記第１平坦化膜の表面に連続するように平坦化する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２において、
    前記第１平坦化膜形成工程では、前記第１領域及び第２領域に第２絶縁膜を形成した後に、前記第２絶縁膜を少なくとも前記第１領域から除去することによって、前記第２領域の少なくとも一部に前記第２絶縁膜を残し、前記第１平坦化膜を前記第２領域に残された第２絶縁膜を含むように形成する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    前記第１平坦化膜形成工程では、前記第２絶縁膜を前記第１平坦化膜として形成する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記第２絶縁膜はシリコン窒化膜であり、
    前記第１絶縁膜はシリコン酸化膜である
    ことを特徴とする半導体装置の製造方法。
  6. 請求項３において、
    前記素子分離領域には、素子分離用絶縁膜が形成され、
    前記第２絶縁膜は、前記素子分離用絶縁膜と同じ材質により形成され、
    前記第１平坦化膜形成工程では、前記第２絶縁膜と異なる材質の第３絶縁膜を、前記第２領域に残された第２絶縁膜に積層し、前記第２絶縁膜及び前記第３絶縁膜を前記第１平坦化膜として形成する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項６において、
    前記第１絶縁膜及び第２絶縁膜はシリコン酸化膜であり、
    前記第３絶縁膜はシリコン窒化膜である
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１において、
    前記第１平坦化膜及び第２平坦化膜に絶縁膜を介して基板を貼り付ける貼付工程を備え、
    前記貼付工程は、前記分離工程の前に行われる
    ことを特徴とする半導体装置の製造方法。
  9. 請求項８において、
    前記基板は、ガラス基板又はシリコン基板である
    ことを特徴とする半導体装置の製造方法。
  10. 請求項１において、
    前記基体層は、シリコン層、シリコンカーバイド層、シリコンゲルマニウム層、ゲルマニウム層、ガリウムナイトライド層、ガリウム砒素層、インジウムリン層、ＬｉＮｂＯ３層、ＬａＡｌＯ３層、及びＳｒＴｉＯ３層の何れか１つである
    ことを特徴とする半導体装置の製造方法。
  11. 請求項１において、
    前記剥離用物質は、水素及び不活性元素の少なくとも一方である
    ことを特徴とする半導体装置の製造方法。
  12. 請求項２において、
    前記第２平坦化膜形成工程では、前記第１絶縁膜をＣＭＰ（Chemical Mechanical Polishing）により平坦化する
    ことを特徴とする半導体装置の製造方法。
  13. 請求項１において、
    前記第１領域には、ＭＯＳトランジスタが形成されている
    ことを特徴とする半導体装置の製造方法。
JP2008503744A 2006-03-08 2006-10-13 半導体装置の製造方法 Active JP4467628B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006063170 2006-03-08
JP2006063170 2006-03-08
PCT/JP2006/320492 WO2007102248A1 (ja) 2006-03-08 2006-10-13 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009297287A Division JP2010074192A (ja) 2006-03-08 2009-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007102248A1 JPWO2007102248A1 (ja) 2009-07-23
JP4467628B2 true JP4467628B2 (ja) 2010-05-26

Family

ID=38474691

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008503744A Active JP4467628B2 (ja) 2006-03-08 2006-10-13 半導体装置の製造方法
JP2009297287A Pending JP2010074192A (ja) 2006-03-08 2009-12-28 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009297287A Pending JP2010074192A (ja) 2006-03-08 2009-12-28 半導体装置

Country Status (4)

Country Link
US (1) US8008205B2 (ja)
JP (2) JP4467628B2 (ja)
CN (1) CN101351872B (ja)
WO (1) WO2007102248A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
WO2009101662A1 (ja) * 2008-02-13 2009-08-20 Sharp Kabushiki Kaisha 半導体装置の製造方法、半導体装置及び表示装置
US8212327B2 (en) * 2008-03-06 2012-07-03 Sionyx, Inc. High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
JP5292878B2 (ja) * 2008-03-26 2013-09-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
KR101798379B1 (ko) * 2010-10-05 2017-11-16 삼성전자주식회사 게이트 라스트 공정에서의 게이트 형성방법 및 그 방법에 의해 형성된 게이트 영역
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US10985204B2 (en) * 2016-02-16 2021-04-20 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
FR3054927B1 (fr) * 2016-08-04 2018-07-13 Soitec Procede de fabrication d'une structure de semi-conducteur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347576B (en) * 1996-12-18 1998-12-11 Siemens Ag Method to produce an integrated circuit arrangement
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH11186186A (ja) * 1997-12-18 1999-07-09 Denso Corp 半導体基板の製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1153283C (zh) * 2001-07-20 2004-06-09 中国科学院上海冶金研究所 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4651924B2 (ja) * 2003-09-18 2011-03-16 シャープ株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP2005150686A (ja) 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
JP4319078B2 (ja) 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010074192A (ja) 2010-04-02
US8008205B2 (en) 2011-08-30
CN101351872A (zh) 2009-01-21
WO2007102248A1 (ja) 2007-09-13
CN101351872B (zh) 2010-04-14
JPWO2007102248A1 (ja) 2009-07-23
US20100148261A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4467628B2 (ja) 半導体装置の製造方法
JP4814498B2 (ja) 半導体基板の製造方法
TWI395295B (zh) 積體電路及其製造方法
TWI270110B (en) Method for fabricating semiconductor device and semiconductor device
JP2005514771A (ja) ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法
JPH04154147A (ja) 半導体装置およびその製造方法
US6214657B1 (en) Semiconductor device isolation structure and fabrication method of semiconductor device using the same
JP4902362B2 (ja) 半導体装置の製造方法
JP2008204966A (ja) 半導体装置及びその製造方法並びに液晶表示装置
JP4943663B2 (ja) 半導体装置の製造方法及び半導体装置並びに液晶表示装置
JPH09260679A (ja) 半導体装置およびその製造方法
JP2007234926A (ja) 半導体装置の製造方法及び半導体装置
JP2839088B2 (ja) 半導体装置
JP2004040093A (ja) Ｓｏｉウェーハ及びその製造方法
JP2003289144A (ja) 半導体装置およびその製造方法
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2008066566A (ja) 半導体装置及びその製造方法
US20080138960A1 (en) Method of manufacturing a stack-type semiconductor device
US8232213B2 (en) Semiconductor device and manufacturing method thereof, and liquid crystal display device
JP3845957B2 (ja) 半導体装置及びその製造方法
JP2001007341A (ja) 半導体装置およびその製造方法
KR20030002765A (ko) 반도체 소자의 제조 방법
KR20000027521A (ko) 반도체 소자 분리방법
JPH04100259A (ja) 半導体基板及びその製造方法と半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3