JP5321022B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP5321022B2 JP5321022B2 JP2008309660A JP2008309660A JP5321022B2 JP 5321022 B2 JP5321022 B2 JP 5321022B2 JP 2008309660 A JP2008309660 A JP 2008309660A JP 2008309660 A JP2008309660 A JP 2008309660A JP 5321022 B2 JP5321022 B2 JP 5321022B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulating film
- threshold voltage
- semiconductor device
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 111
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 111
- 239000010703 silicon Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000010408 film Substances 0.000 claims description 242
- 238000000034 method Methods 0.000 claims description 33
- 229910052795 boron group element Inorganic materials 0.000 claims description 28
- 229910052696 pnictogen Inorganic materials 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 22
- 230000004888 barrier function Effects 0.000 description 20
- 239000004020 conductor Substances 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 238000002955 isolation Methods 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 229910052698 phosphorus Inorganic materials 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 6
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 6
- 229910003468 tantalcarbide Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
論理ゲートやSRAMの性能はこれを構成するMOSトランジスタの性能で決まる。
MOSトランジスタの性能は、下記のドレイン−ソース間電流を表す(1)式および、しきい値電圧のばらつきσVtを表す(2)式(タウア・ニン著「最新VLSIの基礎」p.279参照。)で与えられる。
そこで、デバイス設計上は大きくなったばらつきを反映させて動作マージンを大きく設定して対応することになる。
また、図10に示すように、6個のトランジスタで構成されるSRAMセルのSNMとSNMのばらつきσSNMは、4つのトランジスタMnL、MnR、MpL、MpRによって決定される。ここでトランジスタMnL、MnRはNチャネルトランジスタであり、トランジスタMpL、MpRはPチャネルトランジスタである。すなわち、以下の(3)式で表される。
その対策としては以下の4項目になる。(a)電圧を下げない(特にVddを下げない。)。(b)ゲート酸化膜の薄膜化する(Coxが大きくなるのでσVthは小さくなる。)。(c)完全空乏型トランジスタをSRAMトランジスタに採用する(Naを低減する。)。(d)不良SRAMセルに対して冗長アレイを用意して、これに切り替えることで歩留りを確保する。
上記(a)項は、図10に示すように、Vddは下げないで、ワード線WL、ビット線BLの電圧だけを下げるため、SNMを低下させないで、低消費電力動作が可能になる。また、上記(b)項は、ゲート絶縁膜に、有機金属化学気相成長(MOCVD:metal-organic chemical vapor deposition)法、もしくは原子層蒸着(ALD:Atomic Layer Deposition)法で形成された以下の薄膜を用いている。すなわち、酸化ハフニウム(HfO2)、酸窒化ケイ化ハフニウム(HfSiON)、酸化ジルコニウム(ZrO2)、酸窒化ケイ化ジルコニウム(ZrSiON)を用いている。また、ゲート電極には、窒化チタン(TiN)、炭化タンタル(TaC)、タングステン(W)等を用いている。このような方法が提案されている。さらに、上記(c)項としては、図11(1)に示すようなFinFET型のトランジスタや、図11(2)に示すようなSi層の薄い完全空乏型SOIトランジスタをSRAMトランジスタに使用することが提案されている(例えば、非特許文献1参照。)。
しかしながら、論理回路において、ばらつきを考慮した広い動作マージンを設定するのは動作速度の低下をもたらし、それをカバーするために電源電圧Vddを増加させるのは消費電力の増加を招くことになる。
また、前述のようにしきい値電圧のばらつきが増大することによってSRAMのSNMばらつきも比例して増加し、SRAM不良率も増加する。このため、これを冗長セルと冗長回路で救済する場合は、スケーリングに伴い冗長アレイの比率が大きくなって、SRAM全体の面積が増加することになる。また、サイズのみをスケーリングし、電源電圧を下げないと、電界の上昇、リーク電流の増大、消費電力の増大を招く。さらに、高誘電率(High-k)膜、金属ゲートを用いてゲート酸化膜を薄膜化するのは、理論的にSNMばらつき低減し、低電圧化を可能にするが、スケーリングに伴い、Naが増加するので、いずれ、SNMばらつきの増大を招く。
一方、完全空乏型トランジスタは、Naを極端に小さくでき、しきい値電圧、SNMのばらつきを大幅に低減する可能性がある。しかしながら、FinFETはトランジスタ構造が縦型であるため、微細なゲート電極加工、イオン注入、拡散層形成、サイドウォールスぺーサ形成、サリサイド形成が難しい。またコンタクトが細いSi端でのみ接続するのでコンタクト抵抗が大きいという問題がある。さらに、薄いSOIトランジスタ(UTSOI)は寄生抵抗が大きく、またシリコン膜厚のばらつきに起因するしきい値電圧のばらつきが増加する。
[半導体装置の製造方法の第1例]
本発明の第1実施の形態に係る半導体装置の製造方法の第1例を、図1〜図4の製造工程断面図によって説明する。図1〜図4では、一例として、論理回路部とメモリ回路部としてSRAMセル部のNチャネルトランジスタを示した。
図1に示すように、基板11と絶縁層12とシリコン層13が積層されてなるSOI基板10を用意する。上記基板11は、例えば導電性を有する半導体基板として、例えばシリコン基板で形成されている。上記絶縁層12は、例えば酸化シリコン膜で形成されている。
まず、上記シリコン層13の表面に、ゲート絶縁膜21を形成する。このゲート絶縁膜21は、例えば、酸化ハフニウム(例えばHfO2)、酸窒化ケイ化ハフニウム、酸化ジルコニウム(例えばZrO2)、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率(High−k)膜で形成される。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成される。上記高誘電率膜は、例えば、MOCVD(有機金属化学気相成長法:metal-organic chemical vapor deposition)、原子層蒸着(ALD:Atomic Layer Deposition)法で形成される。また、上記熱酸化窒化膜は、熱酸化、プラズマ酸化、プラズマ窒化法で形成されている。さらに、上記ゲート絶縁膜21上ゲート電極22を形成する。このゲート電極22は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成される。
次いで、ゲート電極22、サイドウォールスペーサ23、素子分離領域14をマスクにして、上記シリコン層13にソース・ドレイン領域24、25を形成する。このとき、上記サイドウォールスペーサ23を形成する前に上記シリコン層13にLDD(Lightly Doped Drain )層(図示せず)を形成し、その後サイドウォールスペーサ23を形成する。そして上記ソース・ドレイン領域24、25を形成することで、LDD構造としてもよい。よって上記ゲート電極22直下の上記シリコン層13がチャネル部26となる。
このようにして、トランジスタ20が形成される。
そのとき、最下層の第1絶縁膜31は、例えば数百nmの厚さで、上記ゲート電極22を完全に被覆する状態に形成され、その表面は、例えば化学的機械研磨(CMP)によって平坦化されていることが好ましい。また、最上層の第1絶縁膜38表面は、例えば化学的機械研磨(CMP)等によって平坦化され、最上層の配線54が露出される。
例えば、上記第1絶縁膜31を形成した後、この第1絶縁膜31にトランジスタ20の所定の位置(例えば、ソース・ドレイン領域、ゲート電極等)に達する接続孔を形成し、接続孔の内面に密着層、バリア層を介して導電性材料を埋め込んで、プラグ61を形成する。例えば、密着層にチタン、バリア層に窒化チタン、導電性材料にタングステンを用いる、もしくは、密着層にタンタル、バリア層に窒化タンタル、導電性材料に銅を用いる。なお、第1絶縁膜31上に形成された余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。
そして、上記同様に、上記第1絶縁膜33に接続孔を形成し、接続孔の内面に密着層、バリア層を介して導電性材料を埋め込んで、上記配線51に接続するプラグ62を形成する。例えば、密着層にチタンもしくはタンタル、バリア層に窒化チタンもしくは窒化タンタル、導電性材料に銅を用いる。なお、第1絶縁膜33上に形成された余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。
以下、上記同様にして、第n−1層目の第1絶縁膜30に接続孔を形成してプラグを形成し、第n層の第1絶縁膜30に配線溝を形成して配線を形成する。ここで、nは第1絶縁膜30の総層数であり、図面に示した場合では、n=8となる。
また、上記プラグと配線は、いわゆるデュアルダマシンプロセスによって同時形成することもできる。
このようにして、半導体装置1を形成する。
次に、図2に示すように、上記最上層の配線54を通じて、論理回路部、メモリ回路部(SRAM部)の性能確認テストを行う。例えば、論理回路部に関しては、論理回路部に設けられたBIST(Built In Self Test)回路を通してテストパターンに発生させ、上記半導体装置1の性能を律束する、性能が低い回路ブロックや、トランジスタを検出する。またSRAM部に関してもLSI内部に設けられたBISTを通して各SRAMセルのSNMを表すバタフライカーブ(前記図9参照)等を測定し、SNMの小さいSRAMセルを検出し、その原因となるトランジスタを特定する。
具体的には、例えば、測定用のプローブ101を上記最上層の配線54に接触させて、上記トランジスタ20のしきい値電圧を測定する。測定は、好ましくは、全てのトランジスタ20について行う。
上記測定が終了した後、図3に示すように、最上層に形成された上記第1絶縁膜30(38)の表面に第2絶縁膜71を介して支持基板72を形成する。上記第2絶縁膜71は、例えば酸化シリコン(SiO2)膜で形成される。上記支持基板72には、例えばシリコン基板、樹脂基板、ガラス基板等を用いることができる。
その後、上記測定されたしきい値電圧に基づいて、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程を行う。
しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程は、上記シリコン層13の裏面側から、しきい値電圧を調整する上記トランジスタ20のチャネル部26に、13族もしくは15族の元素をイオン注入して行う。上記13族元素としては、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げられる。また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)等が挙げられるが、より好ましくはリン(P)が挙げられる。上記しきい値電圧の基準は、例えば0.3V以下とする。
上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
上記イオン注入では、1個もしくは数個のイオンを注入して、しきい値電圧の調整を行うことができる。イオンを1個ずつイオン注入する技術はシングルイオン注入法といわれている。シングルイオン注入法は、インターネット検索:{ HYPERLINK "http://www.nanonet.go.jp/japanese/2003/046a.html" ,http://www.nanonet.go.jp/japanese/2003/046a.html} 2008年11月10日検索の「Japan Nanonet Bulletin 第46号(2003年12月16日)。)に開示されている。
また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程は、上記トランジスタ20のチャネル部26に中性子を注入して行ってもよい。中性子がトランジスタ20のチャネル部26に注入されることによって、チャネル部26の不純物分布が変調され、トランジスタ20のしきい値電圧が調整される。すなわち、中性子がシリコン層13に注入されることによって、そのシリコン層13のシリコン(Si)がリン(P)に変わるので、実質的にリン(P)が増加することになる。したがって、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。一方、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程は、上記シリコン層13の裏面側から上記トランジスタ20のチャネル部26にレーザ光を、例えばスポット的に照射して行ってもよい。レーザ光がトランジスタ20のチャネル部26に照射されることによって、チャネル部26の不純物を活性化されて不純物分布が変調され、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合もPFETの場合も、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
上記遮光マスクは、レーザ光を遮光するものであって、シリコン層13を汚染させるものでなければ、如何なる材料であってもよい。例えば、酸化シリコン膜を介して上記シリコン層13の裏面に形成したアルミニウム膜、タングステン膜等の金属膜を用いることができる。
また、論理回路部を構成する多数のトランジスタのうち、論理回路部の性能を律束するトランジスタを特定することは通常困難である。しかしながら、論理回路部を構成する回路ブロック(あるトランジスタ群)ごとに、性能を律束する回路ブロックを特定することはできる。そこで、回路ブロックごとにトランジスタのしきい値電圧を調整することで、半導体装置全体の性能向上を図ることができる。
例えば、図4に示すように、上記トランジスタ20のしきい値電圧を調整する工程は、しきい値を調整するトランジスタ20が形成されている位置における上記シリコン層13の裏面側に、上記トランジスタ20のしきい値を調整する調整用絶縁膜81を形成する。
以下、具体的に説明する。
まず、上記トランジスタのしきい値電圧を測定する工程で、上記トランジスタ20のしきい値電圧を測定して、上記半導体装置1の性能を律束している回路ブロックを検出する。そして上記測定されたしきい値電圧に基づいて、上記検出した回路ブロックごとに上記調整用絶縁膜81を形成する。
上記調整用絶縁膜81は、13族もしくは15族の元素を含む酸化シリコン膜で形成される。上記13族元素としては、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げられる。また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)等が挙げられるが、より好ましくはリン(P)が挙げられる。
そして、13族元素を含む酸化シリコン膜中の13族元素をトランジスタ20のチャネル部26に拡散させることによって、トランジスタ20のしきい値電圧を調整する。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、15族元素を含む酸化シリコン膜中の15族元素をトランジスタ20のチャネル部26に拡散させることによって、トランジスタ20のしきい値電圧を調整する。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
例えば、13族もしくは15族の元素を分子内に含むガスとシラン系ガスと酸素との混合ガス中で、イオンビーム、電子線もしくはレーザー光を、上記トランジスタ20のチャネル部26が形成されるシリコン層13の裏面に照射する。そして、上記13族もしくは15族の元素を含む薄膜を上記トランジスタ20のチャネル部26が形成されるシリコン層13の裏面に形成する。イオンビーム、電子線もしくはレーザー光のようなエネルギー線をアシストに用いた成膜では、局所的、かつ選択的に成膜が可能になる。例えば、1個のトランジスタ20のチャネル部26が形成されるシリコン層13の裏面に形成することができる。もしくは複数個のトランジスタ20が形成されたシリコン層13の裏面に形成することができる。また、1個ないし数個の13族もしくは15族の元素がチャネル部26に導入されればよいので、上記調整用絶縁膜81の膜厚は数原子層もしくは数nm(例えば5nm)程度あればよい。
また、上記調整用絶縁膜81は、応力を有する絶縁膜で形成される。例えば、窒化シリコン膜で形成される。すなわち、窒化シリコン膜に内在するストレスをトランジスタ20のチャネル部26に印加することにより、トランジスタ20のしきい値電圧を調整する。
また、上記窒化シリコン膜は、例えば、窒化シリコン膜中に炭素を含ませることにより圧縮応力膜とすることができ、水素(H)を含ませることにより引張応力膜とすることができる。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
また、上記調整用絶縁膜81は、固定電荷を有する絶縁膜で形成される。例えば、固定電荷を有する絶縁膜は、目的に応じて、負の固定電荷を有する絶縁膜と正の固定電荷を有する絶縁膜とで使い分ける。上記負の固定電荷を有する絶縁膜には、例えば、酸化ハフニウム(HfO2)膜がある。また、正の固定電荷を有する絶縁膜には、例えば、酸窒化シリコン(SiON)膜がある。
上記負の固定電荷を有する絶縁膜の場合、例えば酸化ハフニウム膜中の負の固定電荷によって、トランジスタ20のチャネル部26に電荷(電子)を与えることで、トランジスタ20のしきい値電圧を調整する。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、上記正の固定電荷を有する絶縁膜の場合、例えば酸窒化シリコン膜中の正の固定電荷によって、トランジスタ20のチャネル部26に電荷(正孔)を与えることで、トランジスタのしきい値電圧を調整する。例えば、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
上記回路ブロックごとのしきい値電圧の調整は、前記図3によって説明したレジストマスクを用いたイオン注入によっても行うことができる。例えば、しきい値電圧を調整する回路ブロック上に開口部を設けたレジストマスク(図示せず)を上記シリコン層13の裏面に形成して、前記説明したのと同様なイオン注入を行えばよい。
上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。
また、回路ブロック内にNFETとPFETが混載されている場合には、回路ブロック内において、回路ブロックとしての性能が向上する方向に、トランジスタのしきい値電圧を調整する。したがって、場合によっては、あるトランジスタにおいて、しきい値電圧が高くなる方向に調整される場合もある。しかし、調整される一つの回路ブロック全体として性能が向上されるのであれば、回路ブロック内にしきい値電圧が高くなる方向に調整されるトランジスタがあってもよい。
また、上記説明したように、個々のトランジスタに対してしきい値電圧を調整する場合、トランジスタのしきい値電圧を調整する前に、測定したトランジスタのアドレス情報と、測定したしきい値電圧の情報とを対応させて記憶させておく。
この方法は、回路ブロックごとにトランジスタのしきい値電圧を調整する場合も同様であり、測定した回路ブロックのトランジスタのアドレス情報と、測定したしきい値電圧の情報とを対応させて記憶させておく。
そして、トランジスタのアドレス情報と、対応するトランジスタのしきい値電圧の情報に基づいて、しきい値電圧を調整するトランジスタのアドレスを検索する。続いて、検索したアドレスのトランジスタのしきい値電圧の情報に対応して、トランジスタのしきい値電圧を調整する。
よって、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化、低電圧動作化、低消費電力化が可能になるという利点がある。すなわち、論理回路部の高速化、低電圧動作、消費電力削減が可能になる。また、メモリ回路部、例えばSRAMのSNMばらつきを低減することができ、歩留り向上、SRAMの低電圧動作化、低消費電力化が可能となる。
[半導体装置の製造方法の第2例]
本発明の第2実施の形態に係る半導体装置の製造方法の第2例を、図5〜図6の製造
工程断面図によって説明する。図5〜図6では、一例として、論理回路部やメモリ回路部に搭載されるNチャネルトランジスタを示した。
まず、上記シリコン層13の表面に、ゲート絶縁膜21を形成する。このゲート絶縁膜21は、例えば、酸化ハフニウム(例えばHfO2)、酸窒化ケイ化ハフニウム、酸化ジルコニウム(例えばZrO2)、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率(High−k)膜で形成される。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成される。上記高誘電率膜は、例えば、有機金属化学気相成長法、原子層蒸着法で形成される。また、上記熱酸化窒化膜は、熱酸化、プラズマ酸化、プラズマ窒化法で形成されている。さらに、上記ゲート絶縁膜21上ゲート電極22を形成する。このゲート電極22は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成される。
次いで、ゲート電極22、サイドウォールスペーサ23、素子分離領域14をマスクにして、上記シリコン層13にソース・ドレイン領域24、25を形成する。このとき、上記サイドウォールスペーサ23を形成する前に上記シリコン層13にLDD(Lightly Doped Drain )層(図示せず)を形成し、その後サイドウォールスペーサ23を形成する。そして上記ソース・ドレイン領域24、25を形成して、LDD構造を有してもよい。よって上記ゲート電極22直下の上記シリコン層13がチャネル部26となる。
このようにして、トランジスタ20が形成される。
そのとき、最下層の第1絶縁膜31は、例えば数百nmの厚さで、上記ゲート電極22を完全に被覆する状態に形成され、その表面は、例えば化学的機械研磨(CMP)によって平坦化されていることが好ましい。また、最上層の第1絶縁膜38表面は、例えば化学的機械研磨(CMP)等によって平坦化され、最上層の配線54が露出される。
例えば、上記第1絶縁膜31に接続孔を形成し、接続孔の内面に密着層、バリア層を介して導電性材料を埋め込んで、プラグ61を形成する。例えば、密着層にチタン、バリア層に窒化チタン、導電性材料にタングステンを用いる、もしくは、密着層にタンタル、バリア層に窒化タンタル、導電性材料に銅を用いる。なお、第1絶縁膜31上に形成された余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。
上記密着層には例えばチタンもしくはタンタル、上記バリア層には例えば窒化チタンもしくは窒化タンタル、上記導電性材料には例えば銅を用いる。
なお、第1絶縁膜32上に形成された余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。
そして、上記同様に、上記第1絶縁膜33に接続孔を形成し、接続孔の内面に密着層、バリア層を介して導電性材料を埋め込んで、上記配線51に接続するプラグ62を形成する。例えば、密着層にチタンもしくはタンタル、バリア層に窒化チタンもしくは窒化タンタル、導電性材料に銅を用いる。
なお、第1絶縁膜33上に形成された余剰な密着層、バリア層、導電性材料は、例えば化学的機械研磨によって除去される。
以下、上記同様にして、第n−1層目の第1絶縁膜30に接続孔を形成してプラグを形成し、第n層の第1絶縁膜30に配線溝を形成して配線を形成する。ここで、nは第1絶縁膜30の総層数であり、図面に示した場合では、n=8となる。
このようにして、半導体装置2を形成する。
次に、最上層に形成された上記第1絶縁膜30(38)の表面に第2絶縁膜71を介して支持基板72を形成する。上記第2絶縁膜71は、例えば酸化シリコン(SiO2)膜で形成される。上記支持基板72には、例えばシリコン基板、樹脂基板、ガラス基板等を用いることができる。
または、上記絶縁層12はそのまま残す、もしくは全面に薄く残してもよい。また、上記絶縁層12を完全に除去した後、上記シリコン層13の全面に酸化膜、例えば酸化シリコン膜を形成してもよい。
次に、この状態で、しきい値電圧を測定するプローブ101を上記プロービング用電極91に接触させて、上記トランジスタ20のしきい値電圧を測定する。
例えば、論理回路部に関しては、論理回路部に設けられたBIST(Built In Self Test)回路を通してテストパターンに発生させ、上記半導体装置2の性能を律束する、性能が低い回路ブロックや、トランジスタを検出する。またSRAM部に関してもLSI内部に設けられたBISTを通して各SRAMセルのバタフライカーブ(Fig.b)等を測定し、SNMの小さいSRAMセルを検出し、その原因となるトランジスタを特定する。
具体的には、例えば、測定用のプローブ101を上記プロービング用電極91に接触させて、上記トランジスタ20のしきい値電圧を測定する。測定は、好ましくは、全てのトランジスタ20について行う。
その後、上記測定されたしきい値電圧に基づいて、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する。上記しきい値電圧の調整は、前述したシングルイオン注入法、レーザ光のスポット照射法等により行う。また、シングルイオン注入法の後、レーザ光照射によるアニールを行ってもよい。
上記シングルイオン注入法では、上記シリコン層13の裏面側から、しきい値電圧を調整する上記トランジスタ20のチャネル部26に、13族もしくは15族の元素をイオン注入して行う。上記13族元素としては、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等が挙げられるが、より好ましくはホウ素(B)が挙げられる。また上記15族元素としては、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)等が挙げられるが、より好ましくはリン(P)が挙げられる。
上記13族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、上記15族元素をトランジスタ20のチャネル部26にイオン注入することによって、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整する。また、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整する。
また、上記イオン注入後、イオン注入した領域にレーザ光をスポット的に照射して、アニール処理を行ってもよい。この場合、シリコン層13の照射面側に浅くレーザ光が吸収されるように、レーザ光には短波長レーザ光として、例えば紫外線レーザ光を用いる。例えば、XeClレーザ光(波長308nm、XeFレーザ光(波長351nm)、KrFレーザ光(波長248nm)等を用いることができる。
また、しきい値電圧の基準から外れた上記トランジスタ20のしきい値電圧を調整する工程は、上記シリコン層13の裏面側から上記トランジスタ20のチャネル部26にレーザ光をスポット的に照射して行う。
レーザ光がトランジスタ20のチャネル部26に、スポット的に照射されることによって、チャネル部26の不純物を活性化されて不純物分布が変調され、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合もPFETの場合も、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
よって、しきい値電圧のばらつきが低減できるので、トランジスタ回路の高速化、低電圧動作化、低消費電力化が可能になるという利点がある。すなわち、論理回路部の高速化、低電圧動作、消費電力削減が可能になる。また、メモリ回路部、例えばSRAMのSNMばらつきを低減することができ、歩留り向上、SRAMの低電圧動作化、低消費電力化が可能となる。
[半導体装置の構成の第1例]
本発明の第2実施の形態に係る半導体装置の第1例を、図7の製造工程断面図によって説明する。
上記シリコン層13の表面にゲート絶縁膜21を介して、ゲート電極22が形成されている。このゲート絶縁膜21は、例えば、酸化ハフニウム、酸窒化ケイ化ハフニウム、酸化ジルコニウム、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率膜で形成されている。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成されている。上記ゲート電極22は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成されている。また、上記ゲート電極22の側壁にはサイドウォールスペ―サ23が形成されている。
上記の如く、トランジスタ20が構成されている。
上記13族元素としては、ホウ素、アルミニウム、ガリウム、インジウム等が挙げられるが、より好ましくはホウ素が挙げられる。13族元素を含む酸化シリコン膜が形成されていることによって、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。
例えば、トランジスタ20がPFETの場合、上記窒化シリコン膜の応力が圧縮応力であれば、PFETのしきい値電圧を低下させることができ、上記トランジスタ20がNFETの場合、上記窒化シリコン膜の応力が引張応力であれば、NFETのしきい値電圧を低下させることができる。
また、上記窒化シリコン膜は、窒化シリコン膜中に炭素を含ませることにより圧縮応力膜とすることができ、水素(H)を含ませることにより引張応力膜とすることができる。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。
例えば、固定電荷を有する絶縁膜は、目的に応じて、負の固定電荷を有する絶縁膜と正の固定電荷を有する絶縁膜とで使い分ける。負の固定電荷を有する絶縁膜には、酸化ハフニウム(HfO2)膜がある。正の固定電荷を有する絶縁膜には、例えば酸窒化シリコン(SiON)膜がある。
上記負の固定電荷を有する絶縁膜の場合、例えば酸化ハフニウム膜中の負の固定電荷によって、トランジスタ20のチャネル部26に電荷(電子)を与えることで、トランジスタ20のしきい値電圧が調整される。例えば、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
また、上記正の固定電荷を有する絶縁膜の場合、例えば酸窒化シリコン膜中の正の固定電荷によって、トランジスタ20のチャネル部26に電荷(正孔)を与えることで、トランジスタのしきい値電圧を調整する。例えば、トランジスタ20がPFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が上昇し、トランジスタ20がNFETの場合、しきい値電圧(ただし、しきい値電圧の絶対値)が低下する。
したがって、しきい値電圧が高いFETの場合、しきい値電圧を下げるように調整でき、しきい値電圧が低すぎるFETの場合、しきい値電圧を上げるように調整できる。
[半導体装置の構成の第2例]
本発明の第2実施の形態に係る半導体装置の第2例を、図8の製造工程断面図によって説明する。
上記シリコン層13の表面にゲート絶縁膜21を介して、ゲート電極22が形成されている。このゲート絶縁膜21は、例えば、酸化ハフニウム、酸窒化ケイ化ハフニウム、酸化ジルコニウム、酸窒化ケイ化ジルコニウム等のいわゆる高誘電率膜で形成されている。もしくは熱酸化窒化膜と上記高誘電率膜との複合膜で形成されている。上記ゲート電極22は、例えば、窒化チタン、炭化タンタル、タングステン、ポリシリコン等で形成されている。また、上記ゲート電極22の側壁にはサイドウォールスペ―サ23が形成されている。
上記の如く、トランジスタ20が構成されている。
また、上記配線51が延長形成された、トランジスタ、例えばソース・ドレイン領域24、25等に接続するプロービング用電極91が形成されている。図示はしていないが、ゲート電極22に接続するプロービング用電極も形成されていてもよい。
このように半導体装置2は構成されている。
よって、しきい値電圧のばらつきが低減できるので、半導体装置の高速化、低電圧動作化、低消費電力化が可能になるという利点がある。
Claims (19)
- 基板と絶縁層とシリコン層が積層されてなるSOI基板の該シリコン層の表面側にトランジスタを形成する工程と、
前記SOI基板上に、前記トランジスタを被覆する第1絶縁膜と、前記トランジスタに電気的に接続される部分を含む配線部とを形成する工程と、
前記配線部を通じて前記トランジスタのしきい値電圧を測定する工程と、
前記第1絶縁膜表面に第2絶縁膜を介して支持基板を形成する工程と、
前記SOI基板の裏面側の前記基板と前記絶縁層の少なくとも一部を除去する工程と、
前記測定されたしきい値電圧に基づいて前記トランジスタのしきい値電圧を調整する工程を有し、
前記トランジスタの閾値電圧を調整する工程は、
しきい値を調整する前記トランジスタが形成されている位置における前記シリコン層の裏面側に、前記トランジスタのしきい値を調整する調整用絶縁膜を形成する
半導体装置の製造方法。 - 基板と絶縁層とシリコン層が積層されてなるSOI基板の該シリコン層の表面側にトランジスタを形成する工程と、
前記SOI基板上に、前記トランジスタを被覆する第1絶縁膜と配線部を形成するとともに、前記配線部を形成する際に前記トランジスタに接続するプロービング用電極を形成する工程と、
前記第1絶縁膜表面に第2絶縁膜を介して支持基板を形成する工程と、
前記SOI基板の裏面側の前記基板と前記絶縁層の少なくとも一部を除去する工程と、
前記シリコン層の裏面側から前記シリコン層および前記第1絶縁膜に前記プロービング用電極を露出させる開口部を形成する工程と、
前記プロービング用電極を通じて前記トランジスタのしきい値電圧を測定する工程と、
前記測定されたしきい値電圧に基づいて前記トランジスタのしきい値電圧を調整する工程を順に行う
半導体装置の製造方法。 - 前記トランジスタのしきい値電圧を調整する工程は、
前記シリコン層の裏面側から前記トランジスタのチャネル部に13族もしくは15族の元素をイオン注入して行う
請求項1もしくは請求項2記載の半導体装置の製造方法。 - 前記トランジスタのチャネル部に13族もしくは15族の元素をイオン注入する工程は、前記シリコン層の裏面に前記トランジスタのチャネル部を開口したレジストマスクを形成して行う
請求項3記載の半導体装置の製造方法。 - 前記トランジスタのしきい値電圧を調整する工程は、
前記トランジスタのチャネル部に中性子を注入して行う
請求項1もしくは請求項2記載の半導体装置の製造方法。 - 前記トランジスタのしきい値電圧を調整する工程は、
前記シリコン層の裏面側から前記トランジスタにレーザ光を照射して行う
請求項1もしくは請求項2記載の半導体装置の製造方法。 - 前記トランジスタにレーザ光を照射する工程は、前記シリコン層の裏面に前記トランジスタに対応させた開口部を形成した前記レーザ光を反射する反射膜をマスクにして行う
請求項6記載の半導体装置の製造方法。 - 前記トランジスタのしきい値電圧を調整する工程は、
しきい値を調整する前記トランジスタが形成されている位置における前記シリコン層の裏面側に、前記トランジスタのしきい値を調整する調整用絶縁膜を形成する
請求項2記載の半導体装置の製造方法。 - 前記トランジスタを形成する工程は、半導体装置を構成する複数の回路ブロックの複数のトランジスタを形成する工程であり、
前記トランジスタのしきい値電圧を測定する工程で、前記トランジスタのしきい値電圧を測定して前記半導体装置の性能を律束している回路ブロックを検出し、
前記測定されたしきい値電圧に基づいて前記検出した回路ブロックごとに前記調整用絶縁膜を形成する
請求項1又は請求項8記載の半導体装置の製造方法。 - 前記調整用絶縁膜は、13族もしくは15族の元素を含む酸化シリコン膜からなる
請求項8または請求項9記載の半導体装置の製造方法。 - 前記13族もしくは15族の元素を含む酸化シリコン膜を形成する工程は、
13族もしくは15族の元素を分子内に含むガスとシラン系ガスと酸素との混合ガス中で、イオンビーム、電子線もしくはレーザー光を前記トランジスタのチャネル部に照射して、前記13族もしくは15族の元素を含む薄膜を前記トランジスタのチャネル部表面に形成する
請求項10に記載の半導体装置の製造方法。 - 前記調整用絶縁膜は、応力を有する絶縁膜からなる
請求項8または請求項9記載の半導体装置の製造方法。 - 前記調整用絶縁膜は、固定電荷を有する絶縁膜からなる
請求項8または請求項9記載の半導体装置の製造方法。 - 前記トランジスタのしきい値電圧を測定する工程と、前記トランジスタのしきい値電圧を調整する工程をin-Situで行う
請求項2記載の半導体装置の製造方法。 - シリコン層の表面側に形成されたトランジスタと、
前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁膜と、
前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部と、
前記第1絶縁膜表面に第2絶縁膜を介して形成された支持基板と、
前記シリコン層の裏面側に形成された前記トランジスタのしきい値電圧を調整する調整用絶縁膜を有する
半導体装置。 - 前記調整用絶縁膜は、13族もしくは15族の元素を含む酸化シリコン膜からなる
請求項15記載の半導体装置。 - 前記調整用絶縁膜は、応力を有する絶縁膜からなる
請求項15記載の半導体装置。 - 前記調整用絶縁膜は、固定電荷を有する絶縁膜からなる
請求項15記載の半導体装置。 - シリコン層の表面側に形成されたトランジスタと、
前記シリコン層の表面上に形成されていて前記トランジスタを被覆する第1絶縁膜と、
前記第1絶縁膜中に形成されていて前記トランジスタに電気的に接続される配線部と、
前記トランジスタに電気的に接続されるプロービング用電極と、
前記第1絶縁膜表面に第2絶縁膜を介して形成された支持基板と、
前記シリコン層の裏面側から前記シリコン層および前記第1絶縁膜に形成されていて前記プロービング用電極を露出させた開口部を有する
半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309660A JP5321022B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置の製造方法および半導体装置 |
US12/629,150 US8227317B2 (en) | 2008-12-04 | 2009-12-02 | Semiconductor device manufacturing method and semiconductor device |
US13/544,036 US8860149B2 (en) | 2008-12-04 | 2012-07-09 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309660A JP5321022B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135546A JP2010135546A (ja) | 2010-06-17 |
JP5321022B2 true JP5321022B2 (ja) | 2013-10-23 |
Family
ID=42230063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008309660A Expired - Fee Related JP5321022B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置の製造方法および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8227317B2 (ja) |
JP (1) | JP5321022B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8431955B2 (en) * | 2010-07-21 | 2013-04-30 | International Business Machines Corporation | Method and structure for balancing power and performance using fluorine and nitrogen doped substrates |
US8969104B2 (en) | 2012-06-05 | 2015-03-03 | International Business Machines Corporation | Circuit technique to electrically characterize block mask shifts |
US8748245B1 (en) * | 2013-03-27 | 2014-06-10 | Io Semiconductor, Inc. | Semiconductor-on-insulator integrated circuit with interconnect below the insulator |
US9136187B2 (en) * | 2013-07-12 | 2015-09-15 | Samsung Electronics Co., Ltd. | Method of adjusting a threshold voltage of a transistor in the forming of a semiconductor device including the transistor |
US9570576B2 (en) * | 2013-12-10 | 2017-02-14 | Infineon Technologies Ag | Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation |
US9218958B2 (en) | 2013-12-10 | 2015-12-22 | Infineon Technologies Ag | Method for forming a semiconductor device |
US9799575B2 (en) | 2015-12-16 | 2017-10-24 | Pdf Solutions, Inc. | Integrated circuit containing DOEs of NCEM-enabled fill cells |
US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
JP6507860B2 (ja) * | 2015-06-01 | 2019-05-08 | 富士電機株式会社 | 半導体装置の製造方法 |
US10553690B2 (en) * | 2015-08-04 | 2020-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10468489B2 (en) | 2015-09-25 | 2019-11-05 | Intel Corporation | Isolation structures for an integrated circuit element and method of making same |
US10593604B1 (en) | 2015-12-16 | 2020-03-17 | Pdf Solutions, Inc. | Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US9627370B1 (en) | 2016-04-04 | 2017-04-18 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells |
US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
US9929063B1 (en) | 2016-04-04 | 2018-03-27 | Pdf Solutions, Inc. | Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates |
US10056382B2 (en) * | 2016-10-19 | 2018-08-21 | International Business Machines Corporation | Modulating transistor performance |
US9748153B1 (en) | 2017-03-29 | 2017-08-29 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure |
US9773774B1 (en) | 2017-03-30 | 2017-09-26 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells |
KR102347183B1 (ko) | 2017-04-11 | 2022-01-04 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
US9768083B1 (en) | 2017-06-27 | 2017-09-19 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells |
US9786649B1 (en) | 2017-06-27 | 2017-10-10 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells |
US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
US9865583B1 (en) | 2017-06-28 | 2018-01-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997022141A1 (fr) * | 1995-12-14 | 1997-06-19 | Seiko Epson Corporation | Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede |
JP4619645B2 (ja) * | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
JP2967745B2 (ja) * | 1997-02-06 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000294793A (ja) * | 1999-04-07 | 2000-10-20 | Hiroshi Yamazoe | 薄膜トランジスターの製法 |
JP2005251954A (ja) * | 2004-03-03 | 2005-09-15 | Sharp Corp | 半導体装置の製造方法、半導体装置、液晶表示装置、密着型イメージセンサおよび三次元ic |
CN101351872B (zh) * | 2006-03-08 | 2010-04-14 | 夏普株式会社 | 半导体装置及其制造方法 |
JP2008153442A (ja) * | 2006-12-18 | 2008-07-03 | Renesas Technology Corp | 半導体装置の製造方法 |
US7935609B2 (en) * | 2008-08-06 | 2011-05-03 | International Business Machines Corporation | Method for fabricating semiconductor device having radiation hardened insulators |
-
2008
- 2008-12-04 JP JP2008309660A patent/JP5321022B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-02 US US12/629,150 patent/US8227317B2/en not_active Expired - Fee Related
-
2012
- 2012-07-09 US US13/544,036 patent/US8860149B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8860149B2 (en) | 2014-10-14 |
JP2010135546A (ja) | 2010-06-17 |
US20120273887A1 (en) | 2012-11-01 |
US8227317B2 (en) | 2012-07-24 |
US20100140617A1 (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321022B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8969878B2 (en) | Semiconductor device and method for manufacturing the device | |
US7750416B2 (en) | Modifying work function in PMOS devices by counter-doping | |
US7710771B2 (en) | Method and apparatus for capacitorless double-gate storage | |
US7813162B2 (en) | SRAM cell having asymmetric pass gates | |
US20100314692A1 (en) | Structures Of SRAM Bit Cells | |
US10879174B2 (en) | Semiconductor device and manufacturing method thereof | |
US7471548B2 (en) | Structure of static random access memory with stress engineering for stability | |
US8797787B2 (en) | Semiconductor manufacturing method | |
US20070187770A1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US20170077314A1 (en) | Wafer with soi structure having a buried insulating multilayer structure and semiconductor device structure | |
Han et al. | Surround gate transistor with epitaxially grown Si pillar and simulation study on soft error and rowhammer tolerance for DRAM | |
Simoen et al. | Low-frequency-noise investigation of n-channel bulk FinFETs developed for one-transistor memory cells | |
US8084826B2 (en) | Semiconductor device and manufacturing method thereof | |
US10388788B2 (en) | Semiconductor device and method of forming the same | |
JP2005294849A (ja) | 高アスペクト比のセル境界を備えたsramデバイス | |
US6977408B1 (en) | High-performance non-volatile memory device and fabrication process | |
US20090166757A1 (en) | Stress engineering for sram stability | |
Veloso et al. | Challenges on surface conditioning in 3D device architectures: triple-gate FinFETs, gate-all-around lateral and vertical nanowire FETs | |
US11069691B2 (en) | Memory cell array with large gate widths | |
US10262908B2 (en) | Method for manufacturing semiconductor device | |
Ding | Design for performance and reliability in advanced CMOS structures | |
JP2004266019A (ja) | 半導体装置及びその製造方法 | |
Yao et al. | Leakage Reduction of GAA Stacked SI Nanosheet CMOS Transistors and 6T-SRAM Cell Via Spacer Bottom Footing Optimization | |
Kim et al. | Novel Dual Liner Process for Side-Shielded Forksheet Device With Superior Design Margin |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
LAPS | Cancellation because of no payment of annual fees |