JP2013033953A - 半導体層の欠陥を修復する方法 - Google Patents

半導体層の欠陥を修復する方法 Download PDF

Info

Publication number
JP2013033953A
JP2013033953A JP2012145923A JP2012145923A JP2013033953A JP 2013033953 A JP2013033953 A JP 2013033953A JP 2012145923 A JP2012145923 A JP 2012145923A JP 2012145923 A JP2012145923 A JP 2012145923A JP 2013033953 A JP2013033953 A JP 2013033953A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
transferred
substrate
receiver substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012145923A
Other languages
English (en)
Inventor
Radu Ionut
ラデュ イオナット
Gourdel Christophe
ゴーデル クリストフ
Vetizou Christelle
ベティズー クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Soytec Co Ltd
Original Assignee
Soitec SA
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, Soytec Co Ltd filed Critical Soitec SA
Publication of JP2013033953A publication Critical patent/JP2013033953A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体層の被転写層への注入による欠陥を修復する方法であって、レシーバ基板にどんなデバイス又は機能が存在するかにかかわらずレシーバ基板を損傷する恐れのない方法を提供する。
【解決手段】半導体層１０が、被転写半導体層１０よりも熱伝導率が低い層３によってレシーバ基板２から熱的に絶縁される方法において、レシーバ基板２の温度が５００℃を超えて上昇しないように半導体層１０を前記層１０の溶融温度よりも低い温度まで加熱するように実施される選択的な電磁照射を半導体層１０に施す。
【選択図】図１

Description

本発明は、半導体層の欠陥を修復する方法に関する。
半導体構造を製造し、ある層をドナーと呼ばれる基板からレシーバと呼ばれる基板に転写する方法において、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）法が広く使用されている。
一般的に言えば、この方法は、イオン種をドナー基板に注入するステップを含む。
ドナー基板における注入プロファイルはガウス型であり、最大量の種が注入されたある深さの平面に対応する平面内にピークが存在し、ドナー基板に脆化領域を形成する。
転写すべき層は、注入が行われたドナー基板の表面と脆化領域との間に位置する。
スマートカット（商標）法は、上記のステップに続いて、ドナー基板をレシーバ基板に組み合わせ、転写すべき層をレシーバ基板に接触させるステップを含む。
次いで、機械的力、熱的力、又はその他の力を加え、ドナー基板を脆化領域に沿って破断させる。
再生することのできるドナー基板の残りの部分と、レシーバ基板及び被転写層を備える最終的な半導体構造を分離する。
しかし、転写後、注入に伴う欠陥と、脆化領域を形成するようにドナー基板に対して行われた破断に伴う欠陥が、被転写層に生じる。
これらの欠陥には通常、被転写層の結晶格子の欠陥や、注入された種の残留物等を含み得る。
このような欠陥は、被転写層内又は被転写層上に形成される電子デバイスの動作を変化させ得る。
これらの欠陥を修復するために、周知の解決手段では、このように形成された半導体構造に高温の熱処理が施される。
この点に関して、被転写層の表面を酸化させ、その後、約１１００℃の温度で熱処理を施す、破断後の欠陥を修復する方法を記載した米国特許第６４０３４５０号を参照することができる。
しかし、熱処理をこのように高い温度で施すことができない状況がある。
これは特に、レシーバ基板が、高温、即ち約５００℃を超える温度の熱処理を施されることによって変化する電子デバイス、配線、金属化領域等を備えるように事前に加工されている基板である場合である。
これは、例えば、被転写層が、８００℃を超える温度にさらされた場合に損傷するＰＮ接合部（接合部を形成する各層内でドーパントが拡散するため）を備えるときのように、被転写層自体を高温にさらすことができない場合でもある。
米国特許出願公開第２００５／０２８０１５５号は、ＰＮ接合部を備える半導体層が、電子デバイスと金属化部を備える配線領域とを具備するレシーバ基板に転写される方法の一例を開示しており、この場合、半導体層の転写はスマートカット（商標）法によって実施することができる。
従って、このようなレシーバ基板は、高温にさらされてはならない。
しかし、低温、即ち約５００℃よりも低い温度での熱処理を施すか、或いは熱処理を実施しない調整加工ステップ（研磨等）を適用して、レシーバ基板の損傷を回避することは、被転写層の全ての欠陥を修復するには不十分である場合がある。
このように欠陥の修復が不十分又は不完全であると、後で被転写層内又は被転写層上に形成されるデバイスの動作が影響を受ける。
特に、注入は、特にある種のドーパントを非活性化する効果を有するので、被転写層に含まれるＰＮ接合部がもはや動作しなくなる恐れがある。
本発明の目的は、これらの問題を解消し、特に、被転写層への注入による欠陥を修復する方法であって、レシーバ基板にどんなデバイス又は機能が存在するかにかかわらずレシーバ基板を損傷する恐れのない方法を提供することである。
本発明によれば、レシーバ基板に被転写半導体層への原子種の注入に伴う欠陥を修復する方法であって、半導体層が、この被転写半導体層よりも熱伝導率が低い層によってレシーバ基板から熱的に絶縁される方法において、レシーバ基板の温度が５００℃を超えて上昇しないように半導体層を前記層の溶融温度よりも低い温度まで加熱するように実施される選択的な電磁照射を半導体層に施すことを備えることを特徴とする方法が提供される。
特に有利なことに、被転写半導体層のみが前記照射を吸収するに前記選択的な電磁放射の波長が選択される。
本発明の好ましい一実施形態では、前記電磁放射はパルスレーザ照射であり、レシーバ基板の温度が５００℃を超えて上昇しないように半導体層を前記層の溶融温度よりも低い温度まで加熱して欠陥を修復するように前記パルスのエネルギー密度及び持続時間が選択される。
特定の一実施形態によれば、被転写半導体層はシリコンで作られ、照射の波長は３６０ｎｍより短い。
この場合、前記被転写層を８００℃〜１３００℃の範囲の温度まで上昇させるようにパルスのエネルギー及び持続時間が選択されることが好ましい。
又、レシーバ基板は、有利なことに、少なくとも１つの電子デバイス及び／又は１つの機能化領域及び／又は１つの金属化領域を備えてもよい。
本発明の特に有利な一実施形態によれば、被転写層は、電気的に機能する部分を備えるシリコン層である。従って、本発明による修復方法は、注入によって損傷を受けた可能性のある前記被転写層の電気的機能を再活性化するのを可能にする。
被転写半導体層よりも熱伝導率が低い層が１０ｎｍ〜１００００ｎｍの範囲の厚さを有することが好ましい。
本発明は、レシーバ基板と半導体層とを備える半導体構造を製造する方法であって、
原子種をドナー基板に注入し、転写すべき半導体層に隣接する脆化領域を形成するステップと、
ドナー基板及び／又はレシーバ基板上に半導体層よりも熱伝導率が低い層を形成するステップと、
ドナー基板をレシーバ基板に結合するステップであって、半導体層よりも熱伝導率が低い層が、レシーバ基板を半導体層から熱的に絶縁する、ステップと、
ドナー基板を脆化領域に沿って破断させ、半導体層をレシーバ基板に転写するステップと、
上述のような欠陥を修復する方法を被転写層に適用して、被転写層への注入に伴う欠陥を修復するステップと、を備える方法にも関する。
有利なことに、破断ステップと欠陥を修復するステップとの間に、被転写半導体層の表面を研磨するステップが行われる。
特定の一実施形態によれば、ドナー基板は、熱伝導率が半導体層の熱伝導率以上である結合層によってレシーバ基板に結合される。
例えば、前記結合層は、シリコン層及び／又は金属層を備え、レシーバ基板と転写される薄膜との間に導電性界面を形成する。
本発明の特定の一実施形態によれば、半導体層よりも熱伝導率が低い層は不連続層である。
本発明の別の主題は、基板と半導体層とを備え、基板が、少なくとも１つの電子デバイス及び／又は機能化領域及び／又は金属化領域を備え、熱伝導率が半導体層よりも低い層によって半導体層から熱的に絶縁される半導体構造において、半導体層が、１０１７ｃｍ−３より高いＰ型ドナー濃度を有する部分を備えることを特徴とする半導体構造に関する。このような構造は、有利なことに、半導体層に含まれるＰ型ドーパントを再活性化するのを可能にする、本発明による欠陥を修復する方法によって得られる。
スマートカット（商標）法によって半導体層を機能化されたレシーバ基板に転写する様々なステップを概略的に示す図である。 放射の波長の関数としてのシリコンの吸収係数の曲線を示す図である。 スマートカット（商標）法によって得られるセミコンダクタオンインシュレータ型の構造を示す図である。 それぞれ、ＪＰＳＡレーザ及びエクシコ（Ｅｘｃｉｃｏ）レーザによる連続パルスの経過に対する図３の構造における温度プロファイルを示す図である。 それぞれ、ＪＰＳＡレーザ及びエクシコレーザによる図３の構造についての被転写半導体層（曲線（ａ））及びレシーバ基板（曲線（ｂ））の表面での温度の経時的な変化を示す図である。 被転写層の厚さ及び結合層の厚さの関数としてのレーザの出力密度のカートグラフィである。 レーザ又は他の方法によって処理された様々な構造についてのレーザのエネルギー密度の関数としてのラマンピークの幅の変化を示す図である。 この方法の様々なステップによる被転写半導体層のドーパント濃度の変化を示す図である。
本発明の他の特徴及び利点は、添付の図面を参照して示される以下の詳細な説明から明らかになろう。
様々な層の表現を容易にするために、各層間の厚さの比は、この構造の各図において必ずしも一貫していないことに留意されたい。
図１（Ａ）〜（Ｄ）は、半導体層１０をドナー基板１から転写することによってレシーバ基板２上に半導体層１０を備える構造を製造する際の連続ステップを示している。
図１（Ａ）を参照すると、脆化領域１１は、転写すべき層１０を備えるドナー基板１に種を注入する（矢印によって概略的に示されている）ことによって形成される。
ドナー基板１は、バルク基板、又は複合基板、即ち、様々な材料の層を積み重ねることによって構成された基板であってもよい。
転写すべき層１０は、半導体材料、例えばシリコン、ゲルマニウム、ＳｉＧｅ、ＩＩＩ−Ｖ二元合金、ＩＩＩ−Ｖ三元合金、ＩＩＩ−Ｖ四元合金、又はより多元の合金の単結晶層である。
それは、このような層を積み重ねることによって構成されてもよい。
例えば、被転写層は、ＰＮ接合部を備えるシリコン層であってもよい。
注入された種は、通常、好ましくは水素又はヘリウムなどの軽原子である。
単一の種を注入してもよい（例えば、水素のみ）が、２つの種（例えば水素＋ヘリウム）を同時に或いは連続的に共注入することが好ましいこともある。
ドナー基板に注入された種は、通常ガウス形状を有する注入プロファイルに従って分布し、脆化領域１１は注入ピークに配置される。
当業者には、ドナー基板１の材料及び注入すべき種に応じて（転写すべき層１０の厚さに対応する）所与の深さに脆化領域１１を形成するための注入量及びエネルギーが周知である。
第２のステップ（図１（Ｂ））では、脆化されたドナー基板１をレシーバ基板２に結合する。
図１（Ｂ）には、金属化領域、配線、又は導電リンクを備えることができる機能化領域２０を含むレシーバ基板２が示されている。
このため、これらの機能に対する損傷を回避するために、レシーバ基板２を高温にさらしてはならない。
或いは、基板２は、最終的な半導体構造の用途に応じて、１つ又は複数の材料、半導体等で作られたバルク基板又は複合基板であってもよい。
熱絶縁層３、即ち、被転写半導体層１０よりも熱伝導率が低い層を被転写層１０とレシーバ基板２との間に挿入する。
層３は、レシーバ基板を被転写層から熱的に絶縁するのを可能にし、それによって、被転写層が、溶融温度よりも低いある高温まで加熱されたときに、上昇するレシーバ基板の温度が５００℃よりも低い温度に維持される。
又、層３は、被転写層１０を加熱するのに必要なエネルギーを最小限に抑えるのを可能にする。その理由は、この加熱が比較的薄い被転写層に限定されるからである。
これらの機能を実現するために、熱絶縁層３は有利なことに、厚さが１０ｎｍ〜１００００ｎｍ、好ましくは５０ｎｍ〜１０００ｎｍの範囲である。
層３は有利なことに、酸化物、例えばＳｉＯ２で構成される。
しかし、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、ＨｆＯ２、ＴｉＯ２等のような、半導体層１０の材料よりも熱導電率が低い任意の他の材料を使用してもよい。
層３は、一様であってもよく（単一の材料又は積み重ねられた複数の層から形成される）、或いは非一様であってもよく、即ち、各パターンが熱絶縁材料から形成された互いに相補的なパターンから形成されてもよい。
この層３は、連続層であってもよく、即ち、レシーバ基板又は被転写層の全面にわたって広がってもよい。
或いは（不図示）、層３は不連続層であってもよく、即ち、レシーバ基板又は被転写層の表面のある領域、特に必然的に５００℃よりも低い温度に維持しなければならないレシーバ基板の対面領域において絶縁材料のみから形成されてもよい。
特定の一実施形態によれば、層３は、ドナー基板１とレシーバ基板２との間に形成される結合層も構成する。
特に、結合層は、２枚の基板間の結合エネルギーを高めるのを可能にすることができる。
従って、例えば、ドナー基板及びレシーバ基板がシリコンで作られる場合、結合層はＳｉＯ２の層であってもよい。
層３は、一方の基板に結合される前に形成されても、或いは２枚の基板の各々に形成される２つの酸化物層を組み立てることによって構成されてもよい。
或いは（不図示）、熱絶縁層から分離した結合層がドナー基板及び／又はレシーバ基板に形成されてもよい。
例えば、結合層はシリコン層を備えてもよい。
本発明の他の実施形態によれば、結合層は、特に被転写半導体層とレシーバ基板との間に導電リンクを形成することが望ましいときに、金属層を備えてもよい。
又、結合層は、連続層であってもよく（即ち、基板（ドナー基板及びレシーバ基板）の全面を覆ってもよく）、或いは不連続層であってもよく、即ち、基板の表面の一部のみを覆ってもよく、その場合、結合層は所与のパターンに応じて配置される。
結合層が熱絶縁層ではないとき、即ち、結合層の熱伝導率が、被転写層１０の熱伝導率以上であるとき（一般に、金属層又はシリコン層の場合に当てはまる）、結合の前に、熱絶縁層３は結合層の上又は下に形成される。
結合層の溶融温度が被転写半導体層よりも低いとき（金属層の場合に当てはまる）、被転写層を加熱する間結合層の温度が著しく高くなるのを避けるように熱絶縁層を被転写半導体層と結合層の間に配置することが好ましい。
或いは（不図示）、結合層なしでドナー基板をレシーバ基板に結合してもよく、この場合、熱絶縁層（連続層又は不連続層）が界面に位置する。
結合は分子の付着によって行われることが好ましい。
熱絶縁層、及び必要に応じて結合層を任意の適切な方法、例えば、化学気相蒸着、即ちＣＶＤ、物理気相蒸着、即ちＰＶＤ、又は原子層蒸着、即ちＡＬＤ等の蒸着技術によって形成してもよい。
任意に、結合層を使用するか否かにかかわらず、結合ステップの前に、結合エネルギーを高めるように構成された、ドナー基板及び／又はレシーバ基板の表面に対する処理ステップ又は加工ステップを実施してもよい。
このような加工ステップ又は処理ステップは、特に洗浄工程、化学エッチング工程、研磨工程、プラズマ活性化工程等を含んでもよい。
結合の後に、結合を補強するように構成された熱処理を実施してもよい。
レシーバ基板２が高温に耐えられない場合、この熱処理は、例えば５００℃以下の適度な温度で実施される。
これに続いて、ドナー基板１を脆化領域１１に沿って破断させ、ドナー基板の残りの部分を分離した後、図１（Ｃ）に示されている。ドナー基板２と、場合によっては結合層３と被転写半導体層１０とを備える構造が得られる。
被転写層１０の表面１２が破断後にある粗さを有するので、例えば、化学機械研磨（ＣＭＰ）プロセスによって表面１２を研磨してその粗度を低下させると有利である場合がある。
図１（Ｄ）を参照すると、被転写層１０に限定された、即ち、この構造の残りの部分を著しく加熱することのない熱処理が施される。
この熱処理の目的は、被転写層１０を溶融させずに注入に伴う被転写層１０の欠陥を修復することである。
例えば、被転写層が、１つ又は複数のｐ−ｎ接合部を備えるシリコン層であるとき、注入の効果として、ｐ−ｎ接合部を形成するのに使用されるドーパントが電気的に非活性化される。
特に、水素を注入するとシリコン層に対してｎ型のドーピングが行われることが周知である。
このようなドーピングは、特にシリコン層の初期ドーピングがｐ型である場合、又はシリコン層が、接合部の場合のようにｐ型ドーピングを有する部分を備える場合、シリコン層の電気的性能を劣化させることがある。
本発明の処理によれば、注入及び破断に伴う欠陥を修復されることによって、ドーパントを再活性化することができる。
半導体構造の全体を加熱する従来技術の熱処理とは異なり、本発明は、被転写層を局所的に熱処理して、レシーバ基板を加熱するのを避けるか、或いは少なくとも、レシーバ基板が備えるデバイス又は機能を変化させないように加熱を十分に抑制する（このことは、必要に応じて、結合層が温度の影響を受けやすい場合には結合層にも当てはまる）。
この目的のために、本発明の解決手段は、被転写層にパルスによる電磁照射を施す。
この照射のパラメータを以下に詳しく示す。
照射のパラメータ
波長
照射の波長としては、放射が完全に或いは実質的に完全に被転写層１０によって吸収されるような波長が選択される。
これによって、照射によって生じる加熱を被転写層１０に限定することができ、レシーバ基板２の温度を、レシーバ基板が備えるデバイス又は機能が変化する温度よりも低い値に維持することができる。
前述のように、結合層の溶融温度が被転写半導体層よりも低いとき（金属層の場合に当てはまる）、結合層がその溶融温度よりも実質的に低い温度まで上昇されるように、熱絶縁層を被転写半導体層と結合層との間に配置することが好ましい。
又、被転写層によって吸収される放射は、被転写層をその溶融温度よりも低い温度に維持しなければならない。
そればかりでなく、この処理の間、この解決手段は、溶融のメカニズム、即ち再結晶化による結晶欠陥が被転写層に発生しないように被転写層の溶融を回避しようとする。このような欠陥は、被転写層の電気的性能を劣化させる可能性が高い。
図２は、波長λの関数としてのシリコンの吸収係数αの曲線を示している。
この曲線から、放射がレシーバ基板に送られるのを回避するには、レーザの波長が３６０ｎｍよりも短くなければならないことが分かる。この理由は、３６０ｎｍを超えると、吸収係数が低下し、即ち、放射が被転写層を通過して下層に達し、下層を加熱するからである。
パルスの持続時間
パルスの持続時間としては、一方では、被転写層１０への注入による欠陥を修復するのに十分なエネルギーを供給できるほど長く、他方では、レシーバ基板２の温度を著しく上昇させないほど短い時間が選択される。
又、２つのパルスの間の時間間隔としては、熱をシリコン内で拡散させるのに必要な時間よりも長い時間間隔が選択される。
例えば、レシーバ基板が金属化領域を備える場合、温度が上昇して金属の溶融温度を超えてはならない。
通常、厚さがマイクロメートル台の被転写層１０の場合、パルスの持続時間の桁数は約１０ナノ秒程度である。
一例として、現在市販されているレーザのパルス持続時間は１０ｎｓ〜２００ｎｓである。
出力
レーザによって供給される出力は、各パルス中に被転写層を加熱させるのに理論的に十分な出力でなければならない。
実際には、単位表面積当たりの供給エネルギーが必要レベルに達するようにレーザ光線を合焦させることが可能である。
この合焦技術の唯一の制限は、焦点のサイズであり、このサイズが非常に小さい場合、この方法の効率が悪影響を受ける。
熱絶縁層３（連続層であるか、不連続層であるかにかかわらず）の注目すべき１つの利点は、熱絶縁層３により、レーザによって供給されるエネルギーを、この構造の総厚さと比べて薄い被転写層１０に限定することができることである。
このため、適度な出力のレーザを使用することができ、いかなる点においても現在市販されている工業用デバイスによって容易に利用することができる。
発明の実装例
一例として、図３に示されているシリコンオンインシュレータ（ＳＯＩ）構造はスマートカット（商標）法によって製造され、この構造は、バルクシリコンで作られ、厚さが数百マイクロメートルであるレシーバ基板２’と、厚さが１４５ｎｍである二酸化ケイ素の熱絶縁結合層３’（語「埋め込み酸化膜（Ｂｕｒｉｅｄ ＯＸｉｄｅ）」の頭文字を取ってＢＯＸと呼ばれる）と、厚さが０．８μｍの単結晶シリコンの被転写層１０とを連続的に備える。この構造ＳＯＩを製造するのに使用される条件は、エネルギーが１２２ｋｅＶであり線量が８ｘ１０１６ａｔ／ｃｍ２である水素注入を実施することである。
破断後、シリコンの被転写層１０は、注入及び破断に伴う欠陥によって損傷を受ける。
これらの欠陥の大部分は、化学機械研磨（ＣＭＰ）を施すことによって除去されるが、残留欠陥がシリコンの結晶度を劣化させ、後で被転写層内又は被転写層上に形成される電子デバイスの性能に悪影響を与える。
レーザによる照射を２つの同一の半導体構造に施す。
第１の処理ステップでは、ＪＰＳＡ社から市販されているレーザによって波長１９３ｎｍ及びパルス持続時間２０ｎｓＦＷＨＭ（半値全幅）のレーザ光線を照射する。
第２の処理では、エクシコ社から市販されているレーザによって波長３０８ｎｍ及びパルス持続時間１６０ｎｓＦＷＨＭ（半値全幅）のレーザ光線を照射する。
半導体構造の表面部をシリコンの溶融温度よりも低い温度まで加熱する（即ち、加熱を被転写層１０に限定する）ために、レーザの単位表面積当たりエネルギーをそれぞれ第１のレーザでは０．１６Ｊ／ｃｍ２、第２のレーザでは０．７Ｊ／ｃｍ２に限定する。
多層内の過渡伝導に関する熱方程式の分解から成り、パルスレーザの過渡性を考慮したシミュレーションを開発してもよい。
これらのシミュレーションの結果が、様々な時間における半導体構造の各層１０、３’、２’の温度プロファイルを示す図４Ａ及び図４Ｂに示されている。
横軸はこの構造の深さを示し、原点は被転写半導体層１０の自由表面１２に対応する。
図４Ａは、第１の処理の場合の半導体構造の温度プロファイルを示し、曲線（ｃ１）〜（ｃ５）は、レーザパルスの終了時までの、５ｎｓごとの温度の上昇を示している。
図４Ｂは、第２の処理の場合の半導体構造の温度プロファイルを示し、曲線（ｃ１）〜（ｃ２０）は、レーザパルスの終了時までの、１０ｎｓごとの温度の上昇を示している。
２つの場合において、これらの比較的低い出力レベルでも加熱が被転写半導体層１０に限定され、且つシリコンの溶融温度に近いがシリコンの溶融温度よりも低く、注入に伴う欠陥を修復するのに適した温度に、数パルスで達することが可能であることが分かる。
一方、レシーバ基板２’の超過加熱が生じた場合でも、この加熱によって２００℃を超えることはない。
これらの同じシミュレーションによって、図３に示されている構造において、１パルス中の様々な層の表面温度の時間変動を観測することもできる。
図５（Ａ）及び（Ｂ）は、それぞれ、第１の処理及び第２の処理の場合の、被転写層１０の表面での温度変動（曲線（ａ））及び熱絶縁層３’とレシーバ基板２’との間の界面での温度変動（曲線（ｂ））を示している。
２つの場合において、レシーバ基板２’の表面温度は５００℃を超えることがないことが分かる。第１の場合、この温度は２００℃を超えることもない。
所与の一対の厚さを有する被転写層及び結合層について、被転写層１０の溶融温度よりも低い温度を大気と被転写層１０との間の界面の所で得るのに必要な出力密度をシミュレーションにおいて調整することができる。
ある範囲の厚さを有する被転写層及び結合層を走査することによって、図６に示されているカートグラフィが得られる。
図６は、第１の処理（ＪＰＳＡレーザ）の場合の、被転写層１０の厚さｅＳＯＩ（横軸）及び熱絶縁層３’の厚さｅＢＯＸ（縦軸）の関数としてのレーザの出力密度のカートグラフィを示している。
この処理のパラメータは、大気と被転写層１０との間の界面が、被転写層の材料の溶融温度に非常に近いがこの温度よりも低い温度まで加熱され、一方、熱絶縁層３’とレシーバ基板２’との間の界面が４００℃よりも低い温度に維持されるように定められる。
カートグラフィの下方の斜線部は、この処理によって熱絶縁層３’とレシーバ基板２’との間の界面の温度が４００℃を超えて上昇する領域である。
この図は、被転写層に対するレシーバ基板２’の熱絶縁に関するＳｉＯ２層３’の効率を強調した図である。
この図は、被転写層１０及び熱絶縁層３’がある設定の厚さを有するとき（被転写層１０の厚さが５ｎｍ〜２００ｎｍであり、熱絶縁層３’の厚さが５０ｎｍを超えるとき）、比較的低い出力密度（約０．４．１０１１Ｗ／ｃｍ２）によって、レシーバ基板において４００℃を超えずに層１０の表面で比較的高い温度に達することができることも示している。
このカートグラフィの上部には、０．４．１０１１Ｗ／ｃｍ２〜１．８．１０１１Ｗ／ｃｍ２の範囲であり、例えば様々な色によって表すことのできる、必要な出力密度の様々な値に相当する様々な領域が示されている。
一般的に言えば、熱絶縁層３、３’の厚さが厚いほど、被転写層の表面を必要な温度まで加熱するうえでレーザから供給しなければならないエネルギーは少なくなる。
熱絶縁層が過度に薄い場合、被転写層とレシーバ基板との界面を５００℃よりも低い温度に維持しつつ被転写層の表面をシリコン溶融温度よりも低いある高温まで上昇させることはできない。
最後に、被転写層が非常に薄いと（ナノメートル台）、光学的長さが短くなり、シリコンの溶融温度よりも低い欠陥を修復する温度に達するのにより高い出力の光線が必要になる。
レーザ処理による欠陥の修復は様々な技術によって観察することができる。
特に、ラマン分光法は、被転写層の結晶度を半値全幅（ＦＷＨＭ）におけるピークの幅によって特徴付けるのを可能にする。
図７は、レーザのエネルギー密度Ｆの関数としての被転写層１０のシリコンの結晶度が改善される様子を示しており、縦軸は、ラマン紫外線分光法の半値幅Ｗ（ｃｍ−１）である。
曲線（ａ）は、Ｈ＋イオンが転写すべき層に注入された、図３の半導体構造に施された第１のレーザ処理に対応する。
曲線（ｂ）は、Ｈ＋イオンが転写すべき層に注入された、図３の半導体構造に施された第２のレーザ処理に対応する。
曲線（ｃ）は、転写すべき層にＨｅ／Ｈ＋共注入が実施された、図３の半導体構造に施された第２のレーザ処理に対応する。
レーザのエネルギー密度が高くなると結晶品質が高くなる（即ち、ピーク幅が小さくなる）ことが分かる。
従って、エネルギー密度が高い場合、被転写層では、バルクシリコン（点Ｓｉによって表されている基準材料）及び１０００℃よりも高い温度での熱処理を受けたＳＯＩ中のシリコン層と同様の結晶品質が得られる。
図８は、被転写層がＰＮ接合部を備えるシリコン層である場合にドーパントの活性化が復元される様子を示している。
このグラフでは、縦軸が被転写層内のドーピングのレベルｎ（ｃｍ−３で表されている）に対応する。正方形はＰドーピングに相当し、三角形はＮドーピングに対応する。
横軸は、連続する注入ステップ、破断ステップ、及びレーザ照射による欠陥の修復ステップに対応する。
注入（ステップ１）の前には、Ｎドーピングの密度が約５．１０１７ｃｍ−３であり、一方、Ｐドーピングの密度が約８．１０１９ｃｍ−３である。
注入は、Ｈ＋イオンの注入（ステップ２）であるか、それともＨｅ／Ｈ＋イオンの共注入（ステップ２’）であるかにかかわらず、ドーパントを非活性化し、それによってドーピングのレベルｎを著しく低下させる効果を有する。
この非活性化は、破断（Ｈ＋を注入した後の破断に相当するステップ３又はＨ＋／Ｈｅを共注入した後の破断に相当するステップ３’）後及び研磨（Ｈ＋を注入された被転写層の研磨に相当するステップ４又はＨ＋／Ｈｅを共注入された被転写層の研磨に相当するステップ４’）後にも観測される。
レーザ処理はドーパントを復元する効果を有する。
従って、ステップ５は、Ｈ＋が注入された被転写層にエネルギー密度が０．６５Ｊ／ｃｍ２のレーザ処理を施すことから成る。
ステップ５’は、同じレーザ処理をＨ＋／Ｈｅが共注入された被転写層に施すことに関する。
従って、本発明は、Ｐ型ドナー濃度が１０１７ｃｍ−３よりも高い部分を被転写半導体層が備える構造を得るのを可能にする。この構造は、レシーバ基板を５００℃よりも高い温度にさらすことができなかった従来技術の方法では得ることができない。
最後に、言うまでもなく、示された例は、特定の例示に過ぎず、本発明の応用分野、特に処理される半導体構造の性質及び材料に関していかなる点においても制限するものではない。
特に、本発明は、有利なことに、レシーバ基板を過度に高い温度にさらしてはならないスマートカット（商標）法によって製造される半導体構造に適用可能である。
しかし、本発明は、レシーバ基板がこのような制限を受けない構造、例えば、レシーバ基板が例えばバルクシリコン基板である「従来の」ＳＯＩ構造にも適用可能である。
１ ドナー基板
２、２’ レシーバ基板
３ 熱絶縁層
３’ 熱絶縁結合層
１０ 半導体層
１１ 脆化領域
１２ 表面
２０ 機能化領域

Claims (14)

  1. レシーバ基板（２）に転写された半導体層（１０）への原子種の注入に伴う欠陥を修復する方法であって、前記半導体層（１０）が、前記被転写半導体層（１０）よりも熱伝導率が低い層（３、３’）によって前記レシーバ基板（２）から熱的に絶縁される方法において、前記レシーバ基板（２）の温度が５００℃を超えて上昇しないように前記半導体層（１０）を前記層（１０）の溶融温度よりも低い温度まで加熱するように実施される選択的な電磁照射を前記半導体層（１０）に施すことを備えることを特徴とする方法。
  2. 前記被転写半導体層（１０）のみが前記照射を吸収するように前記選択的な電磁放射の波長が選択されることを特徴とする、請求項１に記載の方法。
  3. 前記電磁放射がパルスレーザ照射であり、前記レシーバ基板（２）の温度が５００℃を超えて上昇しないように前記半導体層（１０）を前記層（１０）の溶融温度よりも低い温度まで加熱するように前記パルスのエネルギー密度及び持続時間が選択されることを特徴とする、請求項２に記載の方法。
  4. 前記被転写半導体層（１０）がシリコンで作られ、前記照射の波長が３６０ｎｍより短いことを特徴とする、請求項３に記載の方法。
  5. 前記被転写層（１０）を８００℃〜１３００℃の範囲の温度まで上昇させるように前記パルスのエネルギー及び持続時間が選択されることを特徴とする、請求項４に記載の方法。
  6. 前記レシーバ基板（２）が、少なくとも１つの電子デバイス及び／又は１つの機能化領域及び／又は１つの金属化領域を備えることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
  7. 前記被転写層（１０）が、電気的に機能する部分を備えるシリコン層であることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
  8. 前記被転写半導体層（１０）よりも熱伝導率が低い前記層（３、３’）が、１０ｎｍ〜１００００ｎｍの範囲の厚さを有することを特徴とする、請求項１〜７のいずれか一項に記載の方法。
  9. レシーバ基板（２）と半導体層（１０）とを備える半導体構造を製造する方法であって、
    原子種をドナー基板（１）に注入し、転写すべき前記半導体層（１０）に隣接する脆化領域（１１）を形成するステップと、
    前記ドナー基板（１）及び／又は前記レシーバ基板（２）上に前記半導体層（１０）よりも熱伝導率が低い層（３、３’）を形成するステップと、
    前記ドナー基板（１）を前記レシーバ基板（２）に結合するステップであって、前記半導体層（１０）よりも熱伝導率が低い前記層（３、３’）が、前記レシーバ基板（２）を前記半導体層（１０）から熱的に絶縁する、ステップと、
    前記ドナー基板（１）を前記脆化領域（１１）に沿って破断させ、前記半導体層（１０）を前記レシーバ基板（２）に転写するステップと、
    請求項１〜８のいずれか一項に記載の方法を前記被転写半導体層（１０）に適用して、前記層（１０）への注入に伴う欠陥を修復するステップと、を備える方法。
  10. 前記破断ステップと欠陥を修復する前記ステップとの間に、前記被転写半導体層（１０）の表面（１２）を研磨するステップが行われることを特徴とする、請求項９に記載の方法。
  11. 前記ドナー基板（１）が、熱伝導率が前記半導体層（１０）の熱伝導率以上である結合層によって前記レシーバ基板（２）に結合されることを特徴とする、請求項９又は１０に記載の方法。
  12. 前記結合層が、シリコン層及び／又は金属層を備えることを特徴とする、請求項１１に記載の方法。
  13. 前記半導体層（１０）よりも熱伝導率が低い前記層（３、３’）が不連続層であることを特徴とする、請求項９〜１２のいずれか一項に記載の方法。
  14. 基板（２）と半導体層（１０）とを備え、前記基板（２）が、少なくとも１つの電子デバイス及び／又は１つの機能化領域及び／又は１つの金属化領域を備え、熱伝導率が前記半導体層（１０）よりも低い層（３、３’）によって前記半導体層（１０）から熱的に絶縁される半導体構造において、前記半導体層（１０）が、１０１７ｃｍ−３より高いＰ型ドナー濃度を有する部分を備えることを特徴とする半導体構造。
JP2012145923A 2011-07-28 2012-06-28 半導体層の欠陥を修復する方法 Withdrawn JP2013033953A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1156906 2011-07-28
FR1156906A FR2978604B1 (fr) 2011-07-28 2011-07-28 Procede de guerison de defauts dans une couche semi-conductrice

Publications (1)

Publication Number Publication Date
JP2013033953A true JP2013033953A (ja) 2013-02-14

Family

ID=46506272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145923A Withdrawn JP2013033953A (ja) 2011-07-28 2012-06-28 半導体層の欠陥を修復する方法

Country Status (8)

Country Link
US (1) US8993461B2 (ja)
EP (1) EP2551898A1 (ja)
JP (1) JP2013033953A (ja)
KR (1) KR101406090B1 (ja)
CN (1) CN102903630A (ja)
FR (1) FR2978604B1 (ja)
SG (1) SG187317A1 (ja)
TW (1) TWI525667B (ja)

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964916B2 (en) * 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
WO2013002212A1 (ja) * 2011-06-30 2013-01-03 京セラ株式会社 複合基板およびその製造方法
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
FR2984007B1 (fr) * 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
CN107999471A (zh) * 2017-12-10 2018-05-08 国家电网公司 远程在线缺陷消除装置、激光去除系统
FR3091619B1 (fr) 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
FR3108787B1 (fr) * 2020-03-31 2022-04-01 Commissariat Energie Atomique Procédé basse température de transfert et de guérison d’une couche semi-conductrice

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US20050280155A1 (en) 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG163481A1 (en) * 2009-01-21 2010-08-30 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
US8362482B2 (en) * 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure

Also Published As

Publication number Publication date
US20130026663A1 (en) 2013-01-31
KR101406090B1 (ko) 2014-06-11
US8993461B2 (en) 2015-03-31
FR2978604B1 (fr) 2018-09-14
CN102903630A (zh) 2013-01-30
KR20130014381A (ko) 2013-02-07
TW201312633A (zh) 2013-03-16
SG187317A1 (en) 2013-02-28
FR2978604A1 (fr) 2013-02-01
EP2551898A1 (en) 2013-01-30
TWI525667B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
JP2013033953A (ja) 半導体層の欠陥を修復する方法
US10840100B2 (en) Method of thermal processing structures formed on a substrate
KR101353970B1 (ko) 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법
KR101558192B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
KR100467755B1 (ko) 전자부품들을포함하는,반도체재료로된박막을얻는방법
US7825016B2 (en) Method of producing a semiconductor element
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
FR3014244A1 (fr) Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant
JP2011124566A (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
KR20120041165A (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판
CN111373508B (zh) 用于经减薄的碳化硅器件中欧姆触点的方法和组件
JP2005005699A (ja) ウェーハ製造方法
JP5417399B2 (ja) 複合ウェーハの製造方法
US11195711B2 (en) Healing method before transfer of a semiconducting layer
US11508613B2 (en) Method of healing an implanted layer comprising a heat treatment prior to recrystallisation by laser annealing
KR100969588B1 (ko) Ｓｏｉ 웨이퍼 및 그 제조 방법
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JP6138931B2 (ja) 層を転写するためのプロセス
US20220223467A1 (en) Method for direct hydrophilic bonding of substrates
JP6250979B2 (ja) ＩｎＰ膜の硬化基板上への移転方法
FR2784794A1 (fr) Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication
JP2015211161A (ja) 半導体装置の製造方法
EP4060716A1 (fr) Procede de modification d'un etat de contrainte d'au moins une couche semi-conductrice
FR3130069A1 (fr) Procédé de fabrication de circuit 3D à étapes de recristallisation et d’activation de dopants mutualisées
JP2009032859A (ja) ビーム照射装置、及び、ビーム照射方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130920