CN111373508B - 用于经减薄的碳化硅器件中欧姆触点的方法和组件 - Google Patents
用于经减薄的碳化硅器件中欧姆触点的方法和组件 Download PDFInfo
- Publication number
- CN111373508B CN111373508B CN201880074591.3A CN201880074591A CN111373508B CN 111373508 B CN111373508 B CN 111373508B CN 201880074591 A CN201880074591 A CN 201880074591A CN 111373508 B CN111373508 B CN 111373508B
- Authority
- CN
- China
- Prior art keywords
- alloy layer
- temperature
- semiconductor substrate
- ohmic
- ohmic alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title abstract description 53
- 229910010271 silicon carbide Inorganic materials 0.000 title abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 35
- 239000000956 alloy Substances 0.000 claims abstract description 35
- 238000000137 annealing Methods 0.000 claims abstract description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 238000007738 vacuum evaporation Methods 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 3
- 229910005883 NiSi Inorganic materials 0.000 claims 1
- 239000003575 carbonaceous material Substances 0.000 claims 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 18
- 229910021334 nickel silicide Inorganic materials 0.000 description 17
- 229910021332 silicide Inorganic materials 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910005487 Ni2Si Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种碳化硅半导体组件以及形成碳化硅(SiC)半导体组件的方法。该碳化硅半导体组件包括半导体基板和电极。半导体基板由碳化硅形成并且包括第一表面、与第一表面相反的第二表面以及在第一表面和第二表面之间延伸的厚度。方法包括在第一表面上形成一个或多个电子器件，以及通过将第二表面去除至半导体基板预定深度并留下与第一表面相反的第三表面来减薄半导体基板。方法还包括在第三表面上在第一温度范围下形成非欧姆合金层，以及在第二温度范围下使合金层退火以形成欧姆层，第二温度范围大于第一温度范围。
Description
相关申请的交叉引用
本申请要求2017年11月21日提交的美国临时申请号62/589,138的优先权和权益，该临时申请的全文以引用方式并入本文。
背景技术
本说明书涉及半导体器件和半导体器件的制造，并且更具体地讲，涉及在经减薄的碳化硅(SiC)半导体器件上形成欧姆触点的方法和此类器件。
碳化硅(SiC)为宽带隙(WBG)半导体材料，所述材料具有适用于高电压、高功率半导体器件的材料特性。在其上构建半导体器件的SiC基板的厚度为从约350μm起。这种厚度使得器件操作期间产生的热量不能足够快地耗散以保持预定操作温度。因此，这种器件被降级或提供辅助冷却以确保有效的器件操作，这增加了总体的系统级成本。
SiC功率电子部件的主要优点在于可在占有面积小的器件中获得非常高的功率密度，从而实现更小、更快和更有效的功率开关器件。这些高功率密度器件带来的主要挑战是需要在封装后的器件中提供足够的热管理。在没有足够的热管理的情况下，器件的额定功率远低于半导体的固有能力。用于提供增强的热管理的关键方法是在器件侧上的晶片加工完成之后将半导体管芯减薄，以获得在75至200pm范围内的总厚度。
增加晶片直径导致增加晶片的厚度以获得在加工期间的强度。出于性能原因，对更薄的管芯的与众不同的关注使得晶片减薄技术越来越重要。
在器件侧加工已完成之后，在经减薄的SiC晶片的背面上形成欧姆触点(通常为硅化物)而不损坏器件侧部件产生了挑战。适当的欧姆触点的形成需要温度大于1000℃且在晶片未被减薄时易于完成，原因在于温度暴露是在工艺流程的早期完成的，此阶段早于任一管芯具有会被高温损坏的结构或材料(因为一些器件侧材料的熔点起始于600℃左右)。
激光退火将高温隔离到经减薄的晶片的背面的浅区，这防止高温影响脆弱的结构和/或材料。对于形成欧姆触点的挑战是：对温度进行控制以使得需要转化为硅化物的金属膜保留并且不被烧蚀。
激光退火烧蚀使得形成硅化物所需的沉积膜中的一部分被去除并且不再适用于形成欧姆触点。将本体膜层保持用于形成完整的硅化物是当前激光退火应用面临的挑战。
发明内容
在一个实施方案中，提供了形成包括半导体基板和电极的碳化硅(SiC)半导体组件的方法。半导体基板由碳化硅形成并且包括第一表面、与所述第一表面相反的第二表面以及在第一表面和第二表面之间延伸的厚度。该方法包括在所述第一表面上形成一个或多个电子器件，以及通过将所述第二表面去除至所述半导体基板的预定深度并留下与所述第一表面相反的第三表面来减薄所述半导体基板。所述方法还包括在所述第三表面上在第一温度范围下形成非欧姆合金层，以及在第二温度范围下使合金层退火以形成欧姆层，所述第二温度范围大于所述第一温度范围。
在另一个实施方案中，形成半导体组件的方法包括在基板的第一表面上形成一个或多个电子器件。所述基板由硅碳(SiC)材料形成并且具有限定在所述第一表面和与所述第一表面相反的第二表面之间的第一厚度。所述方法还包括在所述基板的第二表面上使用机械磨削工艺，将所述半导体基板减薄到第二厚度。所述第二厚度被限定在所述基板的所述第一表面和所述基板的第三表面之间，所述基板的第三表面由所述机械磨削工艺形成。所述方法还包括将金属膜施加到所述第三表面，通过将金属膜加热至第一温度范围持续预定时间段，将所述金属膜转化成所述第三表面上的非欧姆合金层，以及使用通过被导向至所述第三表面的预定部分处的激光能量对所述预定部分进行局部加热，使所述非欧姆合金层退火，从而形成欧姆触点层。
在又一个实施方案中，碳化硅半导体组件包括：基板层，所述基板层由第一导电类型的碳化硅半导体材料形成，所述基板层包括第一表面、在所述基板层的与所述第一表面相反的一侧上的第二表面、以及在所述第一表面和所述第二表面之间延伸的所述基板层的第一厚度。所述碳化硅半导体组件还包括在所述第一表面上形成的一个或多个电子器件以及在所述基板层的第三表面上形成的金属硅化物的第二相的欧姆层，所述第三表面在将所述第二表面从所述基板层去除时形成，留下所述基板层的第二厚度。金属硅化物的所述欧姆层从金属硅化物的第一相的非欧姆层转化而来。金属硅化物的所述非欧姆层在相对低温的合金加热工艺中由沉积到所述第二表面上的金属层形成。金属硅化物的所述欧姆层由金属硅化物的所述非欧姆层使用相对高温的局部热源转化而来。
附图说明
图1A至图1E示出了根据本公开的示例性实施方案的形成碳化硅(SiC)半导体组件的工艺的一系列视图。
图2是形成碳化硅(SiC)半导体组件的方法的流程图，所述碳化硅半导体组件包括半导体基板和电极。
虽然各种实施方案的特定的特征可以在一些附图而不在其他附图中示出，但这仅是为了方便起见。任何附图的任何特征可以与任何其他附图的任何特征组合后被引用和/或要求保护。
除非另外指明，否则本文提供的附图旨在示出本公开的实施方案的特征。据信这些特征适用于包括本公开的一个或多个实施方案的多种系统。因此，附图并不旨在包括本领域的普通技术人员已知的实践本文所公开的实施方案所需的所有常规特征。
具体实施方式
以下具体实施方式以举例而非限制的方式示出本公开的实施方案。所设想的是，本公开普遍适用于多种不同应用中的碳化硅半导体器件。
本文描述了经减薄的碳化硅晶片电子器件的实施方案。如下文所详述，在碳化硅半导体器件的制造期间，通常使用特定厚度的晶片。所选择的厚度允许在制造过程期间对晶片进行处理的同时不损坏晶片。然而，这种厚度在成品中将对形成在晶片上的器件的性能具有不利的影响。
在碳化硅晶片或基板的器件侧上形成器件之后，在一些实施方案中，使用已知的机械磨削、打磨或化学/机械抛光工艺从碳化硅基板的背侧表面去除一部分厚度，从而在厚度尺寸上减薄或减小碳化硅基板。例如，可以通过机械磨削工艺将厚度从约375微米起的碳化硅基板减小到介于约75微米和约250微米之间。剩余表面可以具有约三纳米至约一百纳米平均粗糙度(RA)的粗糙度。
在减薄晶片之后，在剩余表面上沉积薄金属膜。在各种实施方案中，金属膜包含镍(Ni)。完成低温合金工艺以形成非欧姆硅化镍相，诸如Ni2Si。例如，低温合金可在例如介于约400℃和约500℃之间的温度范围内，在常规退火炉中，在非氧化性环境诸如氮气、氩气和/或氢气中执行。然后使低温形成的硅化镍Ni2Si经受激光退火，所述激光退火使用被导向的激光能量源对特定区域局部加热至大于1000℃，以完成Ni2Si向适用于欧姆触点的硅化镍的另一相(诸如NiSi)的转化。由于中间Ni2Si相是先前执行的，因此完成形成欧姆触点所需的激光能量可以足够低，以防止任何材料烧蚀。
在金属表面上执行激光退火使得激光能量中的一部分被反射远离待退火的界面；金属表面的透明性不足以将大部分能量透射到反应中(大部分未反射光被金属膜吸收)。
在目前所述的工艺中，低温硅化物Ni2Si对于激光暴露比SiC基板表面上的沉积金属膜更稳定。低温硅化物Ni2Si具有更小的反射率并允许更多吸收激光能量，从而允许形成更完整的NiSi。另外，硅化物比金属膜更耐氧化，这允许更稳健的激光退火工艺，使得工艺控制变得更稳健。
硅化物通常具有比金属膜更低的热导率，这有助于保持待退火界面中的局部化的热量，并且有助于进一步减少向基板的精细的器件侧的热传递。
本发明的实施方案通过参考横截面和附图进行了完整详细的描述，并且重点在于实现主要实施方案的方法。在横截面和附图中，各个层的厚度并未按比例而是为了示出本公开的范围而进行绘制。
图1A-图1E示出了形成碳化硅(SiC)半导体组件102的工艺100的一系列视图。在示例性实施方案中，SiC半导体组件102包括半导体基板104和欧姆电极106。半导体基板104由碳化硅形成并且包括第一表面108、与第一表面108相反的第二表面110、以及在第一表面和第二表面之间延伸的第一厚度112。在示例性实施方案中，第一厚度112在约250微米至约450微米的范围内。在各种实施方案中，第一厚度112在约300微米至约400微米的范围内。在一个实施方案中，第一厚度112为约375微米。图1A示出了在第一表面108上形成多个SiC电子器件114之后的半导体基板104。
通过翻转半导体组件102，对SiC半导体组件102的加工得以继续，使得第一表面108处于竖直向下的姿态并且第二表面110处于竖直向上的姿态，如图1B所示。通过沿着第二表面110将材料从半导体基板104去除至半导体基板104的预定厚度116并留下与第一表面108相反的第三表面118，将半导体基板104从第一厚度112减薄。在第一表面上的一个或多个电子器件的形成完成之后执行半导体基板104的减薄。在示例性实施方案中，厚度116在约75微米至约200微米的范围内。在其他实施方案中，厚度116在约100微米至175微米的范围内。厚度116的最终值取决于至少两个竞争性约束：(1)如果SiC半导体组件102被减薄太多，其对于制造设备来说可能太薄而不能处理，或者其可能太容易被制造设备破坏；以及(2)因为将SiC半导体组件102减薄是为了改善热性能，因此尽可能最小的厚度116是优选的。在一个实施方案中，使用机械磨削工艺来减薄SiC半导体组件102。在机械磨削工艺完成之后，第三表面118的粗糙度可以为约三纳米至约一百纳米的平均粗糙度(RA)。在示例性实施方案中，执行粗磨工艺。不执行精磨的原因在于，在各种实施方案中，更粗糙的表面改善了在第三表面118上的欧姆触点形成中的后续步骤。
在各种实施方案中，在第三表面118上形成非欧姆合金层120包括通过如图1C所示的真空蒸镀在第三表面118上形成镍(Ni)层122。然后将SiC半导体组件102加热至第一温度持续预定时间段以形成硅化镍(Ni2Si)的第一相的层124，所述第一相为硅化镍的非欧姆相。可以使用加热器128施加热量126。热量126可以通过例如但不限于电阻、闪速加热灯或其他加热方法产生。可操作地联接到加热器128的控制器129用于控制由加热器128产生的热量126。层122的镍与半导体基板104的SiC组合以产生Ni2Si。镍和SiC可能经过硅化镍的各种化学计量比才能达到Ni2Si的期望的组合。非欧姆合金层124的这种形成是在约400℃至约950℃的相对低温下执行的中间步骤。在其他实施方案中，半导体基板104被加热到约400℃至约500℃的范围。在其他实施方案中，半导体基板104被加热到约420℃至约470℃的范围。控制器129被配置为接收上述温度范围并将SiC半导体组件102的温度保持在所选择的温度范围内。使用相对低的第一温度来形成Ni2Si允许加热半导体基板104而不损坏已形成和完成的SiC电子器件114。如上所述，在加热期间，来自半导体基板104的硅和来自层122的镍进行组合以形成Ni2Si层124。
为了在半导体基板104上进一步形成欧姆触点层130，对Ni2Si层124进行退火以形成硅化镍的第二相(NiSi)的层130，如图1E所示。NiSi在第二温度下形成欧姆结合，所述第二温度为高于第一温度的温度，例如大于1000℃。为了避免在退火工艺期间加热Ni2Si层124的同时加热和损坏已形成和完成的SiC电子器件114，以短脉冲的形式使用局部加热，其中脉冲之间的时间段允许热量在能够加热SiC电子器件114之前耗散。在各种实施方案中，使用来自激光器件134(例如，来自在波长为约307纳米下工作的氯化氙激光器)的调制的激光能量132来施加局部加热。也可以使用其他激光类型，诸如但不限于准分子激光器和在电磁光谱的紫外(UV)端中或附近操作的其他激光器。在各种实施方案中，通过将激光能量导向至Ni2Si层124(图1D所示)上的路径136(图1E所示)来执行激光退火，从而将非欧姆Ni2Si层124转化为欧姆NiSi层130(图1E所示)。退火不仅提供了用于将Ni2Si层124转化成NiSi层130的能量，而且还补救了由磨削工艺导致的对半导体基板104的损伤的至少一部分。激光能量132可以在穿过Ni2Si层124的预定路径中被导向至Ni2Si层124。预定路径可以采用任何形式，例如，预定路径可为蛇形或几何形状，诸如各种构型的光栅。路径可以是不连续的或连续的。
图2是形成碳化硅(SiC)半导体组件的方法200的流程图，所述碳化硅半导体组件包括半导体基板和电极。在示例性实施方案中，半导体基板由碳化硅形成并且包括第一表面、与第一表面相反的第二表面以及在第一表面和第二表面之间延伸的厚度。所述方法包括在所述第一表面上形成202一个或多个电子器件，以及通过将所述第二表面去除至所述半导体基板预定深度并留下与所述第一表面相反的第三表面来减薄204所述半导体基板。任选地，方法200包括在第一表面上的一个或多个电子器件的形成202完成之后减薄206半导体基板。减薄204还任选地包括将第二表面机械磨削208至半导体基板预定深度。
方法200还包括在第一温度范围下在第三表面上形成210非欧姆合金层。任选地，方法200包括在第三表面上执行212镍(Ni)的真空蒸镀。方法200还可以包括通过将半导体基板加热到约400℃至约950℃的第一温度范围来形成214第三表面的硅化镍(Ni2Si)层。方法200还可以包括通过将半导体基板加热到约400℃至约500℃的第一温度范围来形成216第三表面的硅化镍(Ni2Si)层。方法200可以任选地包括通过将半导体基板加热到约420℃至约470℃的第一温度范围来形成218第三表面的硅化镍(Ni2Si)层。
方法200还包括在第二温度范围下对非欧姆合金层进行退火220，从而形成欧姆层，所述第二温度范围大于所述第一温度范围。方法200任选地包括使用局部能量沉积使所述合金层的至少一部分在第二温度范围下退火222以形成硅化镍(NiSi)层。也可以使用激光能量使所述合金层的至少一部分在第二温度范围下退火224。任选地，方法200还包括使用导向至合金层的预定部分的激光能量在第二温度范围下对合金层进行退火226。方法200任选地包括使用沿所述合金层上的预定路径导向的激光能量使所述合金层在第二温度范围下退火228。
在示例性实施方案中，通过以下方式形成非欧姆合金层：首先在第三表面上执行镍(Ni)的真空蒸镀，并且然后将SiC半导体组件加热至约400℃至约950℃的第一温度范围。选择该第一温度范围以保护第一表面上的一个或多个电子器件免受热损坏，同时将镍膜转化成主要由Ni2Si相的硅化镍形成的非欧姆硅化镍合金层。在示例性实施方案中，使用局部能量沉积在高于第一温度范围的第二温度范围下使非欧姆合金层退火220，以形成欧姆硅化镍(NiSi)层。
如上所述，在第一表面上一个或多个电子器件的形成完成之后，执行半导体基板的减薄204。在形成期间，将半导体基板保持在约375微米，以使得制造设备更容易地处理。在第一表面上形成一个或多个电子器件之后，将SiC半导体组件翻转，并将第二表面机械磨削，直到半导体基板为约75至约200微米厚。减薄204半导体基板改善SiC半导体组件的电学特性。
如本文在整个说明书和权利要求书中所用，近似性语言可以应用于修饰任何定量表示，所述定量表示可容许地变化而不导致与其相关的基本功能的变化。因此，由一个或多个术语(诸如“约”和“基本上”)修饰的值不限于指定的精确值。在至少一些情况下，近似性语言可以对应于用于测量数值的仪器的精度。在此处以及在整个说明书和权利要求书中，除非上下文或语言另外指明，范围的限制可以进行组合和/或互换，此类范围被标识并且包括其中包含的所有子范围。
碳化硅(SiC)半导体组件和制造SiC半导体组件的方法的上述实施方案提供了用于在经减薄的SiC基板上形成欧姆触点的高性价比且可靠的方式。更具体地讲，本文所述的组件和方法便于在两步加热工艺中形成欧姆触点，所述两步加热工艺保护已经在SiC基板上形成的电子器件并且对可能由于磨削工艺受到一定损害的SiC基板退火。因此，本文所述的组件和方法便于以高性价比和可靠的方式改进SiC器件的制造和操作。
该书面描述使用实施例(包括最佳模式)来描述本公开，并且还使本领域的任何技术人员能够实践本公开(包括制造和使用任何器件或系统以及执行任何所结合的方法)。本公开的可取得专利权的范围由权利要求书限定，并且可以包括本领域技术人员想到的其他实施例。如果此类其他实施例具有与权利要求的字面语言无差异的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同结构元件，则此类其他实施例旨在落入权利要求书的范围内。
Claims (11)
1.一种形成半导体组件的方法，所述方法包括：
在半导体基板的第一表面上形成一个或多个电子器件，所述半导体基板由硅碳（SiC）材料形成并且具有限定在所述第一表面和与所述第一表面相反的第二表面之间的第一厚度；
在所述基板的第二表面上使用机械磨削工艺，将所述半导体基板减薄到第二厚度，所述第二厚度被限定在所述基板的所述第一表面和所述基板的第三表面之间，所述基板的第三表面由所述机械磨削工艺形成，其中所述第二厚度在75微米至200微米的范围内；
将金属膜施加到所述第三表面，其中所述金属膜是镍（Ni）；
通过加热至第一温度持续预定时间段，将所施加的金属膜转化成所述第三表面上的非欧姆合金层，所述第一温度在400℃与950℃之间，从而所施加的镍金属膜与所述硅碳材料进行组合以产生包括Ni2Si的所述非欧姆合金层；以及
使所转化的包括Ni2Si的非欧姆合金层在高于所述第一温度的温度下退火以形成包括NiSi的欧姆合金。
2.根据权利要求1所述的方法，其中减薄所述半导体基板包括在所述第一表面上的所述一个或多个电子器件的形成完成之后减薄所述半导体基板。
3.根据权利要求1所述的方法，其中减薄所述半导体基板包括将所述第二表面机械磨削至所述半导体基板预定深度。
4.根据权利要求1所述的方法，其中将所述金属膜施加到所述第三表面包括在所述第三表面上执行镍（Ni）的真空蒸镀。
5.根据权利要求1所述的方法，其中所述第一温度在400℃与500℃之间。
6.根据权利要求1所述的方法，其中所述第一温度在420℃与470℃之间。
7.根据权利要求1所述的方法，其中使所转化的非欧姆合金层退火包括使用激光能量使所转化的非欧姆合金层的至少一部分在高于所述第一温度范围的所述温度下退火。
8.根据权利要求1所述的方法，其中使所转化的非欧姆合金层在高于所述第一温度范围的所述温度下退火包括通过使用导向所述第三表面的所转化的非欧姆合金层的部分的激光能量对所述部分进行局部加热来使所转化的非欧姆合金层退火。
9.根据权利要求1所述的方法，其中使所转化的非欧姆合金层在高于所述第一温度范围的所述温度下退火包括使用沿所转化的非欧姆合金层上的预定路径导向的激光能量来使所转化的非欧姆合金层退火。
10.根据权利要求1所述的方法，其中使所转化的非欧姆合金层退火包括使用通过被导向的激光能量源进行局部加热。
11.根据权利要求1所述的方法，其中使所转化的非欧姆合金层退火包括通过激光能量将所述第三表面的部分加热至大于1000℃的温度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762589138P | 2017-11-21 | 2017-11-21 | |
| US62/589,138 | 2017-11-21 | ||
| PCT/US2018/060999 WO2019103893A1 (en) | 2017-11-21 | 2018-11-14 | Method and assembly for ohmic contact in thinned silicon carbide devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111373508A CN111373508A (zh) | 2020-07-03 |
| CN111373508B true CN111373508B (zh) | 2021-12-21 |
Family
ID=64661472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880074591.3A Active CN111373508B (zh) | 2017-11-21 | 2018-11-14 | 用于经减薄的碳化硅器件中欧姆触点的方法和组件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10665680B2 (zh) |
| CN (1) | CN111373508B (zh) |
| DE (1) | DE112018005967T5 (zh) |
| WO (1) | WO2019103893A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018070263A1 (ja) * | 2016-10-13 | 2019-04-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US11189493B2 (en) * | 2018-02-19 | 2021-11-30 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| US11282927B2 (en) * | 2020-06-02 | 2022-03-22 | Cree, Inc. | Contact structures for semiconductor devices |
| CN113345806B (zh) * | 2021-04-23 | 2024-03-05 | 北京华卓精科科技股份有限公司 | 一种SiC基半导体的激光退火方法 |
| CN115938927B (zh) * | 2022-12-28 | 2024-02-09 | 芯钛科半导体设备(上海)有限公司 | 一种超薄晶圆减薄工艺 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767563B2 (en) * | 2007-03-21 | 2010-08-03 | Intel Corporation | Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure |
| JP2016046309A (ja) * | 2014-08-20 | 2016-04-04 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130086057A (ko) | 2005-09-16 | 2013-07-30 | 크리 인코포레이티드 | 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들 |
| JP5460975B2 (ja) | 2008-05-23 | 2014-04-02 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4924690B2 (ja) | 2009-10-20 | 2012-04-25 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2011171551A (ja) | 2010-02-19 | 2011-09-01 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP5708550B2 (ja) | 2012-04-03 | 2015-04-30 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5920275B2 (ja) | 2013-04-08 | 2016-05-18 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| US8962468B1 (en) | 2014-04-23 | 2015-02-24 | United Silicon Carbide, Inc. | Formation of ohmic contacts on wide band gap semiconductors |
| JP6237489B2 (ja) | 2014-06-23 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6323252B2 (ja) | 2014-08-20 | 2018-05-16 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6686581B2 (ja) | 2016-03-16 | 2020-04-22 | 富士電機株式会社 | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 |
-
2018
- 2018-11-14 CN CN201880074591.3A patent/CN111373508B/zh active Active
- 2018-11-14 WO PCT/US2018/060999 patent/WO2019103893A1/en active Application Filing
- 2018-11-14 DE DE112018005967.7T patent/DE112018005967T5/de active Pending
- 2018-11-14 US US16/190,730 patent/US10665680B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767563B2 (en) * | 2007-03-21 | 2010-08-03 | Intel Corporation | Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure |
| JP2016046309A (ja) * | 2014-08-20 | 2016-04-04 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112018005967T5 (de) | 2020-07-30 |
| US10665680B2 (en) | 2020-05-26 |
| US20190157397A1 (en) | 2019-05-23 |
| WO2019103893A1 (en) | 2019-05-31 |
| CN111373508A (zh) | 2020-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111373508B (zh) | 用于经减薄的碳化硅器件中欧姆触点的方法和组件 | |
| US8993461B2 (en) | Method for curing defects in a semiconductor layer | |
| US9892919B2 (en) | Semiconductor device manufacturing method | |
| US8440524B2 (en) | Semiconductor device manufacturing method | |
| US8304324B2 (en) | Low-temperature wafer bonding of semiconductors to metals | |
| US9634108B2 (en) | Method of manufacturing a device by locally heating one or more metalization layers and by means of selective etching | |
| JP4924690B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20070298575A1 (en) | Methods for contact resistance reduction of advanced cmos devices | |
| JP2007525844A (ja) | フォトアニール時に温度を均一化させるためのシリコン層 | |
| US20160189969A1 (en) | Method of manufacturing a semiconductor device | |
| KR20130108001A (ko) | Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법 | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| WO2015155806A1 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
| JP2021168377A (ja) | 原子拡散接合で部品を製造する方法 | |
| WO2006013898A1 (ja) | 半導体装置の製造方法 | |
| KR101376903B1 (ko) | 솔더 포일을 이용한 웨이퍼 레벨 접합 방법 | |
| KR100976667B1 (ko) | 반도체 소자의 제조방법 | |
| US10020193B1 (en) | Method for laser annealing with laser beam radiated via through hole | |
| US10573533B2 (en) | Method of reducing a sheet resistance in an electronic device, and an electronic device | |
| Park et al. | Light‐Induced Thin‐Film Transfer Processes Based on Phase Transition of GeSbTe and ITO Sacrificial Layers | |
| JP2000349086A (ja) | 半導体素子の製造方法とその製造装置 | |
| JP2020508564A (ja) | 基板を接合する方法および装置 | |
| JPH1092819A (ja) | 配線形成方法および配線形成装置 | |
| JP2005086088A (ja) | ３次元デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |