JPWO2018070263A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018070263A1
JPWO2018070263A1 JP2018544747A JP2018544747A JPWO2018070263A1 JP WO2018070263 A1 JPWO2018070263 A1 JP WO2018070263A1 JP 2018544747 A JP2018544747 A JP 2018544747A JP 2018544747 A JP2018544747 A JP 2018544747A JP WO2018070263 A1 JPWO2018070263 A1 JP WO2018070263A1
Authority
JP
Japan
Prior art keywords
semiconductor device
drain electrode
electrode
sic substrate
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018544747A
Other languages
English (en)
Inventor
和成 中田
和成 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018070263A1 publication Critical patent/JPWO2018070263A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B23K26/21—Bonding by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

ＳｉＣ基板１の表面に半導体装置の能動領域を形成する工程と、ＳｉＣ基板１の裏面に、平均砥粒径が所定の範囲の砥石で研削してＳｉＣ基板・ドレイン電極接合領域９を形成する工程と、ＳｉＣ基板・ドレイン電極接合領域９にドレイン電極（１）２９を成膜する工程と、ドレイン電極（１）２９をＳｉＣ基板・ドレイン電極接合領域９に電気的に接続する工程と、ドレイン電極（１）２９の上にドレイン電極（２）３０を成膜する工程とを含むことで、通電損失を低減しつつ、機械強度の高いＳｉＣ半導体装置を得る。

Description

この発明は、半導体装置の製造方法に関するもので、特に、表裏導通型の半導体装置の製造方法に関するものである。
半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、シリコン（Ｓｉ）半導体装置に比べて、耐電圧、耐熱性に優れた、炭化珪素（ＳｉＣ）半導体基板を用いた半導体装置として、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor、金属−酸化物−半導体電界効果トランジスタ）やショットキーバリアダイオード等の電力用半導体装置への応用がなされている。例えば、耐圧１〜１．２ｋＶ級のＳｉＣ半導体ＭＯＳＦＥＴの場合、５ｍΩｃｍ２以下のオン抵抗が得られ、同耐圧のＳｉ半導体ＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラトランジスタ）に比較すると、抵抗値は半分以下である。ＳｉＣ半導体を用いることでオン抵抗をＳｉ半導体に比べて大幅に低減できる理由は、ＳｉＣ半導体が高い絶縁破壊電界を有し、同耐圧を実現するための耐圧層（ドリフト層）をＳｉ半導体に比べて薄くできること、さらに、耐圧層の不純物ドーピング量を高くすることができること、などのためである。今後、製造コスト面の改善、プロセス技術の向上およびその他の性能向上を図ることで、インバーター部品としてＳｉ半導体製ＩＧＢＴの大半を置き換えが進んでいくと考えられる。
従来、表裏導通型の半導体装置を製造する際には、半導体基板と電極との間の接合を得る方法として、シリコン半導体基板の主面側に半導体素子構造を形成した後、最終工程においてシリコン半導体基板の裏面側を研削し、この裏面と同一導電型の不純物をイオン注入した後に、電極となる金属薄膜を形成する工程を備える方法が提案されている（例えば、特許文献１参照）。
また、炭化珪素（ＳｉＣ）半導体基板への電極形成の際には、電力損失を低減しつつ、確実な接合を得る方法として、ＳｉＣ基板を備えた半導体素子において、基板裏面の電極に対し、光学式加熱によって局所的に熱処理を行なう際の工程や熱処理条件を適正化することにより、半導体素子が歩留まり良く製造可能な方法が提案されている（例えば，特許文献２参照）。
特開平０９−００８０６２号公報（段落０００７、図１） 特開２０１０−１８６９９１号公報（段落００７１、図１）
表裏導通型の半導体装置においては、半導体装置の通電損失を低減するために、通電時の電気抵抗成分となる半導体基板の薄板化が有効である。しかし、半導体基板の薄板化を行った際に発生する研削面の凹凸度合いにより、半導体基板と電極との接触面積が変化するために、半導体基板と電極間における電気抵抗が変動するという問題があった。また、薄板化を行う際に、研削加工時に発生した半導体基板内部の結晶欠陥によって、チップ強度が低下するという問題があった。
特許文献１においては、半導体装置製造の最終工程にて、研削加工を実施した後に、不純物を注入した後に金属薄膜を形成するとされているが、半導体基板と金属薄膜との電気的接続を得るためには、半導体基板と金属薄膜界面に熱や光エネルギー等を印加することによる接合面の形成が必要になる。特許文献１の構成では半導体基板と金属薄膜の間に十分な接合が得られているか不明瞭であるという問題があった。
特許文献２においては、半導体基板を薄板化した後に電極を形成し、裏面側から高出力の光学的加熱法によって熱処理を行うことで、半導体基板と電極間の接合を行っている。
しかし、半導体基板を機械加工により研削した際の異物介在による、半導体基板と金属薄膜間の電気抵抗上昇や、半導体基板の研削時に発生した結晶欠陥によりチップ強度が低下し、モジュール基板への実装時や通電による負荷印加時にチップが破損するという問題があった。
この発明は、上記のような問題点を解消するためになされたものであり、表裏導通型の半導体装置において、通電損失を低減するために半導体基板の薄板化を行った場合でも、半導体基板と電極との良好な接合と低抵抗での導通が安定して実現でき、また、薄板化研削による半導体装置の機械強度低下が抑制できる、高品位な半導体装置の製造方法を提供することを目的とする。
本発明にかかる半導体装置の製造方法は、半導体基板の表面側に能動領域を形成する工程と、前記半導体基板の裏面側に、平均砥粒径が１μｍ以上、５μｍ以下の砥石で研削して電極接合領域を形成する工程と、前記電極接合領域に第１の主電極を成膜する工程と、前記第１の主電極と前記電極接合領域をレーザー照射により電気的に接続する工程と、前記レーザー照射された第１の主電極上に第２の主電極を成膜する工程とを含むことを特徴とする。
この発明によれば、制御された砥粒径の研削砥石を用いて基板を研削することにより、良好な接合を得ることができるだけでなく、通電損失を低減しつつ、機械強度の高い半導体装置を得ることができる。
この発明の実施の形態１にかかる半導体装置の製造方法により製造された半導体装置の要部の構成を説明するための断面図である。 この発明の実施の形態１にかかる半導体装置の製造方法により製造された半導体装置の要部の構成を説明するための上面図である。 この発明の実施の形態１にかかる半導体装置の製造方法の製造工程を示すフローチャート図である。 この発明の実施の形態１にかかる半導体装置の製造方法による半導体装置の要部の各製造工程での断面図である。 この発明の実施の形態１にかかる半導体装置の製造方法に用いる製造装置の上面図である。 この発明の実施の形態１にかかる半導体装置の製造方法に用いる製造装置の要部の拡大断面図および上面図である。 この発明の実施の形態１にかかる半導体装置の製造方法における砥石の平均砥粒径とオン抵抗および球抗折強度の関係を示す図である。 この発明の実施の形態１にかかる半導体装置の製造方法における砥石の粒径の測定方法を説明するための図である。 この発明の実施の形態２にかかる半導体装置の製造方法により製造された半導体装置の要部の構成を説明するための断面図である。 この発明の実施の形態２にかかる半導体装置の製造方法の製造工程を示すフローチャート図である。 この発明の実施の形態２にかかる半導体装置の製造方法による半導体装置の要部の各製造工程での断面図である。 この発明の実施の形態２にかかる半導体装置の製造方法における砥石の平均砥粒径とオン抵抗および照射時の割れ率の関係を示す図である。
実施の形態１．
図１は、この発明の実施の形態１による半導体装置の製造方法により製造された半導体装置の主要部のセル構造を示す断面図である。セル構造１０１は、ＳｉＣ半導体装置であるＳｉＣ−ＭＯＳＦＥＴのプレーナーゲート構造である。図１に示すように、セル構造１０１は、ｎ型のＳｉＣ基板１の上方側に位置する第１の主面（以下、表面とする）上に、ｎ型のＳｉＣからなる第１ドリフト層２を、第１層目のエピタキシャル膜として形成されており、第１ドリフト層２の表面には、第２ドリフト層３が第２層目のエピタキシャル膜として形成されている。第２ドリフト層３の表面には、活性化した一対のｐ型のベース領域４ａが形成され、一対のｐ型のベース領域４ａ表面の一部にはそれぞれにはさらに、活性化したｎ型のソース領域５ａが形成されている。そして、一対のベース領域４ａ及び一対のソース領域５ａが同電極７の両端部の下方に位置し、一対のベース領域４ａ間に位置する第２ドリフト層３の一部分がゲート電極７の中央直下に位置するようにゲート電極７がゲート絶縁膜６で覆われるように形成されている。このように、ＳｉＣ基板１の表面には、第１ドリフト層２、第２ドリフト層３、ベース領域４ａ、ソース領域５ａ、ゲート絶縁膜６、およびゲート電極７からなる能動領域が形成されている。さらに、一対のソース領域５ａとゲート絶縁膜６で覆われたゲート電極７をさらに覆うようにソース電極８が形成されている。一方、ＳｉＣ基板１の下方側に位置する第２の主面（以下、裏面とする）には、所定の厚さだけ研削されたＳｉＣ基板１の裏面側に形成されたＳｉＣ基板・ドレイン電極接合領域９に第１の主電極であるドレイン電極１０が形成されている。なお、実際のＳｉＣ半導体装置の全体構成は、図１に示したセル構成がその両端をそれぞれ線対称の軸として連続する構成である。
図２は、図１に対応する上面図である。図２に示すように、第２ドリフト層３内に、ｐ型のベース領域４ａとｎ型のソース領域５ａが形成されている。図２に示す、ゲート電極７を含むゲート絶縁膜６が、第２ドリフト層３の上部に格子状に配置される。さらに、第２ドリフト層３およびゲート絶縁膜６上には、ソース電極８が位置するが図２では省略している。図２に示す破線部Ａの断面が、図１に示したものである。なお、本セル構成については、所望する特性に応じて、適宜変更することが可能である。
以下、この発明の実施の形態１による半導体装置の製造方法について、図３に基づき説明する。図３は、この発明の実施の形態１による半導体装置の製造方法での製造工程を示すフローチャート図であり、この順によってＳｉＣ半導体装置が製造される。図４は、実施の形態１による半導体装置の各製造工程でのセルの断面図である。
まず最初に、ＳｉＣ基板の準備（ステップＳ３０１）として、図４（ａ）に示すように、ｎ型のＳｉＣ基板１の表面に、ｎ型のＳｉＣからなる第１ドリフト層２を、第１層目のエピタキシャル膜として形成した後、第１ドリフト層２の上面に接した形で、第１ドリフト層２の成長温度よりも低い成長温度の下でのエピタキシャル結晶成長法により、第２ドリフト層３を第２層目のエピタキシャル膜として形成する。
続いて、ベース領域の形成（ステップＳ３０２）として、前述のエピタキシャル結晶成長を行った後、第２ドリフト層３の上層部で所定の間隔に離間した部位に、レジスト等より成るマスクパターンを形成した後に不純物をイオン注入し、一対のｐ型のベース領域４を形成する。図４（ｂ）は、上記レジスト等より成るマスクパターンを除去した後の、素子の縦断面構造を示している。第２ドリフト層３中で導電型がｐ型となる不純物としては、例えばボロン（Ｂ）やアルミニウム（Ａｌ）が挙げられる。
次いで、ソース領域の形成（ステップＳ３０３）として、上記の各ｐ型のベース領域４中に対して、レジスト等より成るマスクパターンを形成した後に不純物をイオン注入し、ｎ型のソース領域５を形成する。図４（ｃ）は、上記マスクパターンを除去した後の素子の縦断面構造を示している。ｎ型不純物としては、例えばリン（Ｐ）や窒素（Ｎ）、ヒ素（Ａｓ）が挙げられる。
続いて、ベース・ソース領域の活性化（ステップＳ３０４）として、前述のイオン注入を実施した後に、続いて熱処理装置によって、ＳｉＣウエハを高温で熱処理すると、ベース領域４やソース領域５に注入された、ｐ型及びｎ型の注入イオンが電気的に活性化され、活性化されたベース領域４ａおよびソース領域５ａとなる。図４（ｄ）は、当該熱処理後の素子の縦断面構造を示す。
次いで、ゲート絶縁膜の形成（ステップＳ３０５）として、図４（ｅ）に示すように、活性化されたベース領域４ａおよびソース領域５ａを有する第２ドリフト層３の上に、絶縁膜６ａを、熱酸化法或いは化学気相成長等の堆積法によって形成する。続いて、ゲート電極の形成（ステップＳ３０６）として、絶縁膜６ａ上に、ゲート電極７を成膜した上で、図４（ｆ）に示すように、ゲート電極７をパターニングする。ゲート電極７は、一対のベース領域４ａ及び一対のソース領域５ａが同電極７の両端部の下方に位置し、一対のベース領域４ａ間に位置する第２ドリフト層３の一部分が同電極７の中央直下に位置する様に、パターニングされる。更に、図４（ｇ）に示すように、各ソース領域５ａ上の絶縁膜６ａの残余の部分は、フォトリソグラフィ技術及びエッチング技術によって除去される。
その後、層間絶縁膜の形成（ステップＳ３０７）として、図４（ｈ）に示すように、層間絶縁膜６ｂの成膜およびパターニングを行う。
次に、ＳｉＣ基板の薄板化（ステップＳ３０８）として、図４（ｉ）に示すように、ＳｉＣ基板１の裏面に対して、アルミナ砥粒やダイヤモンド砥粒により構成された研削砥石を用いた機械加工により、裏面側から基板の薄板化を実施し、ＳｉＣ基板１を薄肉化するとともに、裏面側電極との接合を行うために基板裏面側に研削による凹凸や結晶歪みを導入した、ＳｉＣ基板・ドレイン電極接合領域９を形成する。薄肉化においては、ＳｉＣ基板の厚みが１５０μｍ以下の場合において、抗折強度の影響が顕著に現れるため、本願発明の効果がより顕著である。
図５は、ＳｉＣ基板１を薄肉化するための、インフィード研削方式のバックグラインド装置の上面図である。図５に示すように、ウエハカセット１１にセットされたウエハ１２は、搬送ロボット１３によって、アライメント機構１４まで搬送される。その後、搬送アーム１５を用いて、ウエハ受け渡し部１７まで移動させる。その後、研削処理ステージ１６を、反時計回りに回転させ、１次研削ステージ１８の位置まで移動させる。１次研削ステージにおいて、あらかじめ設定しておいた厚みまでのウエハ研削が完了すると、研削処理ステージ１６をさらに反時計回りに回転させ、２次研削ステージ１９まで移動させる。
２次研削ステージにおいても、１次研削ステージと同じく、所定量の研削加工が行われる。
なお、裏面側の研削加工の方法については、図６（ａ）に断面の模式図を示しているが、ウエハ２２の表面側に、ポリエステル系の保護部材とアクリル系の糊材からなる表面保護部材２３を貼りつけた後に、同表面側を吸着ステージ２４で吸着した後に、吸着ステージ２４を一定方向に回転させつつ、セグメント状の研削砥石２７が固定された研削ホイール２６を一定方向に回転させながら、研削ホイール２６をウエハ上に一定速度で近づけていく、インフィード研削を採用することができる。図６（ｂ）は、図６（ａ）のウエハと研削砥石の位置関係を、上方から見た図である。また、回転する砥石に対して、ワークを一定方向に動作させるクリープフィード研削についても、鋭意適用することが可能である。研削ホイール２６には、接触式厚み測定器２８が備えられている。
次いで、ＳｉＣ基板とドレイン電極接合領域９を介して接合をとるために、ドレイン電極の形成（ステップＳ３０９）として、裏面側にニッケル、バナジウム、アルミニウム、またはアルミニウムとシリコンからなるアルミ合金等を用いてドレイン電極１０を形成する。続いて、ＳｉＣ基板・ドレイン電極の接合（ステップＳ３１０）として、ヒーター加熱等を用いたアニール炉やランプ加熱等を用いたアニール炉を用いて、ウエハを加熱することにより、図４（ｊ）に示すように、ＳｉＣ基板とドレイン電極の電気的接合を実施する。
最後に、ソース電極の形成（ステップＳ３１１）として、ウエハ表面側に、あらかじめ、フッ化水素酸を含む水溶液や、アンモニアと過酸化水素水を含む水溶液により、ＳｉＣ半導体装置の表面側を洗浄した後に、ソース領域５ａと層間絶縁膜６ｂの上にチタンやチッ化チタン（ＴｉＮ）などのチタン化合物からなるバリアメタルを形成後、アルミニウム、アルミニウムとシリコンとのアルミ合金、ニッケル等からなるソース電極８を成膜し且つパターニングすることで、図１に示すＳｉＣ半導体装置のセル構造１０１が完成する。
ソース電極８に用いる金属材料としては、表面側のワイヤリングやはんだ付けなどの接合方法に応じて、適宜選択することが可能である。
なお、ソース電極８およびドレイン電極１０にニッケルを用いた場合については、表面が酸化することで、はんだ合金とニッケルの濡れ性が悪くなることで、チップ接合時の接合状態が悪化するため、ニッケル表面に金や銀などの外部との反応性の乏しい金属を、保護膜として用いることもできる。
図７（ａ）には、図５および図６に示すような、ダイヤモンド砥粒を用いたインフィード研削方式にて薄板化加工を実施した際の、最終研削つまり２次研削ステージ１９で用いた砥石の平均砥粒径と、得られたＳｉＣ−ＭＯＳＦＥＴのセル構造１０１の規格化したオン抵抗の関係について示したものである。
粒径の測定方法は、図８（ａ）で示すように、例えば、砥石表面を１辺１００μｍの視野で走査型電子顕微鏡（Scanning Electron Microscope）にて観察し、図８（ｂ）で示すようにそのＸ方向とＹ方向の長さについて、前記視野内で確認される砥粒について測定した後にその平均値を求めることによって、砥粒径を算出することができる。砥粒の向きはランダムな方向を向いているので、測長したｘとｙの全ての値を平均することで、砥粒径が得られる。また、ｘの値は視野内の各砥粒についてＸ方向の幅を測長し、ｙの値は視野内の各砥粒についてＹ方向の幅を測長した値である。ここで、砥粒径とは砥石に含まれるダイヤモンドやアルミナ、ホウ素と窒素からなる結晶体等について、それら砥石の平均砥粒径を指すものである。なお、視野については、砥粒のサイズや集中度に応じて、適宜変更することが可能である。
このグラフを見て分かるように、最終研削時に用いた砥石の平均砥粒径を１μｍ以上とすることにより、表面の凹凸増加やＳｉＣ基板の機械研磨による破砕層の導入などにより、ＳｉＣ基板とドレイン電極との電気的接合が可能となるため、ＳｉＣ−ＭＯＳＦＥＴの通電時のオン抵抗を低減することができる。なお、測定時には、ゲートとソース間に１５Ｖを印加し、本半導体装置に対して、定格電流まで通電したときの電圧降下をもとに、「本半導体装置での電圧降下値」を砥石の平均砥粒径が１μｍの時の電圧降下値で規格化した値を、本半導体装置のオン抵抗としている。
また、図７（ｂ）には、図５および図６に示す薄板化加工を実施した際の、最終研削軸に用いた砥石の平均砥粒径と、得られたＳｉＣ−ＭＯＳＦＥＴのセル構造１０１について、JIS G 0202に定めた球抗折試験による規格化した球抗折強度の関係について示したものである。このグラフを見て分かるように、最終研削時に用いた砥石の平均砥粒径を５μｍ以下とすることにより、研磨加工による研削ダメージを低減することができ、ＳｉＣ−ＭＯＳＦＥＴについて十分な抗折強度を得ることができる。そのため、ウエハ上に形成された複数の半導体装置を夫々の半導体装置へと個片化する際に、ダイシングにより外力が加わった場合に個片化された半導体装置の端部の欠けや割れを低減することや、半導体モジュールに半導体装置（チップ）を実装する際に、はんだなどの異種材料とＳｉＣとの線膨張係数の違いによりチップに加わる応力に起因した半導体装置（チップ）の割れを低減することができるため、収率を大幅に向上させることができる。
したがって、図７（ａ）と図７（ｂ）より、平均砥石粒径を１μｍ以上、５μｍ以下とすることで、良好な接合を得ることができるだけでなく、通電損失を低減しつつ、機械強度の高いＳｉＣ半導体装置を得ることができる。
以上のように、この発明の実施の形態１に係る半導体装置の製造方法によれば、ｎ型のＳｉＣ基板１の表面に、ｎ型のＳｉＣからなる第１ドリフト層２を形成する工程と、第１ドリフト層２の表面に第２ドリフト層３を第２層目のエピタキシャル膜として形成する工程と、第２ドリフト層３の表面に一対のｐ型のベース領域４を形成し、各ｐ型のベース領域４の表面の一部に対して、ｎ型のソース領域５を形成した後、電気的に活性化されたベース領域４ａおよびソース領域５ａを形成する工程と、ゲート絶縁膜６を挟んで一対のベース領域４ａ及び一対のソース領域５ａを跨ぐゲート電極７を形成する工程と、ＳｉＣ基板１の裏面を平均粒径が所定の範囲の砥石で研削するとともに、ＳｉＣ基板・ドレイン電極接合領域９を形成する工程と、ＳｉＣ基板・ドレイン電極接合領域９にドレイン電極１０を形成する工程と、ドレイン電極１０をＳｉＣ基板・ドレイン電極接合領域９に電気的に接続する工程と、ドレイン電極１０を電気的に接続した後に、表面側にソース電極８を形成する工程を備えるようにしたので、ＳｉＣ基板とドレイン電極との良好な電気的接合が可能となり、研磨加工による研削ダメージを低減することができるため、通電損失を低減しつつ、機械強度の高いＳｉＣ半導体装置を得ることができる。
実施の形態２．
実施の形態１では、ドレイン電極を形成した後に、ソース電極を形成する工程を示したが、実施の形態２では、ドレイン電極を形成する前に、ソース電極を形成する場合について説明する。
図９は、この発明の実施の形態２による半導体装置の製造方法により製造された半導体装置の主要部のセル構造を示す断面図である。図９に示すように、セル構造１０２は、ＳｉＣ基板１の裏面には、所定の厚さだけ研削されたＳｉＣ基板１の裏面側に形成されたＳｉＣ基板・ドレイン電極接合領域９に、ＳｉＣ基板とドレイン電極接合領域９を介して接合をとるためのドレイン電極（１）２９が形成され、第１の主電極としてのドレイン電極（１）２９の表面に、さらに第２の主電極としてのドレイン電極（２）３０が形成されている。その他の構成については、実施の形態１の半導体装置と同様であり、その説明を省略する。
この発明の実施の形態２による半導体装置の製造方法について、図１０に基づき説明する。図１０は、この発明の実施の形態２による半導体装置の製造方法での製造工程を示すフローチャート図である。図１１は、実施の形態２による半導体装置の各製造工程でのセルの断面図である。
まず最初に、ＳｉＣ基板の準備から層間絶縁膜の形成までは、実施の形態１でのステップＳ３０１からステップＳ３０７までと同様の工程をなす。
次に、ソース電極の形成（ステップＳ１００８）として、ウエハ表面側に、あらかじめ、フッ化水素酸を含む水溶液や、アンモニアと過酸化水素水を含む水溶液により、ＳｉＣ半導体装置の表面側を洗浄した後に、ソース領域５ａと層間絶縁膜６ｂの上にチタンやチッ化チタン（ＴｉＮ）などのチタン化合物からなるバリアメタルを形成後、アルミニウム、アルミニウムとシリコンとのアルミ合金、ニッケル等からなるソース電極８を成膜し且つパターニングすることで、図１１（ａ）に示すように、表面側素子構造が完成する。ここで、ソース電極８に用いる金属材料としては、表面側のワイヤリングやはんだ付けなどの接合方法に応じて、適宜選択することが可能である。
続いて、ＳｉＣ基板の薄板化（ステップＳ１００９）として、図１１（ｂ）に示すように、ＳｉＣ基板１の裏面に対して、アルミナ砥粒やダイヤモンド砥粒により構成された研削砥石を用いた機械加工により、裏面側から基板の薄板化を実施し、ＳｉＣ基板１を薄肉化するとともに、裏面側電極との接合を行うために基板裏面側に研削による凹凸や結晶歪みを導入した、ＳｉＣ基板・ドレイン電極を接合するための領域を形成する。
薄板化加工にあたっては、図５および図６に示すように、研削ホイール２６を研削ステージ１８、１９上で回転しているウエハ上に一定速度で近づけていく、インフィード研削を採用することができる。また、回転する砥石に対して、ワークを一定方向に動作させるクリープフィード研削についても、鋭意適用することが可能である。
次いで、ドレイン電極（１）の形成（ステップＳ１０１０）として、ウエハ裏面側に、フッ化水素酸を含む水溶液や、アンモニアと過酸化水素水を含む水溶液による洗浄を実施した後、ドレイン電極（１）２９を形成する。具体的には、裏面側に１０〜２００ｎｍのニッケル膜をスパッタや蒸着等で形成する。
続いて、ＳｉＣ基板・ドレイン電極の接合（ステップＳ１０１１）として、住友重機械工業製の固体レーザーアニーリング装置ＳＷＡ−９０ＧＤ等により、半導体基板の裏面側をレーザーで加熱することにより、図１１（ｃ）に示すように、ＳｉＣ基板とドレイン電極の電気的接合を実施する。レーザーを照射することにより、表面に形成したソース電極８に影響を与えることなく、加熱することができる。
レーザーの照射エネルギーとしては、エネルギー密度を０．５〜３．０Ｊ／ｃｍ２にすることによって、ＳｉＣ基板と電極間の良好な電気的接合を得るだけでなく、ＳｉＣ基板に割れが生じることを抑制できる。
図１２（ａ）に示すように、レーザーの照射エネルギーを０．５Ｊ／ｃｍ２以上とすることで、ＳｉＣ基板とニッケル膜に５００℃以上の十分な温度が与えられ、ＳｉＣとニッケルが合金を形成することが分かる。
図１２（ｂ）には、薄板化加工時の砥石の平均砥粒径とレーザー照射による基板加熱時のＳｉＣ基板の割れ率の関係を、レーザーの照射エネルギー密度を変化させた場合について示している。図１２（ｂ）によれば、レーザーの照射エネルギーを３．１Ｊ／ｃｍ２以上になると、レーザー照射部分の温度勾配が急峻になり、ＳｉＣ基板に割れが生じることを示しており、３．１Ｊ／ｃｍ２未満、すなわち、３．０Ｊ／ｃｍ２以下にすることで、レーザー照射時の割れ率を低減することが可能になり、デバイス製作時の加工ロスを顕著に抑制することができる。
なお、本実施の形態２においても、図７（ｂ）に示すような平均砥粒径と球抗折強度の関係が得られており、１回あたりのレーザーの照射エネルギー密度を０．５〜３．０Ｊ／ｃｍ２にすることによって、ＳｉＣとニッケルの合金化を進めつつ、薄板化加工時に導入された機械研磨による欠陥層を、レーザー照射することで回復することができる。回復効果は、エネルギー密度が高い方が効果があり、照射エネルギー密度１．５Ｊ／ｃｍ２より大きいエネルギー密度が好ましい。なお、図１２の結果は、ＳｉＣ基板の厚さが５０μｍ以上１５０μｍ以下で同様の傾向を示した。
なお、ＳｉＣ基板とドレイン電極（１）としてのニッケル膜の接合にあたっては、ＳｉＣとニッケルの合金を確実に形成するためにニッケル膜の厚みを１０ｎｍ以上にすることが好ましく、合金化を行うためのレーザ照射での熱衝撃によるウエハ割れを抑制するために２００ｎｍ以下にすることが望ましい。また、レーザーアニーリング装置は、波長が３００〜６００ｎｍの範囲から、鋭意変更することが可能である。
平均砥粒径が１μｍ以上、５μｍ以下の砥石で研削し、表面にニッケル膜を形成し、照射エネルギー密度１．５以上、３．０Ｊ／ｃｍ２以下とした場合、より好ましくは、ニッケルの膜厚は２０ｎｍ以上、８０ｎｍ以下が良い。２０ｎｍよりも薄いと、たとえばＳｉＣ基板とニッケル膜との導通抵抗の増大などの電気特性に悪影響を与える可能性があり、８０ｎｍよりも厚いと、レーザー照射エネルギーによる欠陥の回復効果が薄れる可能性がある。
また、抗折強度の観点からは、平均砥粒径が１μｍ以上、５μｍ以下の砥石で研削し、表面にニッケル膜を形成し、照射エネルギー密度１．５以上、３．０Ｊ／ｃｍ２以下とした場合、研削量が２５０μｍ以上の場合、効果がより顕著となる。研削量が多いと、欠陥層が多く、回復効果が大きいと予想される。
最後に、ドレイン電極（２）の形成（ステップＳ１０１２）として、裏面側の研削処理を実施した面に、レーザ照射したドレイン電極（１）の厚さの１０〜５０倍のドレイン電極（２）（例えば６００ｎｍ）を、ドレイン電極（１）と同種の材料、例えば、ニッケル膜をスパッタや蒸着等で形成することで、図９に示すＳｉＣ半導体装置のセル構造１０２が完成する。
上述のように、ドレイン電極（１）の厚さは、オン抵抗特性と強度の関係から、１０ｎｍ以上、２００ｎｍ以下が好ましく、さらに２０ｎｍ以上、８０ｎｍがより好ましい。この場合、ＳｉＣ基板とのコンタクトとしてドレイン電極（１）は機能するが、実装基板とのコンタクトの関係で、ドレイン電極（２）としては、ドレイン電極（１）の１０〜５０倍の厚さが好ましい。１０倍未満になると、実装基板との接合時にドレイン電極（２）がはんだなどの接合材料に拡散して消失する可能性がある。また、５０倍を超えると、ＳｉＣ半導体装置にドレイン電極（２）からの応力による反りが発生し、実装基板とドレイン電極（２）の間に空隙が発生し、コンタクト面積が減少することによる、導通損失が増大する可能性がある。
上記のように、２段階でニッケル膜を形成すると、ドレイン電極（１）を用いたレーザ照射による確実なＳｉＣ基板とのコンタクト形成をしつつ、ドレイン電極（２）を用いた実装基板との接合ができるため好ましい。
なお、ソース電極８およびドレイン電極（２）３０にニッケルを用いた場合については、表面が酸化することで、はんだ合金とニッケルの濡れ性が悪くなることで、チップ接合時の接合状態が悪化するため、ニッケル表面に金や銀などの外部との反応性の乏しい金属を、保護膜として用いることもできる。
このように、図１０のようにソース電極を形成した後に、ＳｉＣ基板・ドレイン電極の接合にレーザー照射を用いることで、図３のようにＳｉＣ基板を薄板化した後にソース電極を形成する場合に比較して、薄板化状態でソース電極の成膜や写真製版やプラズマエッチングやウエットエッチングによるパターンニングを行うことが不要になるため、ウエハ加工時のハンドリングによるウエハ欠けや割れを低減することが可能となり、生産性を向上させることができる。
すなわち、ＳｉＣ基板を研削により薄板化し、ニッケル電極を形成後、レーザ照射を実施し、ニッケル電極を形成後、表面に金や銀などの保護膜としての金属を形成、ウエハをダイシングリングにマウントし、ダイシングによる個片化を行った際に、平均砥粒径が１μｍ以上、５μｍ以下で、エネルギー密度１．５以上、３．０Ｊ/ｃｍ２以下の時に、レーザー照射後のウエハ割れ率やダイシング時のチップ割れ率を抑制することができる。
また、組立時のはんだ接合によるニッケル食われを抑制するために、ソース電極およびドレイン電極に対して、電気ニッケルめっきや無電解ニッケルリンめっきにより、３μｍを超える厚いニッケル膜の成膜を行うことが可能である。また、ＳｉＣ基板との接合に必要なドレイン電極（１）の形成（ステップＳ１０１０）と、ＳｉＣ半導体装置と同装置の実装基板との接合に必要なドレイン電極（２）の形成（ステップＳ１０１２）において、それぞれに対する好適な成膜条件を選択することが可能になる。
このようにして得られたセル構造１０２についても、通電損失を反映するオン抵抗と、機械強度を反映する球抗折強度について、実施の形態１と同様の結果が得られた。実施の形態２においても、セル構造１０２の薄板化にあたっては、ダイヤモンド砥粒を用いたインフィード研削方式にて薄板化加工を実施している。平均砥粒径とオン抵抗の関係は、図７（ａ）と同様、最終研削時に用いた砥石の平均砥粒径を１μｍ以上とすることにより、表面の凹凸が増し、ＳｉＣ基板とドレイン電極との十分な接触面積が確保できるため、ＳｉＣ−ＭＯＳＦＥＴの通電時のオン抵抗を低減することができた。一方、球抗折強度についても、図７（ｂ）と同様に、最終研削時に用いた砥石の平均砥粒径を５μｍ以下とすることにより、表面の凹凸が減少し、ＳｉＣ−ＭＯＳＦＥＴについて十分な抗折強度を得ることができた。
したがって、実施の形態２においても、図７（ａ）と図７（ｂ）より、砥石粒径を１μｍ以上、５μｍ以下とすることで、良好な接合を得ることができるだけでなく、電気的接合および通電損失を低減しつつ、機械強度の高いＳｉＣ半導体装置を得ることができる。
以上のように、この発明の実施の形態２に係る半導体装置の製造方法によれば、ＳｉＣ基板１の表面側にソース電極８まで形成した後、ＳｉＣ基板１の裏面を平均粒径が所定の範囲の砥石で研削するとともに、ＳｉＣ基板・ドレイン電極接合領域９を形成し、ＳｉＣ基板・ドレイン電極接合領域９に薄く形成したドレイン電極（１）２９にレーザー照射により電気的に接合した後、さらにレーザーが照射されたドレイン電極（１）２９上にドレイン電極（２）３０を形成するようにしたので、実施の形態１と同様に、良好な接合を得ることができ、通電損失を低減しつつ、機械強度の高いＳｉＣ半導体装置を得ることができるだけでなく、ＳｉＣ基板を研削する前にソース電極を形成しておくことができるので、薄板状態での工程数が少なくなり、加工中のウエハ破損率を低減しつつ、ドレイン電極をＳｉＣ基板と実装基板のそれぞれに対して好適な膜質を選択することができる。
なお、実施の形態２では、ＳｉＣ基板を研削する前にソース電極を形成したが、実施の形態１と同様に、レーザーが照射されたドレイン電極（１）２９を形成した後、またはドレイン電極（２）３０を形成した後に、ソース電極８を形成してもよい。この場合も、実施の形態１と同様の効果を得ることができる。
また、上記の実施の形態では、半導体基板にＳｉＣ基板を用いたが、これに限るものではない。材質が珪素（Ｓｉ）や他のワイドバンドギャップ半導体材料としての窒化ガリウム（ＧａＮ）、ダイヤモンドなどのものが用いられる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ＳｉＣ基板、２ 第１ドリフト層、３ 第２ドリフト層、４、４ａ ベース領域、５、５ａ ソース領域、６ ゲート絶縁膜、６ａ 絶縁膜、６ｂ 層間絶縁膜、７ ゲート電極、１０ ドレイン電極、２９ ドレイン電極（１）、３０ ドレイン電極（２）
本発明にかかる半導体装置の製造方法は、表面側に能動領域が形成されたＳｉＣ基板の裏面側を砥石で研削する１次研削工程と、前記１次研削工程後のＳｉＣ基板の裏面側を、平均砥粒径が１μｍ以上、５μｍ以下の砥石で研削する２次研削工程と、前記２次研削工程により形成された電極接合領域に第１の主電極を成膜する工程と、前記第１の主電極と前記電極接合領域をレーザーの照射エネルギーが、０．５Ｊ／ｃｍ ２ 以上、３．０Ｊ／ｃｍ ２ 以下のレーザー照射により電気的に接続する工程と、前記レーザー照射された第１の主電極上に第２の主電極を成膜する工程とを含み、前記１次研削工程および前記２次研削工程により前記ＳｉＣ基板の裏面側を研削する研削量が、２５０μｍ以上であり、前記ＳｉＣ基板の厚さが、５０μｍ以上１５０μｍ以下となることを特徴とする。

Claims (5)

  1. ＳｉＣ基板の表面側に能動領域を形成する工程と、
    前記ＳｉＣ基板の裏面側に、平均砥粒径が１μｍ以上、５μｍ以下の砥石で研削して電極接合領域を形成する工程と、
    前記電極接合領域に第１の主電極を成膜する工程と、
    前記第１の主電極と前記電極接合領域をレーザー照射により電気的に接続する工程と、
    前記レーザー照射された第１の主電極上に第２の主電極を成膜する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１の主電極と前記電極接合領域を前記レーザー照射により電気的に接続する際に用いるレーザーの照射エネルギーが、０．５Ｊ／ｃｍ２以上、３．０Ｊ／ｃｍ２以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の主電極は、１０ｎｍ以上、２００ｎｍ以下の厚さであることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第２の主電極は、前記第１の主電極の１０倍以上、５０倍以下の厚さであることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１の主電極および前記第２の主電極は、ニッケルからなることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2018544747A 2016-10-13 2017-09-28 半導体装置の製造方法 Pending JPWO2018070263A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016201423 2016-10-13
JP2016201423 2016-10-13
PCT/JP2017/035218 WO2018070263A1 (ja) 2016-10-13 2017-09-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2018070263A1 true JPWO2018070263A1 (ja) 2019-04-11

Family

ID=61905635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018544747A Pending JPWO2018070263A1 (ja) 2016-10-13 2017-09-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10665459B2 (ja)
JP (1) JPWO2018070263A1 (ja)
CN (1) CN109791880A (ja)
DE (1) DE112017005206T5 (ja)
WO (1) WO2018070263A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100658A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2005019951A (ja) * 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2009290062A (ja) * 2008-05-30 2009-12-10 Denso Corp 炭化珪素半導体装置の製造方法
JP2011100948A (ja) * 2009-11-09 2011-05-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2014011224A (ja) * 2012-06-28 2014-01-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JP2014086710A (ja) * 2012-10-29 2014-05-12 Meidensha Corp 半導体装置製造方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2014229843A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2015045617A1 (ja) * 2013-09-27 2015-04-02 富士電機株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289550B2 (ja) 1995-06-21 2002-06-10 日産自動車株式会社 半導体装置の製造方法
JP2006041248A (ja) * 2004-07-28 2006-02-09 Shindengen Electric Mfg Co Ltd 半導体装置および半導体装置の製造方法
JP4442698B2 (ja) * 2007-07-25 2010-03-31 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5436231B2 (ja) 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
JP2010234507A (ja) 2009-03-31 2010-10-21 Add:Kk ダイヤモンド砥石及びその製造方法
US8872189B2 (en) 2011-08-05 2014-10-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, and method of manufacturing the same
JP6072432B2 (ja) 2012-05-15 2017-02-01 三菱電機株式会社 半導体装置及びその製造方法
JP6107526B2 (ja) 2013-08-08 2017-04-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2017028219A (ja) 2015-07-28 2017-02-02 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9911811B2 (en) * 2015-12-11 2018-03-06 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing silicon carbide semiconductor device, method for manufacturing semiconductor base, silicon carbide semiconductor device, and device for manufacturing silicon carbide semiconductor device
JP6737987B2 (ja) * 2016-11-28 2020-08-12 株式会社デンソー 半導体装置の製造方法
CN110114861B (zh) * 2017-07-12 2022-05-31 富士电机株式会社 半导体装置的制造方法
US10665680B2 (en) * 2017-11-21 2020-05-26 Microsemi Corporation Method and assembly for ohmic contact in thinned silicon carbide devices
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100658A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 電子装置及びその製造方法
JP2005019951A (ja) * 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
JP2005051084A (ja) * 2003-07-30 2005-02-24 Fuji Electric Holdings Co Ltd 半導体チップおよびこれを用いた半導体装置
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2009290062A (ja) * 2008-05-30 2009-12-10 Denso Corp 炭化珪素半導体装置の製造方法
JP2011100948A (ja) * 2009-11-09 2011-05-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2014011224A (ja) * 2012-06-28 2014-01-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JP2014086710A (ja) * 2012-10-29 2014-05-12 Meidensha Corp 半導体装置製造方法
JP2014139972A (ja) * 2013-01-21 2014-07-31 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2014229843A (ja) * 2013-05-24 2014-12-08 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2015045617A1 (ja) * 2013-09-27 2015-04-02 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20200090937A1 (en) 2020-03-19
CN109791880A (zh) 2019-05-21
WO2018070263A1 (ja) 2018-04-19
US10665459B2 (en) 2020-05-26
DE112017005206T5 (de) 2019-07-04

Similar Documents

Publication Publication Date Title
JP4815905B2 (ja) 半導体装置およびその製造方法
US9779968B2 (en) Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
JP2008135611A (ja) 半導体装置の製造方法
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
JP2017059636A (ja) 半導体装置の製造方法
CN107068564B (zh) 形成半导体器件的方法
US10559664B2 (en) Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer
JP4665429B2 (ja) 半導体素子の製造方法
JP7314758B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014024611A1 (ja) 半導体装置の製造方法
WO2013172140A1 (ja) 半導体装置
WO2018070263A1 (ja) 半導体装置の製造方法
JP5499826B2 (ja) 半導体素子の製造方法
WO2021010380A1 (ja) 半導体チップ及び半導体チップの製造方法
US11282805B2 (en) Silicon carbide devices and methods for manufacturing the same
CN113517183A (zh) 一种基于薄片碳化硅晶圆的器件制备方法
JP6708087B2 (ja) 半導体装置の製造方法
WO2022210680A1 (ja) パワー半導体及びその製造方法
JP6918902B2 (ja) 半導体装置の製造方法
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
JP2019161078A (ja) 半導体装置の製造方法
US20230197519A1 (en) Manufacturing method of semiconductor device
JP4881591B2 (ja) 半導体装置の製造方法
JPWO2017158747A1 (ja) エピタキシャル基板の製造方法および半導体装置の製造方法
JP2017509136A (ja) 双方向デバイス製造のためのシステムおよび方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200416

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309