JP2011100948A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2011100948A
JP2011100948A JP2009256438A JP2009256438A JP2011100948A JP 2011100948 A JP2011100948 A JP 2011100948A JP 2009256438 A JP2009256438 A JP 2009256438A JP 2009256438 A JP2009256438 A JP 2009256438A JP 2011100948 A JP2011100948 A JP 2011100948A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon carbide
heat insulating
insulating region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009256438A
Other languages
English (en)
Other versions
JP5497409B2 (ja
Inventor
Yukihiko Watanabe
行彦 渡辺
Takashi Katsuno
高志 勝野
Shigemasa Soejima
成雅 副島
Takeo Yamamoto
武雄 山本
Takeshi Endo
剛 遠藤
Hirokazu Fujiwara
広和 藤原
Masaki Konishi
正樹 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2009256438A priority Critical patent/JP5497409B2/ja
Publication of JP2011100948A publication Critical patent/JP2011100948A/ja
Application granted granted Critical
Publication of JP5497409B2 publication Critical patent/JP5497409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 裏面電極に対してアニール処理を実施したときに、そのアニール処理に起因する熱ダメージを低減すること。
【解決手段】 半導体装置は、縦型のショットキーダイオードが形成されている炭化珪素基板10と、その炭化珪素基板10の表面側に設けられているアノード電極20と、その炭化珪素基板10の裏面側に設けられているカソード電極50と、炭化珪素基板10とカソード電極50の間に設けられている導電性の断熱領域40を備えている。断熱領域40は、炭化珪素基板10の半導体材料の熱伝導率よりも小さな熱伝導率である。
【選択図】図11

Description

本発明は、縦型の素子構造が形成されている半導体基板を備えた半導体装置とその製造方法に関する。
半導体装置が備える半導体基板には、例えば、結晶成長技術、イオン注入技術、エッチング技術及び蒸着技術の半導体製造技術を利用して、ある種の機能を実現する素子構造が形成されている。半導体基板に形成される素子構造の一例には、整流作用を有するダイオード素子構造、電流の導通状態と非導通状態を制御するスイッチング素子構造、光を受光又は発光する光素子構造が挙げられる。
これらの素子構造は、縦型に構成されていることが多い。縦型の素子構造を備えた半導体装置では、半導体基板の表面側に表面電極が設けられているとともに、半導体基板の裏面側に裏面電極が設けられている。縦型の素子構造が形成されている半導体装置では、半導体基板を介して表面電極と裏面電極の間を電流が流れる。
例えば、特許文献1には、半導体基板に縦型のパワーデバイス(素子構造の一例)が形成された半導体装置が開示されている。この種の半導体装置では、半導体基板と裏面電極のオーミック性を改善することが望まれている。特許文献1では、半導体基板と裏面電極のオーミック性を改善するために、半導体基板の裏面に裏面電極を形成した後に、その裏面電極に向けてレーザー光を照射してアニール処理を実施する。
特開2008−135611号公報
この種の半導体装置では、裏面電極を形成するのに先立って、半導体基板には縦型の素子構造が形成されているとともに、半導体基板の表面側には表面電極も形成されていることが多い。したがって、半導体基板と裏面電極のオーミック性を改善する目的でアニール処理を実施したときに、その熱が半導体基板の表面側まで伝熱されると、縦型の素子構造及び表面電極に熱ダメージ(例えば、熱膨張差に起因する熱ストレスなど)が加わってしまう。
特許文献1のように、レーザー光照射を利用したアニール処理によれば、局所的な加温を行うことが可能である。しかしながら、例えば、縦型の素子構造のオン抵抗を低減するために半導体基板が薄層化されていると、レーザー光照射を利用したアニール処理であっても、半導体基板の表面側にまで熱が伝熱され、縦型の素子構造及び表面電極に熱ダメージを与えてしまう。また、特許文献1のように、半導体基板の半導体材料に炭化珪素が用いられていると、炭化珪素の熱伝導率が大きいことから、半導体基板の表面側にまで熱が伝熱され易い。このため、半導体基板の半導体材料によっては、レーザー光照射を利用したアニール処理であっても、縦型の素子構造及び表面電極に熱ダメージを与えてしまう。
上記の熱ダメージに関する課題は、レーザー光照射を利用したアニール処理に限らず、また、半導体基板の半導体材料に限らず、裏面電極に対してアニール処理をする場合に対策すべきものである。熱ダメージに対策する技術は、様々なアニール処理において、また、様々な半導体材料において必要とされている。
本明細書で開示される技術は、裏面電極に対してアニール処理を実施したときに、熱ダメージが縦型の素子構造及び表面電極に加わることを抑制する技術を提供することを目的としている。
本明細書で開示される技術は、半導体基板と裏面電極の間に、導電性の断熱領域を設けることを特徴としている。断熱領域が設けられていると、裏面電極に対してアニール処理を実施したときに、その熱が半導体基板の表面側に伝熱することが抑制され、その結果、縦型の素子構造及び表面電極に対する熱ダメージが低減される。また、断熱領域を設けることによって、裏面電極に対してアニール処理を実施したときに、その熱を半導体基板の裏面側に蓄積させることによって局所的な加温が可能とする。本明細書で開示される技術によれば、縦型の素子構造及び表面電極に対する熱ダメージを低減しながら、半導体基板と裏面電極のオーミック性を改善することができる。また、断熱領域は導電性であることから、表面電極と裏面電極の間の電流の流れを阻害することがない。
即ち、本明細書で開示される半導体装置は、縦型の素子構造が形成されている半導体基板と、その半導体基板の表面側に設けられている表面電極と、その半導体基板の裏面側に設けられている裏面電極を備えている。さらに、本明細書で開示される半導体装置は、半導体基板と裏面電極の間に設けられており、半導体基板の半導体材料の熱伝導率よりも小さな熱伝導率である導電性の断熱領域を備えている。ここで、縦型の素子構造とは、その素子構造を介して半導体基板の縦方向(厚み方向ともいう)に沿って電流が流れるものをいう。縦型の素子構造の一例には、整流作用を有するダイオード素子構造、電流の導通状態と非導通状態を制御するスイッチング素子構造、光を受光又は発光する光素子構造が挙げられる。
断熱領域が、ポーラス構造であることが好ましい。ポーラス構造の熱伝導率は極めて低い。一方、ポーラス構造を構成する材料に導電性の材料を選択すれば、ポーラス構造を導電性にすることができる。ポーラス構造は、本明細書で開示される断熱領域の構造として有用である。
断熱領域が、裏面電極に接しているのが望ましい。断熱領域が裏面電極に接していると、裏面電極に対してアニール処理を実施したときに、裏面電極の一部がポーラス構造である断熱領域の細孔内に侵入する。これにより、断熱領域と裏面電極の接触面積が大きくなり、断熱領域と裏面電極の接触抵抗が小さくなる。
半導体基板の半導体材料が、炭化珪素系半導体であってもよい。炭化珪素系半導体は、熱伝導率が高い。このため、上記したように、裏面電極に対するアニール処理による熱が半導体基板の表面側に伝熱し易いことから、熱ダメージに対策することが望まれている。このような半導体材料を用いた半導体装置においては、本明細書で開示される技術を適用することが極めて有用である。
本明細書で開示される技術は、縦型の素子構造が形成されている半導体基板を備えた半導体装置の製造方法も提供することができる。本明細書で開示される製造方法は、裏面電極を形成するのに先立って、半導体基板の半導体材料の熱伝導率よりも小さな熱伝導率である導電性の断熱領域を半導体基板の裏面に形成する断熱領域形成工程を備えている。これにより、裏面電極を形成する際にアニール処理を実施したとしても、断熱領域が予め形成されているので、熱ダメージの影響が低減される。
断熱領域形成工程は、陽極化成法を利用することが望ましい。陽極化成法を利用すると、ポーラス構造を形成することができる。
本明細書で開示される製造方法は、断熱領域を薄層化する薄層化工程をさらに備えているのが望ましい。この製造方法では、断熱領域形成工程が縦型の素子構造を半導体基板に形成するのに先立って実施されるのが望ましい。さらに、薄層化工程が、縦型の素子構造を半導体基板に形成した後に実施されるのが望ましい。この製造方法によると、断熱領域が半導体基板の強度を補強する補強材としても機能する。膜厚な断熱領域を形成した後に縦型の素子構造を半導体基板に形成すれば、半導体基板の強度を維持しながら縦型の素子構造を形成することができる。
本明細書で開示される技術は、半導体基板と裏面電極の間に導電性の断熱領域を設けることにより、裏面電極に対してアニール処理を実施したときに、そのアニール処理に起因する熱ダメージが縦型の素子構造及び表面電極に加わるのを抑制することができる。
第1製造方法の製造工程の概略に係るフローチャートを示す。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(1)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(2)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(3)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(4)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(5)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(6)。 陽極化成法に用いられる陽極化成装置の概略を示す。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(7)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(8)。 第1製造方法の製造工程途中の半導体基板の断面図を模式的に示す(9)。 第2製造方法の製造工程の概略に係るフローチャートを示す。 第2製造方法の製造工程途中の半導体基板の断面図を模式的に示す(1)。 第2製造方法の製造工程途中の半導体基板の断面図を模式的に示す(2)。 第2製造方法の製造工程途中の半導体基板の断面図を模式的に示す(3)。
まず、以下の実施例で開示される技術を整理しておく。
(第1特徴) 断熱領域は、ポーラス構造を有しているのが望ましい。さらに、断熱領域は、半導体基板の半導体材料と同一の半導体材料で構成されるポーラス半導体であるのが望ましい。
(第2特徴) 断熱領域は、半導体基板内に形成されていてもよく、半導体基板の裏面に形成されていてもよい。また、断熱領域は、横方向において、分散して配置されていてもよく、広範囲に延びて形成されていてもよい。好ましくは、断熱領域は、半導体基板の裏面の全面に形成されているのが望ましい。
(第3特徴) 断熱領域は、断熱効果が得られる厚みを有していればよく、その厚みは特に限定されない。例えば、断熱領域がポーラス構造の場合、その厚みは約1μm〜2μmの範囲であるのが望ましい。
(第4特徴) 縦型の素子構造は、縦型のダイオードであるのが望ましい。また、半導体基板の半導体材料は、炭化珪素(SiC)であるのが望ましい。炭化珪素を半導体材料に用いた縦型のダイオードは特に、炭化珪素の熱伝導率が大きいことから、熱ダメージに対して対策する必要がある。また、縦型のダイオードは、オン抵抗に占める半導体基板の厚みの影響が大きいことから、半導体基板を薄層化することが望まれている。断熱領域を用いる技術は、これらの課題を同時に解決することができる。
(ショットキーダイオードを備えた半導体装置の第1製造方法)
以下、図面を参照して、素子構造として縦型のショットキーダイオードを備えた半導体装置の第1製造方法を説明する。図1に、製造工程の概略をフローチャートで示す。図2〜図10に、各製造工程における半導体基板の断面図の様子を模式的に示す。
図1に示されるように、本実施例の製造方法では、まず炭化珪素基板を準備する。次に、炭化珪素基板に縦型の素子構造を形成する。次に、炭化珪素基板の表面に表面電極を形成する。次に、半導体装置に要求される特性に応じて、炭化珪素基板を所望の厚みにまで研磨する。次に、炭化珪素基板の裏面に断熱領域を形成する。次に、断熱領域上に裏面電極を形成する。最後に、裏面電極に向けてレーザー光を照射し、アニール処理を実施する。
以下、図2〜図10を参照して、素子構造として縦型のショットキーダイオードを備えた半導体装置の製造方法を具体的に説明する。
まず、図2に示されるように、炭化珪素(SiC)の炭化珪素基板10を準備する。炭化珪素基板10は、例えば、化学気相成長技術、分子線エピタキシー技術又は液相エピタキシー技術を利用して、炭化珪素の下地基板12の表面上に炭化珪素のエピ層14を形成することで得ることができる。下地基板12の厚み12Tは、約350μmである。エピ層14の厚み14Tは、約10μmである。下地基板12には、不純物として窒素が導入されており、その不純物濃度は約1×1018cm−3である。エピ層14には、不純物として窒素が導入されており、その不純物濃度は約5×1015cm−3である。
次に、図3に示されるように、イオン注入技術を利用して、エピ層14の表層部にp型の電界緩和層16を形成する。電界緩和層16には、不純物としてアルミニウムが導入されており、その不純物濃度は約1×1017cm−3である。なお、ショットキーダイオードに代えてpnダイオードを形成する場合は、エピ層14の表層部のうちのアノード電極が形成される範囲の全面にp型層を形成すればよい。また、ショットキーダイオードに代えてジャンクション・バリア・ショットキーダイオードを形成する場合は、エピ層14の表層部のうちのアノード電極が形成される範囲に複数のp型層を分散した状態で形成すればよい。
次に、図4に示されるように、蒸着技術を利用して、炭化珪素基板10の表面にアノード電極20を形成する。アノード電極20には、炭化珪素にショットキー接触する金属材料が用いられており、この例ではモリブデンとアルミニウムの積層電極が用いられている。
次に、図5に示されるように、研磨技術を利用して、炭化珪素基板10の裏面を研磨する。研磨する厚みは、ショットキーダイオードに要求される特性(例えば、オン抵抗、耐圧)に基づいて設定される。一例では、研磨後の炭化珪素基板10の厚みT10は約100μmである。
次に、図6に示されるように、炭化珪素基板10の表面に、フッ酸に対して耐性を有する保護膜30を形成する。保護膜30は、例えばポリイミド膜である。保護膜30は、次に説明する陽極化成法において、炭化珪素基板10の表面がフッ酸によってダメージを受けることから保護する。
次に、図7に示されるように、陽極化成法を利用して、炭化珪素基板10の裏面に断熱領域40を形成する。断熱領域40は、ポーラス構造を有している。断熱領域40の厚み40Tは、約1μmである。陽極化成法は、具体的には以下の手順で実施される。図8に、陽極化成装置60の概略を示す。陽極化成装置60は、直流電源62と、電解溶液66で満たされている容器64と、炭化珪素基板10に対向配置されている参照電極68を備えている。電解溶液66には、フッ酸溶液が用いられている。参照電極68には、金が用いられている。直流電源62の陽極端子は炭化珪素基板10に接続されており、直流電源62の陰極端子は参照電極68に接続されている。炭化珪素基板10と参照電極68の間を通電させると、炭化珪素基板10の裏面側の一部がエッチングされ、ポーラス構造の断熱領域40が形成される。断熱領域40に所望する形態及び厚みに基づいて、通電電流及び/又は通電時間が設定される。
次に、図9に示されるように、エッチング技術を利用して、保護膜30を除去する。
次に、図10に示されるように、蒸着技術を利用して、断熱領域40の裏面の全面にカソード電極50を形成する。カソード電極32には、炭化珪素にオーミック接触する金属材料が用いられており、この例ではニッケルとチタニウムと金の積層電極が用いられている。
次に、図11に示されるように、レーザアニール処理技術を利用して、カソード電極50に対してアニール処理を実施する。本実施例の製造方法では、断熱領域40が設けられているので、カソード電極50に対してアニール処理を実施したときに、その熱が炭化珪素基板10の表面側に伝熱することが抑制される。その結果、エピ層14、電界緩和層16及びアノード電極20に対する熱ダメージの影響が抑制される。また、断熱領域40が設けられているので、カソード電極50に対してアニール処理を実施したときに、その熱を炭化珪素基板10の裏面側に蓄積させることによって局所的な加温が可能とする。これにより、カソード電極50は、断熱領域40及び炭化珪素基板10に対して良好なオーミック接合をすることができる。特に、カソード電極50に対してアニール処理を実施したときに、カソード電極50の一部が断熱領域40の細孔内に侵入する。これにより、断熱領域40とカソード電極50の接触面積が大きくなり、断熱領域40とカソード電極50の接触抵抗が小さくなる。これらの工程を経て、ショットキーダイオードを備えた半導体装置が製造される。
(ショットキーダイオードを備えた半導体装置の第2製造方法)
次に、図12〜図15を参照して、ショットキーダイオードを備えた半導体装置の第2製造方法を具体的に説明する。図12に、製造工程の概略をフローチャートで示す。図13〜図15に、各製造工程における半導体基板の断面図の様子を模式的に示す。なお、上述したショットキーダイオードと実質的に共通する構成要素に関しては、共通の符号を付し、その説明を省略する。
図12に示されるように、本実施例の製造方法では、まず炭化珪素基板を準備する。次に、縦型の素子構造を半導体基板に形成するのに先立って、炭化珪素基板の裏面に断熱領域を形成する。次に、炭化珪素基板に縦型の素子構造を形成する。次に、炭化珪素基板の表面に表面電極を形成する。次に、断熱領域を研磨して断熱領域を薄層化する。次に、断熱領域上に裏面電極を形成する。最後に、裏面電極に向けてレーザー光を照射して、アニール処理を実施する。
以下、図13〜図15を参照して、素子構造として縦型のショットキーダイオードを備えた半導体装置の他の製造方法を具体的に説明する。
まず、図13に示されるように、炭化珪素(SiC)の炭化珪素基板100を準備する。炭化珪素基板100の裏面には、膜厚な断熱領域400が形成されている。断熱領域400は、ポーラス構造を有しており、上述した陽極化成法を利用して形成することができる。断熱領域400の厚み400Tは、約250μmである。
次に、図14に示されるように、イオン注入技術を利用して、エピ層14の表層部にp型の電界緩和層16を形成する。さらに、蒸着技術を利用して、炭化珪素基板100の表面にアノード電極20を形成する。
次に、図15に示されるように、断熱領域400を薄層化する。この後の工程は、上述の図9及び図10の工程と同一である。これらの工程を経て、ショットキーダイオードを備えた半導体装置が製造される。
上記の第2製造方法によると、断熱領域400が炭化珪素基板100の強度を補強する補強材としても機能する。膜厚な断熱領域400を形成した後に電界緩和層16及びアノード電極20を形成しているので、炭化珪素基板100の強度を維持しながら縦型の素子構造を形成することができる。また、上述の第1製造方法の場合、炭化珪素基板10を薄層化した後に陽極化成法を実施しているので、陽極化成法を実施したときに炭化珪素基板10が破損する虞がある。一方、第2製造方法によれば、炭化珪素基板100を薄層化する前に陽極化成法を実施することができるので、炭化珪素基板100の破損する事態を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10,100:炭化珪素基板
12:下地基板
14:エピ層
16:電界緩和層
20:アノード電極
30:保護膜
32:カソード電極
40,400:断熱領域
50:カソード電極

Claims (7)

  1. 縦型の素子構造が形成されている半導体基板と、
    その半導体基板の表面側に設けられている表面電極と、
    その半導体基板の裏面側に設けられている裏面電極と、
    半導体基板と裏面電極の間に設けられており、半導体基板の半導体材料の熱伝導率よりも小さな熱伝導率である導電性の断熱領域と、を備える半導体装置。
  2. 断熱領域が、ポーラス構造である請求項1に記載の半導体装置。
  3. 断熱領域が、裏面電極と接している請求項2に記載の半導体装置。
  4. 半導体基板の半導体材料が、炭化珪素系半導体であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. 縦型の素子構造が形成されている半導体基板を備えた半導体装置の製造方法であって、
    裏面電極を形成するのに先立って、半導体基板の半導体材料の熱伝導率よりも小さな熱伝導率である導電性の断熱領域を半導体基板の裏面に形成する断熱領域形成工程を備える製造方法。
  6. 断熱領域形成工程は、陽極化成法を利用する請求項5に記載の製造方法。
  7. 断熱領域を薄層化する薄層化工程をさらに備えており、
    断熱領域形成工程は、縦型の素子構造を半導体基板に形成するのに先立って実施され、
    薄層化工程は、縦型の素子構造を半導体基板に形成した後に実施される請求項5又は6に記載の製造方法。
JP2009256438A 2009-11-09 2009-11-09 半導体装置の製造方法 Expired - Fee Related JP5497409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009256438A JP5497409B2 (ja) 2009-11-09 2009-11-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009256438A JP5497409B2 (ja) 2009-11-09 2009-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011100948A true JP2011100948A (ja) 2011-05-19
JP5497409B2 JP5497409B2 (ja) 2014-05-21

Family

ID=44191885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009256438A Expired - Fee Related JP5497409B2 (ja) 2009-11-09 2009-11-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5497409B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス
JPWO2018070263A1 (ja) * 2016-10-13 2019-04-11 三菱電機株式会社 半導体装置の製造方法
JP2019201205A (ja) * 2018-05-14 2019-11-21 インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
JP2020107890A (ja) * 2014-02-10 2020-07-09 レンセラール ポリテクニック インスティチュート 半導体の選択的な電気化学エッチング

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311347A (ja) * 2004-03-26 2005-11-04 Central Res Inst Of Electric Power Ind ショットキー接合型半導体装置の製造方法
JP2007227949A (ja) * 2007-03-29 2007-09-06 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置の製造方法
US20080246055A1 (en) * 2006-10-04 2008-10-09 Infineon Technologies Austria Ag Semiconductor component including a monocrystalline semiconductor body and method
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009182217A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2009531851A (ja) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311347A (ja) * 2004-03-26 2005-11-04 Central Res Inst Of Electric Power Ind ショットキー接合型半導体装置の製造方法
JP2009531851A (ja) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド ツェナーダイオードを備える発光素子及びその製造方法
US20080246055A1 (en) * 2006-10-04 2008-10-09 Infineon Technologies Austria Ag Semiconductor component including a monocrystalline semiconductor body and method
JP2007227949A (ja) * 2007-03-29 2007-09-06 Mitsubishi Electric Corp 横型高耐圧素子を有する半導体装置の製造方法
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009182217A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107890A (ja) * 2014-02-10 2020-07-09 レンセラール ポリテクニック インスティチュート 半導体の選択的な電気化学エッチング
JP2016009706A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 半導体デバイスの製造方法、半導体基板および半導体デバイス
JPWO2018070263A1 (ja) * 2016-10-13 2019-04-11 三菱電機株式会社 半導体装置の製造方法
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
US10665459B2 (en) 2016-10-13 2020-05-26 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2019201205A (ja) * 2018-05-14 2019-11-21 インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
JP7381221B2 (ja) 2018-05-14 2023-11-15 インフィニオン テクノロジーズ アクチエンゲゼルシャフト ワイドバンドギャップ半導体ウェハを処理する方法、複数の薄膜ワイドバンドギャップ半導体ウェハを形成する方法およびワイドバンドギャップ半導体ウェハ
US11887894B2 (en) 2018-05-14 2024-01-30 Infineon Technologies Ag Methods for processing a wide band gap semiconductor wafer using a support layer and methods for forming a plurality of thin wide band gap semiconductor wafers using support layers

Also Published As

Publication number Publication date
JP5497409B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
JP6757445B2 (ja) 半導体装置
JP5144585B2 (ja) 半導体装置およびその製造方法
US8525189B2 (en) Silicon carbide semiconductor device
JP6967238B2 (ja) ショットキーバリアダイオード
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
US9224645B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9922838B2 (en) Selective, electrochemical etching of a semiconductor
WO2016080288A1 (ja) 炭化珪素半導体装置の製造方法
TW201013935A (en) Schottky barrier diode and method for manufacturing schottky barrier diode
TW200929553A (en) Schottky barrier diode
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
JP5737281B2 (ja) 半導体装置およびその製造方法、ならびに基板
JP2012151177A (ja) 化合物半導体基板およびその製造方法
JP5497409B2 (ja) 半導体装置の製造方法
JP5036569B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2023126260A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JP5115735B2 (ja) 炭化珪素半導体基板とその製造方法
JP2011165880A (ja) 半導体装置および半導体装置の製造方法
WO2014202750A1 (en) Fast recovery diode
WO2015194590A1 (ja) 半導体装置および半導体装置の製造方法
JP5802333B2 (ja) 半導体装置の製造方法および半導体装置
JP7135443B2 (ja) 炭化ケイ素半導体装置及びその製造方法
JP5608358B2 (ja) 半導体装置とその製造方法
JP4834309B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120413

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5497409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees