JP2005019951A

JP2005019951A - ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置

Info

Publication number: JP2005019951A
Application number: JP2004075527A
Authority: JP
Inventors: Tsunenobu Kimoto; 恒暢木本; Hiroyuki Matsunami; 弘之松波
Original assignee: Japan Science and Technology Agency
Current assignee: Japan Science and Technology Agency
Priority date: 2003-06-06
Filing date: 2004-03-17
Publication date: 2005-01-20

Abstract

【課題】ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができるＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置を提供する。
【解決手段】ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、引き続き酸窒化処理し、ラジカル化した酸素分子及び酸素原子によりカーボンを除去する。これによって、６２ｃｍ²／Ｖｓのチャネル移動度を得た。
【選択図】図１０

Description

本発明は、ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置に関するものである。

従来、半導体デバイスはＳｉやＧａＡｓが中核となって大いに発展してきた。しかし、これらのバンドギャップは１．１２ｅＶ，１．４２ｅＶと中庸であるため、これがデバイスの動作温度や耐圧に限界をもたらし、近年の微細加工技術では性能的に理論限界値に近づいている。

これに対し、バンドギャップが大きい半導体材料は高い絶縁破壊特性を有するため、低損失パワーデバイスへの適用が期待されている。特に、炭化珪素（ＳｉＣ）は、バンドギャップが３．０２ｅＶ（６Ｈ−ＳｉＣ），３．２６ｅＶ（４Ｈ−ＳｉＣ）とＳｉに較べて３倍程度大きく、絶縁破壊電界、飽和電子速度、熱伝導度の特性も従来のシリコンデバイスに比して格段に向上する。このため、高耐圧・低損失・高温動作可能なパワーデバイスとしてＳｉＣが注目されている。中でもＳｉＣダイオードは既に実用化されている。

以下、先行技術の概要について説明する。

（１）ＳｉＣＭＯＳＦＥＴ特性の典型例（下記非特許文献１参照）
最も有望な４Ｈ型ＳｉＣ（４Ｈ−ＳｉＣ）のＭＯＳＦＥＴを通常の熱酸化（１１５０℃、ドライあるいはウェットＯ₂）で作製した場合は、チャネル移動度は５〜６ｃｍ²／Ｖｓと極めて小さい。４Ｈ−ＳｉＣ結晶中のチャネル移動度は５００〜９００ｃｍ²／Ｖｓであるから、２００〜３００ｃｍ²／Ｖｓの値が出てもおかしくない。実用面から考えると、少なくとも５０〜１００ｃｍ²／Ｖｓ以上の値が必要である。

（２）ＳｉＣＭＯＳＦＥＴ特性改善例（Ａ）（下記非特許文献２参照）
１２００℃のＯ₂による熱酸化後、９５０℃、３時間のウェットＯ₂による再酸化アニールを行うと、チャネル移動度が１５〜２５ｃｍ²／Ｖｓまで向上する。

（３）ＳｉＣＭＯＳＦＥＴ特性改善例（Ｂ）（下記非特許文献３参照）
現在のベストと認識されているものであり、１１００〜１２００℃のＯ₂による熱酸化後、１１７５℃、２時間のＮＯガス雰囲気アニールを行うと、チャネル移動度が最高３７ｃｍ²／Ｖｓまで向上する。これが現在の世界標準とされているが、高温プロセスとＮＯガスの毒性が懸念されている。

（４）ＳｉＣのオゾン（Ｏ₃）酸化の試み（下記非特許文献４参照）
オゾンあるいはオゾン分子の熱分解により生じた原子状酸素によりＳｉＣを酸化する。酸化温度は１２００℃の高温であり、酸化できることは分かったが、膜質やＭＯＳＦＥＴ特性は報告がない。

（５）Ｓｉのプラズマ酸化（下記非特許文献５、６、７参照）
Ｓｉの分野では、１９９６年頃から、プラズマ酸化が研究されている。ただし、いずれも超ＬＳＩ用の１〜３ｎｍの極薄酸化膜を制御性よく形成することが目的であり、パワーデバイスで用いられる３０ｎｍ以上の酸化膜の形成や、ＳｉＣへの適用例は見当たらない。ＳｉＣの酸化では、「界面からのＣ原子の除去による急峻なＳｉＯ₂／ＳｉＣ界面形成」という材料特有の問題があり、Ｓｉの熱酸化技術とは本質的に問題の起源が異なる。

（６）ＳｉＣ基板を用いた半導体装置（下記特許文献１参照）
ゲート絶縁膜を形成後、そのゲート絶縁膜を水蒸気を含んだ５００℃以上の雰囲気に曝すようにする。また、ゲート絶縁膜を乾燥酸素を用いた熱酸化法で形成するようにしたＳｉＣ基板を用いた半導体装置が開示されている。

（７）酸化膜／ＳｉＣ界面の作製（下記特許文献２参照）
ＳｉＣ半導体基板上に、ゲート酸化膜を形成する前の基板処理工程において、基板の温度を室温から１２００℃の範囲に保ち、紫外線を照射しつつオゾン暴露を行って酸化膜／ＳｉＣ界面の作製をするようにしたものが開示されている。
特開２００２−２２２９４３号公報（第５−７頁図１）特開２００１−２４４２６０号公報（第２−３頁図２）Ｈ．Ｙａｎｏ，Ｔ．Ｋｉｍｏｔｏ，Ｈ．Ｍａｔｓｕｎａｍｉ，Ｍ．ＢａｓｓｌｅｒａｎｄＧ．Ｐｅｎｓｌ，「ＭＯＳＦＥＴＰｅｒｆｏｒｍａｎｃｅｏｆ４Ｈ−，６Ｈ−，ａｎｄ１５Ｒ−ＳｉＣＰｒｏｃｅｓｓｅｄｂｙＤｒｙａｎｄＷｅｔＯｘｉｄａｔｉｏｎ」，ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅＦｏｒｕｍＶｏｌｓ．３３８−３４２（２０００）ｐｐ．１１０９−１１１２Ｓ．Ｓｕｚｕｋｉｅｔａｌ．，「ＣｏｒｒｅｌａｔｉｏｎｂｅｔｗｅｅｎｃｈａｎｎｅｌｍｏｂｉｌｉｔｙａｎｄｓｈａｌｌｏｗｉｎｔｅｒｆａｃｅｔｒａｐｓｉｎＳｉＣｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄ−ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒｓ」，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．９２，Ｎｏ．１０，１５Ｎｏｖｅｍｂｅｒ２００２，ｐｐ．６２３０−６２３４Ｇ．Ｙ．Ｃｈｕｎｇｅｔａｌ．，「ＩｍｐｒｏｖｅｄＩｎｖｅｒｓｉｏｎＣｈａｎｎｅｌＭｏｂｉｌｉｔｙｆｏｒ４Ｈ−ＳｉＣＭＯＳＦＥＴｓＦｏｌｌｏｗｉｎｇＨｉｇｈＴｅｍｐｅｒａｔｕｒｅＡｎｎｅａｌｓｉｎＮｉｔｒｉｃＯｘｉｄｅ」，ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓ，Ｖｏｌ．２２，Ｎｏ．４，Ａｐｒｉｌ２００１，ｐｐ．１７６−１７８小杉亮治、福田憲司、荒井和雄、「原子状酸素による４Ｈ−ＳｉＣ酸化」、応用物理学会、ＳｉＣ及び関連ワイドギャップ半導体研究会、第１１回講演会予稿集、２００２年１１月２０日〜２２日，ｐｐ．６６伊藤仁、長嶺真、佐竹秀喜、鳥海明、「Ｓｉのラジカル酸化技術とそのゲート絶縁膜への応用」、応用物理学会薄膜・表面物理分科会主催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第４回研究会）、１９９９年１月２２・２３日，ｐｐ．１２１−１２６森岡あゆ香、近村伸悟、岩崎好孝、上野智雄、「原子状酸素の高効率生成とそのＳｉ（１００）基板の低温酸化への応用」、応用物理学会薄膜・表面物理分科会主催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第４回研究会）、１９９９年１月２２・２３日，ｐｐ．１７３−１７８臼田宏治、長嶺真、伊藤仁、鳥海明、「ｎｍラジカル酸化によるＳｉＯ2 ／Ｓｉ界面の平坦性向上の確認」、応用物理学会薄膜・表面物理分科会／シリコンテクノロジー分科会共催特別研究会研究報告、極薄シリコン酸化膜の形成・評価・信頼性（第５回研究会）、２０００年１月２１・２２日，ｐｐ．２７７−２８１

しかしながら、上記した従来の技術では、酸化膜の形成後に十分なＳｉＣの残渣除去が行われておらず、チャネル移動度の向上に難があった。

本発明は、上記状況に鑑みて、ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができるＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置を提供することを目的とする。

本発明は、上記目的を達成するために、
〔１〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成することを特徴とする。

〔２〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記基板温度を７００〜１１００℃とする。

〔３〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、Ｎ₂Ｏと希ガス、あるいはＮ₂とＯ₂と希ガスの混合ガスをプラズマ励起した活性種によりシリコン酸窒化膜を形成することを特徴とする。

〔４〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記希ガスはクリプトン、ヘリウム、アルゴン、ネオン又はキセノンであることを特徴とする。

〔５〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、前記プラズマ励起はＲＦ、マイクロ波又はＤＣプラズマであることを特徴とする。

〔６〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、シリコン酸化膜がトランジスタのゲート酸化膜であることを特徴とする。

〔７〕上記〔１〕記載のＳｉＣ半導体装置の製造方法において、エピタキシャル層付きのＳｉＣの｛０００１｝面±１０°あるいは｛１１−２０｝面±１０°を用いて、酸素／クリプトン混合ガスをマイクロ波で励起し、シリコン酸化膜を形成し、引き続きＮ₂Ｏでの酸窒化処理を行い、トランジスタのゲート酸化膜を得ることを特徴とする。

〔８〕ＳｉＣ半導体装置であって、上記〔１〕から〔７〕の何れか１項記載のＳｉＣ半導体装置の製造方法によって得られる。

〔９〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、プラズマ酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とする。

〔１０〕ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素あるいはＮ₂Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とする。

〔１１〕ＳｉＣ半導体装置であって、上記〔９〕又は〔１０〕記載のＳｉＣ半導体装置の製造方法によって得られる。

本発明によれば、以下のような効果を奏することができる。

（Ａ）本発明のＳｉＣ半導体装置のチャネル移動度を、従来の５〜６ｃｍ²／Ｖｓに対して、６２ｃｍ²／Ｖｓに向上させることができる。

（Ｂ）また、本発明のＳｉＣ半導体装置の閾値電圧を、従来の５〜８Ｖに対して、２．４８Ｖに低減させることができた。

（Ｃ）更に、絶縁破壊電圧は、９ＭＶ／ｃｍ（最高１２ＭＶ／ｃｍ）と、良好である。

（Ｄ）また、ドレイン電流が大きなトランジスタのゲート絶縁膜を得ることができる。

ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、引き続き窒化処理し、ラジカル化した活性種により界面のカーボンを除去する。よって、ＳｉＣ結晶中のチャネル移動度を大幅に向上させることができる。

本発明の実施の形態について図面を参照して詳細に説明する。

図１は本発明の実施例を示すＳｉＣ半導体装置のプラズマ酸化膜の製造装置の構成図であり、図１（ａ）はその製造装置の模式図、図１（ｂ）はその製造装置を示す代用図面に代わる写真である。

これらの図において、１はマイクロ波導波管、２はプラズマ発光装置、３は石英チャンバー、４は赤外線ランプ、５は基板（試料）、６は観察窓、７はガス供給口、８はガス排出口である。

本発明におけるＳｉＣ半導体装置は、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板５の温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成し、ラジカル化した酸素分子及び酸素原子によりカーボンを除去することにより製造する。更に、基板温度は望ましくは、７００〜１１００℃とする。

また、酸窒化処理はＮ₂又はＮ₂Ｏガスにて行う。

そして、希ガスとしては、クリプトン、ヘリウム、アルゴン、ネオン又はキセノンを用いる。

更に、プラズマ励起は、ＲＦ、マイクロ波又はＤＣプラズマにより行う。

また、酸化膜を形成するＳｉＣの結晶面は、４Ｈ−ＳｉＣ（０００１）、４Ｈ−ＳｉＣ（０００−１）、４Ｈ−ＳｉＣ（１１−２０）、４Ｈ−ＳｉＣ（０３−３８）、６Ｈ−ＳｉＣ（０００１）、６Ｈ−ＳｉＣ（０００−１）、６Ｈ−ＳｉＣ（１１−２０）、６Ｈ−ＳｉＣ（０１−１４）のいずれかを用いる。面は±１０°の範囲とする。なお、結晶学では数字の上に−を付けるのが通例であるが、ここでは負の表示とした。

図２は本発明の実施例を示すＳｉＣ酸化膜の膜厚の酸化時間依存性を示す図であり、図２（ａ）は線形の目盛りの場合、図２（ｂ）は両対数の目盛りの場合を示している。これらの図において、横軸は酸化時間（ｈ）、縦軸は酸化膜厚（ｎｍ）を示している。

これらの図から明らかなように、９００℃の低温でも、５時間のプラズマ酸化により３０ｎｍ以上の酸化膜を形成可能である。温度を１０００℃に上げれば、酸化速度は２〜３倍となる。因みに、１０００℃の通常の熱酸化では、ＳｉＣはほとんど酸化されない（３０ｎｍの酸化膜を形成するには３０時間以上必要である）。なお、ここでの、典型的な酸化条件は、Ｏ₂流量２ｓｃｃｍ、Ｋｒガス流量７０ｓｃｃｍ、圧力１Ｔｏｒｒ、温度９００℃、マイクロ波パワー２３０Ｗ、時間約５時間、２．４５ＧＨｚである。

図３は本発明の実施例を示すＳｉＣＭＯＳキャパシタの断面図である。

この図において、１１は底部のＡｌ電極膜、１２はｎ⁺−ＳｉＣ基板、１３はその基板１２上に形成されるｎ−ＳｉＣエピタキシャル膜、１４はそのエピタキシャル膜１３上に形成されるシリコン酸化（ＳｉＯ₂）膜、１５はそのシリコン酸化（ＳｉＯ₂）膜１４上に形成されるＡｌ電極膜である。

図４は本発明の実施例を示すＳｉＣ酸化膜の電流−電圧特性図であり、図４（ａ）はその典型的なＩ−Ｖ特性図であり、横軸は電界（ＭＶ／ｃｍ）、縦軸は電流密度（Ａ／ｃｍ²）を示している。図４（ｂ）はその絶縁耐圧分布を示す図であり、横軸は絶縁破壊電界Ｅ_B（ＭＶ／ｃｍ）、縦軸は降伏率（％）を示している。

ここで、低電界での抵抗率は５×１０¹⁵Ωｃｍ以上であり十分高い。高電界ではＦ−Ｎトンネル電流が観測され、良質の酸化膜が形成されていることが分かる。なお、絶縁破壊電界Ｅ_Bは９ＭＶ／ｃｍ（最高１２ＭＶ／ｃｍ）であり、良好である。

図５は本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの断面図、図６は本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの代用図面としての上面写真である。

これらの図において、２１は底部のＴｉ／Ａｌ電極膜、２２はｐ⁺−ＳｉＣ基板、２３はそのＳｉＣ基板２２上に形成されるｐ−ＳｉＣエピタキシャル層、２４，２５はそのエピタキシャル層２３に形成されるｎ⁺拡散層、２６は表面に形成されるシリコン酸化（ＳｉＯ₂）膜（ゲート酸化膜）、２７はｎ⁺拡散層２４に接続されるソース電極、２８はｎ⁺拡散層２５に接続されるドレイン電極、２９はシリコン酸化（ＳｉＯ₂）膜２６上に形成されるゲート電極である。

この実施例において、良好なトランジスタ動作を確認することができた。

図７は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図であり、横軸はドレイン電圧（Ｖ）、縦軸はドレイン電流（ｍＡ）を示している。図７（ａ）はチャネル長さが３０μｍ、図７（ｂ）はチャネル長さが５０μｍ、図７（ｃ）はチャネル長さが１００μｍの場合をそれぞれ示している。

これらの図から、いずれのＭＯＳＦＥＴも良好な動作特性を示すということが分かる。

図８は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図であり、横軸はゲート電圧（Ｖ）、縦軸はドレイン電流（ｍＡ）を示している。

この実施例では、閾値電圧（Ｖ_T）が２．４８Ｖと小さく、良好であることが分かる。これに対して、従来技術による通常の熱酸化で作製すると、閾値電圧は５〜８Ｖと高くなる。

図９は本発明の実施例を示すＳｉＣＭＯＳＦＥＴのチャネル移動度の実効電圧依存性特性図であり、横軸はゲート電圧Ｖ_G−閾値電圧Ｖ_T（Ｖ）、縦軸はチャネル移動度（ｃｍ²／Ｖｓ）を示している。

この図から明らかなように、最高値３６ｃｍ²／Ｖｓのチャネル移動度を示している。その後の実験でＮ₂Ｏ処理により６２ｃｍ²／Ｖｓも達成された。低温で形成したにも関わらず、このチャネル移動度の値は世界で最も高い値であるといえる。

〔実施例〕
以下、本発明のＳｉＣ半導体装置の製造方法について説明する。

まず、ＳｉＣ基板の洗浄方法について説明する。ここでは、４Ｈ−ＳｉＣ（０００１）エピタキシャル基板を用いる。

ＳｉＣ基板の洗浄については、次のような手順で予備洗浄を行う。

（１）９０℃に加熱したＳＰＭ洗浄液（Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂＝５：１）にＳｉＣ基板を３０分間浸し、基板表面の有機物を除去する。

（２）脱イオン水で十分にリンスした後、塩酸（ＨＣｌ）、王水（ＨＣｌ：ＨＮＯ₃＝３：１）の順にそれぞれ約１０分、３０分間ＳｉＣ基板を浸し、金属類を除去する。

（３）脱イオン水で再度十分にリンスした後、フッ酸（ＨＦ）に数分間浸し、基板表面の酸化膜を除去する。

（４）脱イオン水で十分リンスを行う。

次に、ＳｉＣのＭＯＳ界面準位密度を減少させるためのＲＣＡ洗浄の手順について説明する。

（１）９０℃に加熱したＳＰＭ洗浄液（Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂＝５：１）にＳｉＣ基板を１０分間浸し、強力な酸化力で有機物を除去する。

（２）次に、脱イオン水で十分にリンスした後、８０℃に加熱したＡＰＭ洗浄液（ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：５）にＳｉＣ基板を１０分間浸し、基板表面のパーティクルを除去する。

（３）次いで、脱イオン水で十分にリンスした後、希フッ酸（０．５％、ＤＨＦ）に１分間浸し、酸化膜を除去する。

（４）次いで、再び脱イオン水で十分にリンスを行う。

（５）次に、８０℃に加熱したＨＰＭ洗浄液（ＨＣｌ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：１：６）に１０分間浸し、基板表面の金属汚染を除去する。

（６）再度、上記（２）、（３）、（４）を繰り返す。

上記したような手順でＳｉＣ基板をＲＣＡ洗浄後、大気中に曝すと、基板上に自然酸化膜が形成されてしまう。その自然酸化膜中には、ピンホール、サブオキサイド（ｓｕｂｏｘｉｄｅ）などの欠陥が多く含まれており、膜の品質を悪化させると推測される。また、酸化膜形成前の表面の平坦性は、酸化膜形成後の界面の平坦性に大きく影響を及ぼし、平坦性が低下するにつれてＳｉＯ₂膜の絶縁耐圧やＭＯＳＦＥＴのチャネル移動度が低下することが明らかになっている。

そこで、本発明では酸化膜形成前に均一な化学酸化膜を形成することにより、膜質の改善を図った。

本発明では、上記したＲＣＡ洗浄後に基板を８０℃に加熱した過酸化水素水（３０％）に３０分間浸し、液相において均一な化学酸化膜を形成した。このプロセスはＳｉ基板、ＳｉＣ基板両方について採用した。

次に、洗浄後のＳｉＣ基板への膜の形成方法について説明する。

図１０は本発明にかかるＳｉＣ半導体装置のプラズマ酸化の工程図である。

（１）サンプルとしてのＳｉＣ基板を膜形成室に導入し、０．７〜１．１Ｔｏｒｒの条件下で、保護酸化膜を形成するためのＯ₂（２ｓｃｃｍ）を供給しながら４０℃／ｍｉｎの温度勾配で昇温を行う。

（２）測定温度が設定値で安定した後、所望の流量のＯ₂（例えば、６ｓｃｃｍ）とＫｒガス（例えば、６０ｓｃｃｍ）を導入し、マイクロ波電力を印加してプラズマを点灯させ膜形成を開始する。

（３）所定時間酸化を行った後、マイクロ波電力の供給を停止し、導入ガスをＮ₂ガス（例えば、１０ｓｃｃｍ）に切り替え、−３０℃／ｍｉｎの温度勾配で降温する。

なお、上記処理において、マイクロ波は、２．４５ＧＨｚ、マイクロ波パワーは２００〜２５０Ｗ、Ｏ₂流量は２〜８ｓｃｃｍ、Ｋｒガス流量は６０〜８０ｓｃｃｍである。

ここで、Ｏ₂の希釈ガスとしてＫｒガスを使用しているがその理由を以下に述べる。

図１１は本発明のＳｉＣ半導体装置の処理中における酸素分子と希ガスのエネルギー図である。

この図に示すように、酸素分子は基底状態より数ｅＶ程度高いエネルギー状態に複数の分子励起状態（Ｏ₂ ^*）が存在する。Ｈｅ以外の希ガスはイオン化エネルギーが比較的低く、放電しやすい。また、寿命の長い準安定状態が存在するので、このエネルギーを混合ガス種の励起に活用できる。分子状の酸素活性種は原子状の酸素活性種と比較して酸化膜中を拡散し難いため、酸化の進行を活発にするためには原子状酸素を励起することが望ましい。

次に、ＳｉＣＭＯＳＦＥＴの製造方法について説明する。

以下に、ＳｉＣＭＯＳＦＥＴの作製プロセスを図１２〜図１６を参照しながら順に説明する。

図１２は各プロセスのフォトリソグラフィ用マスクパターン（ＳｉＣＭＯＳＦＥＴ）を示す図であり、図１２（ａ）はマーカ形成用、図１２（ｂ）はソースおよびドレイン領域用、図１２（ｃ）はコンタクトホール形成用、図１２（ｄ）はゲート電極形成用のそれぞれのマスクパターンを示している。ここで、マーカ、ソース・ドレイン等のパターンの形成はフォトリソグラフィ（リフトオフ用レジスト使用）によって行った。

〔Ａ〕マーカ形成工程
図１３は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のマーカ形成工程を示す図である。

（１）まず、図１３（ａ）に示すように、基板３１、エピタキシャル層３２、Ａｌ膜３３を順次形成する。

（２）次に、図１３（ｂ）に示すように、Ａｌ膜３３上にレジスト３４を塗布してフォトリソグラフィによりレジスト３４にエッチング部３５を形成する。

（３）次いで、レジスト３４をマスクにして、図１３（ｃ）に示すように、Ａｌ膜３３の部位にエッチング部３６を形成する。

（４）次に、図１３（ｄ）に示すように、レジスト３４を除去する。

（５）次に、図１３（ｅ）に示すように、反応性イオンエッチング（ＲＩＥ）により、ＳｉＣエピタキシャル層３２にエッチング部（マーカ）３７をエッチングする。

このように、基板全面にＡｌ（厚さ：０．３μｍ）膜３３を真空蒸着した後、レジスト３４を塗布し、フォトリソグラフィ〔図１２（ａ）参照〕によってパターニングし、Ａｌ膜３３を６０℃のリン酸（Ｈ₃ＰＯ₄）：酢酸（ＣＨ₃ＣＯＯＨ）：硝酸（ＨＮＯ₃）＝２５０：２０：３混合液に浸し、開口部のＡｌ膜３３をエッチングする。レジスト３４を除去した後、ＲＩＥにより、ＳｉＣエピタキシャル層３２をエッチングしてマーカ３７を形成する。なお、ＲＩＥの条件を表１に示す。

〔Ｂ〕ソース・ドレイン領域の形成工程
図１４は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のソース・ドレイン領域の形成工程を示す図である。以降の処理工程においては、上記したマーカが基準となって処理が行われていく。

（１）まず、図１４（ａ）に示すように、基板３１、エピタキシャル層３２、Ａｌ膜３３を形成し、そのＡｌ膜３３上にレジストを塗布し、露光、現像を行い、レジストのパターニング３８を行う。

（２）次いで、図１４（ｂ）に示すように、そのパターニングされたレジスト３８をマスクにして、Ａｌ膜３３のエッチングを行い、パターニングされたＡｌ膜３３Ａを形成する。なお、３９はＡｌ膜３３のエッチング部である。

（３）次に、図１４（ｃ）に示すように、そのパターニングされたレジスト３８及びパターニングされたＡｌ膜３３ＡをマスクにしてＰ（リン）イオン（Ｐ⁺）の注入を行う。

（４）次に、図１４（ｄ）に示すように、パターニングされたＡｌ膜３３Ａ及びパターニングされたレジスト３８をリフトオフして除去した後、アニールし、ｎ⁺拡散層４０，４１を形成する。

すなわち、上記（１）でフォトリソグラフィによってソース・ドレイン用の窓を開け〔図１２（ｂ）参照〕、Ａｌ膜をエッチングし、Ｐ⁺を注入する。なお、表２にそのイオン注入条件を、図１５に注入プロファイルを示す。

図１５において、横軸は深さ（μｍ）、縦軸は濃度（ｃｍ^-3）を示し、ここでは、Ｐ⁺を１０ｋｅＶ〜１１０ｋｅＶで４段階注入（３００℃）し、トータル・ドースは１．４×１０¹⁵ｃｍ^-2である。そして、注入深さは約０．２μｍである。Ａｌ膜、レジストを除去した後、注入したＰ⁺を活性化させるためにアニールを行う。アニールはＳｉＣＣＶＤ装置を用いて行い、Ａｒ雰囲気（流量：１ｓｌｍ）、常圧、１６００℃、２０分間の条件で行った。高温でのアニール中に、ＳｉＣ最表面からＳｉ原子が蒸発して最表面がグラファイト化している可能性があるため、アニール後に１１００℃、２０分間の犠牲酸化を施して表面層を除去した。なお、図１５において、実線の曲線は、点線で示された複数の分布の和である。

〔Ｃ〕ゲート絶縁膜の形成工程
図１６は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート絶縁膜の形成工程を示す図である。

ここでは、図１６における表面にシリコン酸化（ＳｉＯ₂）膜からなるゲート絶縁膜４２を表３に示す条件で、リモートプラズマ酸化法により形成する。

すなわち、基板温度は８８０℃、Ｏ₂流量は２ｓｃｃｍ、Ｋｒ流量は７０ｓｃｃｍ、酸化圧力は０．７〜１．１Ｔｏｒｒ、マイクロ波電力は２１５Ｗ、酸化時間は７時間、降温速度は３℃／ｍｉｎ、酸化膜厚は２７．０ｎｍである。

〔Ｄ〕コンタクトホールの形成工程
図１７は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のコンタクトホールの形成工程を示す図である。

（１）まず、図１７（ａ）に示すように、ゲート酸化膜４２上にフォトリソグラフィによってコンタクトホール形成用のレジストパターン４３を形成する。

（２）次いで、図１７（ｂ）に示すように、レジストパターン４３をマスクにして、ゲート酸化膜４２をエッチングして、パターニングされたゲート酸化膜４２′を形成する。

（３）次に、図１７（ｃ）に示すように、Ａｌ膜４４を蒸着する。

（４）次に、図１７（ｄ）に示すように、レジストパターン４３及びＡｌ膜４４をリフトオフして除去して、ソース・ドレイン電極４５，４６を形成するとともに、基板３１の裏面にＴｉ／Ａｌ電極膜４７を蒸着する。

このように、コンタクトホールのマスク〔図１２（ｃ）参照〕を形成し、パターン開口部のゲート酸化（ＳｉＯ₂）膜４２をＢＨＦによりエッチングする。その後、ソース・ドレイン電極４５，４６用のＡｌ膜（０．１μｍ）４４を全面蒸着し、９０℃のレジスト剥離液によってリフトオフする。基板３１の裏面にＴｉ（１０ｎｍ）／Ａｌ電極膜（１００ｎｍ）４７を蒸着し、Ａｒ雰囲気、６００℃で１０分間、電極のＰＭＡを行う。

〔Ｅ〕ゲート電極の形成工程
図１８は本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート電極の形成工程を示す図である。

（１）まず、図１８（ａ）に示すように、表面にレジストを塗布して、露光、現像を行い、レジストのパターニング４８を行う。

（２）次いで、図１８（ｂ）に示すように、パターニングされたレジスト４８上にＡｌ膜（０．１μｍ）４９を蒸着する。

（３）次に、図１８（ｃ）に示すように、パターニングされたレジスト４８及びＡｌ膜４９をリフトオフして除去して、ゲート電極５０を形成する。

最後に、フォーミングガス雰囲気中において４５０℃、１０分間のＰＭＡを行う。

図１９は本発明の実施例のトランジスタのゲート絶縁膜の形成の模式図である。ここでは、ワイドバンドギャップを有し、超低損失パワーデバイスに有用なＳｉＣのゲート絶縁膜の製造方法について説明する。

ここでは、ＳｉＣからなる基板６１上にＳｉＣエピタキシャル層６２を形成し、そのＳｉＣエピタキシャル層６２にｎ⁺拡散層６３，６４を形成し、その上にトランジスタのゲート絶縁膜６５を形成する。

その製造方法としては、例えば、熱酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスでのプラズマ処理によって窒化を行って、トランジスタのゲート絶縁膜６５を得るようにしている。

すなわち、Ｏ₂流量２ｓｌｍ、常圧、温度１１５０℃の条件で２時間、熱酸化（乾燥酸素）によって酸化膜（膜厚４２ｎｍ）を形成した後、引き続いて、Ｎ₂流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行ってゲート絶縁膜６５を有するＭＯＳＦＥＴを作製する。

また、その他の製造方法としては、酸素あるいはＮ₂Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスでのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜６５を得る。すなわち、Ｎ₂Ｏ流量０．２ｓｌｍ、Ｎ₂流量２ｓｌｍ、常圧、温度１２８０℃の条件で７時間、Ｎ₂Ｏによる高温酸化によって酸化膜（膜厚４６ｎｍ）を形成した後、引き続いて、Ｎ₂流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行って同様のＭＯＳＦＥＴを作製する。

このように、ＳｉＣからなる半導体基板上にシリコン酸化膜を形成する方法において、酸化膜形成後、窒素ガス又は窒素ガスと希ガスからなる混合ガスをプラズマ励起し、基板をプラズマ窒化処理する。希ガスはＫｒ又はＡｒが好ましく、処理温度は７００〜１３００℃である。第１ステップの酸化膜形成はプラズマ酸化処理、酸素による通常の熱酸化処理又はＮ₂Ｏによる熱酸化処理により行われる。４Ｈ−ＳｉＣの（０００１）面を用いて、ソース・ドレイン領域形成後、Ｎ₂／Ｋｒ流量３０／７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、温度８５０℃、３０分間のプラズマ処理を行い、チャネル移動度は、酸化膜形成がプラズマ酸化処理の場合で５８ｃｍ²／Ｖｓ、熱酸化処理の場合で５６ｃｍ²／Ｖｓ、Ｎ₂Ｏ熱酸化処理の場合で７１ｃｍ²／Ｖｓと高い値を得た。閾値電圧は３Ｖ以下である。

以下、実験例について説明する。
（サンプルＡ：プラズマ酸化）（比較例）
Ｏ₂流量６ｓｃｃｍ、Ｋｒ流量６０ｓｃｃｍ、圧力１．２Ｔｏｒｒ、マイクロ波電力２３０Ｗ、温度９００℃の条件で５時間プラズマ酸化を行い、厚さ３５ｎｍの酸化膜を形成し、ｎチャネル反転ＭＯＳＦＥＴを作製した。基板は４Ｈ−ＳｉＣ（０００１）面８°オフ上のｐ型エピタキシャル成長層で、成長層のアクセプタ密度は２×１０¹⁶ｃｍ^-3である。
（サンプルＢ：プラズマ酸化＋プラズマ窒化）
サンプルＡと同様のプラズマ酸化を行った後、引き続いてＮ₂流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、「プラズマ窒化」を行って同様のＭＯＳＦＥＴを作製した。
（サンプルＣ：酸素による熱酸化）
通常の熱酸化（乾燥酸素）によって酸化膜を形成し、ＭＯＳＦＥＴを作製した。熱酸化の条件は、Ｏ₂流量２ｓｌｍ、常圧、温度１１５０℃、２時間であり、酸化膜厚は４２ｎｍである。
（サンプルＤ：酸素による熱酸化＋プラズマ窒化）
サンプルＣと同様の熱酸化を行った後、引き続いて、Ｎ₂流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、「プラズマ窒化」を行って同様のＭＯＳＦＥＴを作製した。
（サンプルＥ：Ｎ₂Ｏによる熱酸化）（比較例）
Ｎ₂Ｏによる高温酸化によって酸化膜を形成し、ＭＯＳＦＥＴを作製した。熱酸化の条件は、Ｎ₂Ｏ流量０．２ｓｌｍ、Ｎ₂流量２ｓｌｍ、常圧、温度１２８０℃、７時間であり、酸化膜厚は４６ｎｍである。
（サンプルＦ：Ｎ₂Ｏによる熱酸化＋プラズマ窒化）
サンプルＥと同様の熱酸化を行った後、引き続いて、Ｎ₂流量３０ｓｃｃｍ、Ｋｒ流量７０ｓｃｃｍ、圧力１．５Ｔｏｒｒ、マイクロ波電力２００Ｗ、温度８５０℃の条件で３０分間、プラズマ窒化を行って同様のＭＯＳＦＥＴを作製した。

一例として、サンプルＣ（比較例）とサンプルＤの４Ｈ−ＳｉＣＭＯＳＦＥＴ（本発明）のドレイン特性を示す。

図２０は比較例としてのサンプルＣのドレイン特性図、図２１は本発明のサンプルＤのドレイン特性図であり、図２０の横軸はドレイン電圧Ｖ_D（Ｖ）、縦軸はドレイン電流Ｉ_D（μＡ）、図２１の横軸はドレイン電圧Ｖ_D（Ｖ）、縦軸はドレイン電流Ｉ_D（ｍＡ）を示している。なお、ここで、ゲートのＬ／Ｗは１０／１５０μｍである。

これらの図から明らかなように、サンプルＤの方が高いドレイン電流が得られている。

なお、各サンプルの実効チャネル移動度（ゲート電圧１５Ｖ時）と閾値電圧を表４に示す。

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

本発明のＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置は、ワイドバンドギャップを有し、超低損失パワーデバイスに利用可能である。

本発明の実施例を示すＳｉＣ半導体装置のプラズマ酸化膜の製造装置の構成図である。本発明の実施例を示すＳｉＣ酸化膜の膜厚の酸化時間依存性を示す図である。本発明の実施例を示すＳｉＣＭＯＳキャパシタの断面図である。本発明の実施例を示すＳｉＣ酸化膜の電流−電圧特性図である。本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの断面図である。本発明の実施例を示すｎチャネルＳｉＣＭＯＳＦＥＴの代用図面としての上面写真である。本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ドレイン電圧特性図である。本発明の実施例を示すＳｉＣＭＯＳＦＥＴのドレイン電流−ゲート電圧特性図である。本発明の実施例を示すＳｉＣＭＯＳＦＥＴのチャネル移動度の実効電圧依存性特性図である。本発明にかかるＳｉＣ半導体装置のプラズマ酸化の工程図である。本発明のＳｉＣ半導体装置の処理中における酸素分子と希ガスのエネルギー図である。本発明のＳｉＣ半導体装置の製造プロセスにおけるフォトリソグラフィ用マスクパターン（ＳｉＣＭＯＳＦＥＴ）を示す図である。本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のマーカ形成工程を示す図である。本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のソース・ドレイン領域の形成工程を示す図である。本発明のＳｉＣ半導体装置の製造プロセスにおけるＰ⁺注入プロファイル（ＭＯＳＦＥＴのソース・ドレイン領域）を示す図である。本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート絶縁膜の形成工程を示す図である。本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のコンタクトホールの形成工程を示す図である。本発明の実施例のＳｉＣＭＯＳＦＥＴの製造工程中のゲート電極の形成工程を示す図である。本発明の実施例のトランジスタのゲート絶縁膜の形成の模式図である。比較例としてのサンプルＣのドレイン特性図である。本発明のサンプルＤのドレイン特性図である。

符号の説明

１マイクロ波導波管
２プラズマ発光装置
３石英チャンバー
４赤外線ランプ
５基板（試料）
６観察窓
７ガス供給口
８ガス排出口
１１底部のＡｌ電極膜
１２ｎ⁺−ＳｉＣ基板
１３ｎ−ＳｉＣエピタキシャル膜
１４シリコン酸化（ＳｉＯ₂）膜
１５Ａｌ電極膜
２１Ｔｉ／Ａｌ電極膜
２２ｐ⁺−ＳｉＣ基板
２３ｐ−ＳｉＣエピタキシャル層
２４，２５，４０，４１，６３，６４ｎ⁺拡散層
２６シリコン酸化（ＳｉＯ₂）膜（ゲート酸化膜）
２７，４５ソース電極
２８，４６ドレイン電極
２９，５０ゲート電極
３１基板
３２エピタキシャル層
３３，４４，４９Ａｌ膜
３３ＡパターニングされたＡｌ膜
３４レジスト
３５レジストのエッチング部
３６，３９Ａｌ膜のエッチング部
３７エッチング部（マーカ）
３８，４８パターニングされたレジスト
４２ゲート絶縁膜
４２′ パターニングされたゲート酸化膜
４３コンタクトホール形成用のレジストパターン
４７Ｔｉ／Ａｌ電極膜
６１ＳｉＣからなる基板
６２ＳｉＣエピタキシャル層
６５トランジスタのゲート絶縁膜

Claims

ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素と希ガスからなる混合ガスをプラズマ励起し、酸素励起活性種として酸素ラジカルを用い、基板温度を５００〜１２５０℃に設定することにより、シリコン酸化膜を形成することを特徴とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、前記基板温度を７００〜１１００℃とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、Ｎ₂Ｏと希ガス、あるいはＮ₂とＯ₂と希ガスの混合ガスをプラズマ励起した活性種によりシリコン酸窒化膜を形成することを特徴とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、前記希ガスはクリプトン、ヘリウム、アルゴン、ネオン又はキセノンであることを特徴とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、前記プラズマ励起はＲＦ、マイクロ波又はＤＣプラズマであることを特徴とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、シリコン酸化膜がトランジスタのゲート酸化膜であることを特徴とするＳｉＣ半導体装置の製造方法。
請求項１記載のＳｉＣ半導体装置の製造方法において、エピタキシャル層付きのＳｉＣの｛０００１｝面±１０°あるいは｛１１−２０｝面±１０°を用いて、酸素／クリプトン混合ガスをマイクロ波で励起し、シリコン酸化膜を形成し、引き続きＮ₂Ｏでの酸窒化処理を行い、トランジスタのゲート酸化膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
請求項１から７の何れか１項記載のＳｉＣ半導体装置の製造方法によって得られるＳｉＣ半導体装置。
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、プラズマ酸化を行った後に、引き続いて窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
ＳｉＣからなる半導体基板上に半導体装置を形成する方法において、酸素あるいはＮ₂Ｏを用いた熱酸化を行った後に、窒素ガス、あるいは窒素ガスと希ガスの混合ガスのプラズマ処理によって窒化を行ってトランジスタのゲート絶縁膜を得ることを特徴とするＳｉＣ半導体装置の製造方法。
請求項９又は１０記載のＳｉＣ半導体装置の製造方法によって得られるＳｉＣ半導体装置。