JP2010502031A - 炭化ケイ素ｍｏｓｆｅｔの反転層移動度を改善する方法 - Google Patents

Abstract

ＳｉＣ基板（１２）に基づいて半導体デバイスを製造する方法であって、５×１０^１１ｃｍ^−２未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度でＳｉＣ基板（１２）のＳｉ終端面上に酸化物層（１４）を形成するステップ（２０１）と、酸化物形成のステップで形成された深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するＳｉＣベースＭＯＳＦＥＴ（１０）の製造を可能にするために、酸化されたＳｉＣ基板を水素含有環境でアニールするステップ（２０２）とを備える方法。ＳｉＣ基板のＳｉ面が迅速な酸化を受けると、ＤＴの密度は増加するが、ＮＩＴの密度は減少することが本発明者等によって見いだされた。本発明によれば、迅速な酸化中に形成された深いトラップは水素アニーリングによって不活性化され、それにより、酸化物上に形成された半導体デバイスの閾値電圧は著しく低減され得る。

Description

本発明は、一般に、炭化ケイ素（ＳｉＣ）金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の反転層移動度を改善する方法に関する。特に、本発明は、改善された反転層移動度をもつＭＯＳＦＥＴを製造するためにＳｉＣ基板のＳｉ面上にゲート酸化膜を形成することに関する。

ケイ素（Ｓｉ）は、過去３０年間最も一般的で広く使用されている半導体材料である。この間に、Ｓｉデバイス技術は、絶え間ない洗練と改善とのために高度なレベルに達した。この絶え間ない改善の結果は、ケイ素パワー・デバイスを、この材料について予測されている理論的最大パワー限界に現在近づいている効率のレベルにした。これは、デバイス設計と処理とのさらなる洗練が性能の実質的な改善をもたらしそうにないことを意味する。しかし、この事態は、シリコン・パワー・デバイスが大きい動作損失を伴って作動する様々な現在又は将来の用途には受け入れられない。この状況を軽減するために、材料科学者は様々な広バンドギャップ半導体をケイ素に代わるものと見なしている。

炭化ケイ素（ＳｉＣ）は、高電圧、高周波、及び高温の用途にとって理想的な半導体材料である。これは、主として、ＳｉＣの大きい臨界電界（Ｓｉよりも１０倍高い）、大きいバンドギャップ（Ｓｉの３倍）、大きい熱伝導率（Ｓｉの４倍）、及び大きい電子飽和速度（Ｓｉの２倍）による。これらの性質により、ＭＯＳＦＥＴなどのデバイスを製作するのにＳｉＣはＳｉの理想的な代替品になる。ＳｉＣ ｎチャネル・エンハンスメント・モードＭＯＳＦＥＴ（本明細書ではＳｉＣ ＭＯＳＦＥＴと言う）は、高電圧、高速、及び高周波で動作する用途にとって理想的である。

炭化ケイ素を金属酸化物半導体電界効果トランジスタに使用するために、酸化物層がＳｉＣ基板上に形成される。酸化物はＳｉＣ結晶のＣ面又はＳｉ面上に形成され得る。しかし、Ｃ面上に成長されたエピタキシャル層は現在市販されておらず、従ってＳｉ面上にゲート酸化膜を形成することが望ましい。

しかし、ＳｉＣ基板のＳｉ面上に現在製作されているＳｉＣ ＭＯＳＦＥＴは非常に低い反転層移動度（約１ｃｍ^２／Ｖｓ）を示しており、それは予想される移動度値の１００分の１である。これは大きい電力浪費と効率の損失とをもたらし、それがＳｉ対応品と比較してＳｉＣ ＭＯＳＦＥＴを魅力のないものにしている。低い反転層移動度は、主として、電流電導が生じる、ゲート酸化膜と炭化ケイ素基板との間の低品質の界面に起因する。具体的には、ゲート酸化膜とＳｉＣ基板との間の界面が多数の界面トラップを有し、それが反転チャネルを通って移動する電子と様々な方法で相互作用する。

Ｅｉｉｃｈｉ Ｏｋｕｎｏ及びＳｈｉｎｊｉ ＡｍａｎｏによるＭａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、３８９〜３９３巻、２００２年の「Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ ｉｎ ４Ｈ−ＳｉＣ ＭＯＳ ｂｙ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ」の論文に、この問題は酸化を迅速に行うことによって緩和され得ることが開示されている。これにより、伝導帯端の近くの界面エネルギーをもつトラップである界面近傍トラップ（ｎｅａｒ ｉｎｔｅｒｆａｃｅ ｔｒａｐ）が低密度になる。

しかし、ＳｉＣの迅速な酸化を実行すると、半導体素子の閾値電圧が増加するというマイナスの副作用がある。

本発明の目的は、前述の問題を緩和し、半導体デバイスの製造に使用されるとき改善された反転チャネル移動度をもたらすが、閾値電圧が十分に低いＳｉＣ基板のＳｉ面上の酸化物層を提供することである。

この及び他の目的は、５×１０^１１ｃｍ^−２未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度でＳｉＣ基板のＳｉ終端面上に酸化物層を形成するステップと、酸化物形成のステップで形成された深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するＳｉＣベースＭＯＳＦＥＴの製造を可能にするために、酸化されたＳｉＣ基板を水素含有環境でアニールするステップとを備える、ＳｉＣ基板に基づいて半導体デバイスを製造する方法によって達成される。

本出願の文脈では、「界面近傍トラップ」（ＮＩＴ）はＳｉＣ基板の伝導帯端から０．１から０．８ｅＶの距離にある界面トラップであると理解されるべきである。

酸化物−ＳｉＣ界面のＮＩＴの密度を決定するのに好適な方法はよく知られている熱誘電緩和電流技法（ｔｈｅｒｍａｌ ｄｉｅｌｅｃｔｒｉｃ ｒｅｌａｘａｔｉｏｎ ｃｕｒｒｅｎｔ ｔｅｃｈｎｉｑｕｅ、ＴＤＲＣ）であり、それは参考文献、Ｔ．Ｅ．Ｒｕｄｅｎｋｏ、Ｉ．Ｎ．Ｏｓｉｙｕｋ，Ｉ．Ｐ．Ｔｙａｇｕｌｓｋｉ、Ｈ．Ｏ．Ｏｌａｆｓｓｏｎ、Ｅ．Ｏ．Ｓｖｅｉｎｂｊｏｒｎｓｓｏｎ、Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒ．、４９巻（２００５年）、５４５頁に説明されている。

前述の閾値電圧の増加はフラットバンド電圧の増加の結果であり、言い換えるとＳｉＣバンドギャップの中間に近い界面エネルギー（一般に伝導帯端から０．８〜２ｅＶ）をもつトラップである「深いトラップ」（ＤＴ）の密度の増加によって引き起こされるという認識に本発明は基づく。ＳｉＣ基板のＳｉ面が迅速な酸化を受けると、ＤＴの密度は増加するが、ＮＩＴの密度は減少することが本発明者等によって見いだされた。本発明によれば、迅速な酸化中に形成された深いトラップは水素アニーリングによって不活性化することができ、それにより、酸化物上に形成された半導体デバイスの閾値電圧は著しく低減される。

ＳｉＣ上に形成された酸化物の酸化後アニーリング（ＰＯＡ）が、従来技術で、例えば、Ｊｕｎｊｉ Ｓｅｎｚａｋｉ等によるＩＥＥＥ Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔｔ．、２３巻、２００２年１月の「Ｅｘｃｅｌｌｅｎｔ ｅｆｆｅｃｔｓ ｏｆ Ｈｙｄｒｏｇｅｎ Ｐｏｓｔｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌｉｎｇ ｏｎ Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｏｆ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ Ｆａｂｒｉｃａｔｅｄ ｏｎ （１１２０） Ｆａｃｅ」で提案された。しかし、この論文は商業的に使用されるＳｉＣ面に垂直であるＳｉＣのａ面に関係しており、水素ＰＯＡの効果が主としてチャネル移動度と関連して説明された。同論文は、ＳｉＣのＳｉ面に関する初期の研究で著者等は、水素ＰＯＡがＮＩＴの密度を低減することを報告したと述べている。従って、当業者は、水素ＰＯＡがＳｉ面の深い界面トラップを低減することを推測する根拠がないはずである。さらに、当業者は、半導体デバイスの閾値電圧を低下させるために深いトラップの数をほとんど減らそうとしないであろう。実際に、ＳｉＣ−酸化物界面でのＤＴの発生は、本発明者等の知る限り、これまで知られていない。

酸化速度は、１１５０℃の温度で毎時少なくとも７００オングストロームの最大値を有することができる。例えば、パラメータが１気圧で毎分３０立方センチメートル（標準状態下）の流量の酸素ガスを使用する同じ温度での従来の酸化によって達成される最大酸化速度の少なくとも５倍、酸化速度が高いことが好ましい。

そのように高められた酸化速度では、反転層移動度は従来のプロセス・パラメータを使用する酸化と比較して１０から１００倍増加することが本発明者等によって実証された。

十分に高い酸化速度は、有利には、酸化速度増強剤によって達成され得る。

そのような酸化速度増強剤はＳｉＣ基板のＳｉ面上の酸化の速度を増加させることができる任意の物質とすることができ、そのような物質は様々な方法で利用されてもよく、それらのうちのいくつかが以下で説明される。

酸化増強剤の使用なしに、例えば高温及び／又は高圧力で酸化を行うことによって「自然酸化速度」を十分に高い酸化速度に増加させることが可能かもしれない。しかし、これは非常に高い温度（１３００〜１４００℃）を必要とし、それが炉、保持具（いわゆる「ボート」）などのような使用可能な機器の範囲を厳しく制限することになる。さらに、そのように高められた温度でＳｉＣ基板のＳｉ面に酸化物を形成するのは、プロセス許容範囲を非常に制限することになり、それは得られる構成要素歩留りに有害な影響があると予想される。

酸化速度増強剤は、ＳｉＣ基板のＳｉ終端面の酸化中に酸化チャンバに導入され得る。

酸化速度増強剤のそのような導入は、例えば、酸化中に酸化チャンバに酸化速度増強剤を含む固体を挿入すること、酸化速度増強剤が混入された蒸気（例えば水蒸気）を酸化チャンバに供給すること、又は酸化の前に酸化増強剤を含む溶液中にＳｉＣ基板を浸すことなどの様々な方法で行い得る。

酸化増強剤は酸化されるべきＳｉＣ基板の表面上へのイオン注入によるなどの他の方法で処理されることもあり得る。イオン注入の場合には、増強された酸化速度の主要な理由は注入による格子損傷である。場合によっては、注入された元素の存在がさらに酸化速度に影響を及ぼすこともあり得る。Ｓｉのような固有の元素を使用するのは、場合によってはさらなる処理によって除去される必要がある汚染物質が存在しないので特に有利となることがある。

酸化速度増強剤はアルカリ金属とすることができる。十分に高い酸化速度は、ナトリウム、カリウム、及びルビジウムなどのアルカリ金属の存在下での酸化によって達成され得る。

さらに、Ｆｅ、Ｃｒ、Ｃｕ、Ｃｏ、Ｎｉ、Ｔｉなどの金属不純物の存在下での酸化が十分に高い酸化速度をもたらす可能性がある。

特に、ナトリウム（Ｎａ）は酸化プロセスを十分に高い酸化速度まで速めて、反転層移動度が従来の酸化手順によって達成され得るものと比較して１０〜１００倍改善されるレベル（＜５×１０^１１ｃｍ^−２）まで界面近傍トラップ（ＮＩＴ）の数を低減することが実証された。

本発明の一実施形態によれば、酸化物形成のステップは酸化チャンバにＳｉＣ基板を供給するステップと、ＳｉＣ−基板のＳｉ終端面の酸化中にナトリウムを酸化チャンバに導入し、それによって十分に高い酸化速度を達成し、５×１０^１１ｃｍ^−２未満に界面近傍トラップの密度を低減するステップとを備えることができる。

酸化チャンバにナトリウムを導入することによって、十分に高い酸化速度が達成され、それは前述の非常に改善された反転層移動度をもたらす。さらに、ナトリウム・イオンはＳｉＣ−酸化物界面で移動して、迅速な酸化中に形成された深いトラップ（ＤＴ）を取り消す。しかし、ＳｉＣ ＭＯＳＦＥＴの安定動作を達成するには、移動性のナトリウム・イオンを酸化物−ＳｉＣ界面から除去する必要がある。これは、例えば、本発明によるアニールするステップで適切な操作条件を選択することによって達成され得る。

代替として、アニールするステップは、酸化されたＳｉＣ基板中の移動性のナトリウムの量を低減するために、酸化されたＳｉＣ基板に対し、不活性ガス中で第１の酸化後アニールを行うステップと、深いトラップを不活性化するために、酸化されナトリウムが低減されたＳｉＣ基板に対し、水素含有環境で第２の酸化後アニールを行うステップとを備え得る。

第１の酸化後アニール（ＰＯＡ）は、Ａｒ又はＮ_２ベースの環境などの実質的な不活性雰囲気で行われ得る。この第１のＰＯＡによって、ナトリウムは酸化物から外に拡散する。随意に、第１のＰＯＡの後に、酸化物表面に蓄積されたナトリウムを除去するために数ｎｍの酸化物のエッチングが続いてもよい。第１のＰＯＡの後に、現在補償されていないＤＴを水素で不活性化するために第２のＰＯＡが続く。

前述の第１のＰＯＡの代替として、ナトリウムは以降の手順に従って電界によって除去され得る。酸化物層並びにＳｉＣ基板の裏面がアルミニウムなどの金属で覆われる。次に、このサンプルは加熱され、ＵＶ光にさらされながら、１〜２ＭＶ／ｃｍの電界がパッド間に印加される。次に、このサンプルはバイアス下で室温まで冷却される。これにより、事実上、全てのナトリウムがアルミニウム／酸化物界面の方にドリフトする。次のステップで、Ａｌ最上層が除去され、５０ｎｍの酸化物が緩衝ＨＦ溶液で除去される。

本発明の第２の態様によれば、前述の目的は、Ｓｉ終端面を有するＳｉＣ基板と、ＳｉＣ基板のＳｉ終端面上に形成された酸化物層とを備える半導体デバイスであって、ＳｉＣ基板と酸化物との間の界面における界面近傍トラップの濃度が５×１０^１１ｃｍ^−２よりも低く、界面における不活性化された深いトラップの濃度が１０^１２ｃｍ^−２を超える半導体デバイスによって達成される。

この第２の態様の特徴及び利点は、本発明の第１の態様に関連して前述したものと大部分は類似している。

さらに、本発明による半導体デバイスは、有利には、ＳｉＣベースＭＯＳＦＥＴに含まれ得る。

本発明のこれらの及び他の態様が、本発明の一般に好ましい実施形態を示す添付の図面を参照しながら、次により詳細に説明される。

本発明の図は必ずしも正しい縮尺ではないことに留意されたい。図は単なる概略表示であって、本発明の特定のパラメータを表現するものではない。図は、本発明の典型的な実施形態だけを示すものであり、従って、本発明の範囲を限定するものと見なされるべきでない。特に、本発明による方法は、酸化速度を十分に高いレベルに増加させるために、ここではナトリウムである酸化増強剤が酸化中に導入される実施形態を参照しながら説明される。水素不活性化との組み合わせにおける酸化速度が本発明の中心であることに留意されたい。従って、本発明は、カリウム又はルビジウムなどの他のアルカリ金属の導入、他の金属不純物の導入、酸化に先立つＳｉＣ基板へのイオン注入などの所望の酸化速度を達成する任意の他の方法を含むプロセスに、又は十分に高い酸化速度を達成するために酸化パラメータ（温度及び／又は圧力など）を調整する他の方法におけるプロセスに同様に適用可能である。図において、同様の番号付けは同様の要素を示す。

次に図１を参照すると、エンハンスメント型ＮＭＯＳデバイス１０が示される。ＮＭＯＳ１０は一般にＳｉＣ ｐ型ドープ基板１２、酸化物層１４（時にはゲート酸化膜と呼ばれる）、ソース・コンタクト１６、ゲート・コンタクト１８、ドレイン・コンタクト２０、ｎ＋ドープ・ソース領域２２、ｎ＋ドープ・ドレイン領域２４、及び不活性化層２６を備える。図示のように、ソース・コンタクト１６及びドレイン・コンタクト２０は、それぞれソース領域２２及びドレイン領域２４と電気的に接触する。領域２２及び２４並びにコンタクト１６、１８、及び２０は当技術分野で知られている任意の手段を使用して形成することができ、本発明の特徴を限定するものではないことが理解されるべきである。例えば、コンタクト１６、１８、及び２０は堆積された金属（例えばアルミニウム）とすることができる。代替として、ゲート・コンタクト１８は化学気相成長（ＣＶＤ）プロセスを使用して付けられた多結晶シリコンとすることができる。後者の場合には、追加の酸化物層もゲート・コンタクト１８の上部表面及び側部表面上にＣＶＤによって形成され得る。

前述のように、デバイス１０などのＳｉＣ ＭＯＳＦＥＴはしばしば不十分な反転層移動度を示す。反転層移動度は、ソース領域２２からドレイン領域２４までの電子の移動度を指す。本発明は、高い酸化速度で酸化物層１４を形成し、その後、迅速な酸化中に形成された深いトラップ（ＤＴ）を水素の存在下での酸化後アニール（ＰＯＡ）により不活性化することによって酸化物層１４と基板１２との間の界面を改善する。この結果は、図６に関連して以下でさらに示されるように反転層移動度における著しい改善となる。

従来の酸化手順では、酸化物層１４の成長はチャンバ（例えば炉）内で所望の温度にＳｉＣ基板１２を加熱することを必要とする。加熱された後、水素（Ｈ_２）と酸素（Ｏ_２）とのガス状混合物（すなわち、酸化雰囲気）がチャンバに導入される。チャンバ内で、ガス状混合物は発熱性蒸気を形成し、それがＳｉＣ基板１２の上部表面を酸化させてゲート酸化膜１４を形成する。これは湿式酸化として知られている。代替として、別の形態の湿式酸化は、熱い脱イオン水を通してバブリングされた窒素（Ｎ_２）又は酸素（Ｏ_２）を加熱された炉の中に導入することによって行われ得る。水素と酸素とのガス状混合物と同様に、水蒸気で飽和された窒素はＳｉＣ基板１２の上部表面を酸化させてゲート酸化膜１４を形成する。代替として、いわゆる乾式酸化を使用することができ、酸素（Ｏ_２）ガスだけがチャンバに導入されてＳｉＣ基板上に酸化物が形成される。

図２は、４Ｈ−ＳｉＣのＳｉ面の従来の酸化の後の酸化物−ＳｉＣ界面の状況を概略的に示す。

図２において、支配的な界面トラップ１００はＳｉＣ基板の伝導帯端１０１の近くに示される。Ｓｉ面の従来の酸化の後、界面近傍トラップ（ＮＩＴ）１００は一般に約１０^１３ｃｍ^−２の密度で存在する。ＮＩＴ１００はＭＯＳＦＥＴの反転層で利用可能な電子の大部分をトラップし、低い移動度（１ｃｍ^２／Ｖｓ）が観察される。深いトラップ（ＤＴ）は低い１０^１１ｃｍ^−２範囲の密度を有し、図示されていない。

本発明による方法を概略的に示す流れ図である図３において、５×１０^１１ｃｍ^−２未満の界面近傍トラップ（ＮＩＴ）の表面濃度を達成するために、第１のステップ２０１において十分に高い酸化速度（一般に１１５０℃で毎時少なくとも７００オングストローム）でＳｉＣ基板のＳｉ面上に酸化物が形成される。迅速な酸化はいわゆる深いトラップ（ＤＴ）の形成をもたらすことが本発明者等によって見いだされた。これらのＤＴは反転層移動度にわずかしか影響しないが、デバイスの閾値電圧を大きくする（約２０〜４０Ｖ）。高い反転層移動度と低い閾値電圧とを有する安定したＳｉＣ ＭＯＳＦＥＴの形成を可能にするために、酸化されたＳｉＣ基板は引き続きステップ２０２において水素含有環境でアニールされる。この水素アニールのために適切なアニール・パラメータを選択することによって、ステップ２０１における迅速な酸化で形成されたＤＴは、ＮＩＴの濃度を著しく増加させることなく、又は例えば温度及び／又は光への露光に関してデバイスの安定性に有害な影響があるいかなる元素も導入することなしに不活性化され得る。

図４の流れ図及び図５ａ〜ｃの簡単化されたエネルギー準位図を参照しながら、本発明による方法の第１の実施形態が説明される。

図４に本発明による方法の第１の実施形態が示され、ＳｉＣ基板が第１のステップ３０１において酸化チャンバに供給される。次のステップ３０２において、ここではナトリウムの形態の酸化速度増強剤が酸化チャンバに導入される。ナトリウムはいくつかの実績のある方法のうちのいずれかによって酸化中に酸化チャンバに導入され得る。
（ｉ）１個の焼結アルミナ又はアルミナ・キャリア・ボートが酸化中に酸化チャンバに挿入される。ナトリウムは焼結アルミナ中に汚染として存在し、酸化中にＳｉＣ表面に拡散する。
（ｉｉ）ナトリウムはナトリウム汚染された水蒸気を酸化中に酸化チャンバに供給することによって導入される。これは、ナトリウムで故意に汚染された脱イオン水によって窒素をバブリングすることによって行われ得る。
（ｉｉｉ）ＳｉＣサンプルがナトリウム含有溶液中に浸され、その後、酸化のために酸化チャンバに装着される。

次に図５ａを参照すると、前述の酸化プロセスの完了後の酸化物−ＳｉＣ界面の状況が概略的に示される。図示のように、大多数の界面トラップ３５０は今や従来の酸化の後の場合（図２参照）よりもＳｉＣの価電子帯３５１に近いエネルギー準位に存在する。図５ａに示された界面トラップ３５０は、約１０^１３ｃｍ^−２の界面トラップ密度を有する深いトラップ（ＤＴ）である。界面近傍トラップ（ＮＩＴ）は今も存在するが低い１０^１１ｃｍ^−２範囲の密度であり、図示されていない。酸化の後、ＤＴは電子で充填され、次にナトリウム・イオン３５２によって補償される。補償は約２００℃で始まるサンプルの冷却中に行われる。酸化物内のナトリウムの量は１次的にはＤＴの濃度に等しい。この手順がこの段階で終了する（ステップ３０２の後）場合、ＮＩＴ密度はわずかであるので、この酸化物を使用して製作されたＭＯＳＦＥＴは高いチャネル移動度を示すことになる。さらに、ＤＴがナトリウムによって補償されているので、それらはデバイスの性能に影響しない（低い閾値電圧が達成される）。しかし、室温の負のゲート・バイアスは、ナトリウムを酸化物−ＳｉＣ界面から離して金属−酸化物界面の方に転送することになるであろう。これは負に帯電したＤＴを残したままにすることになり、大きいフラットバンド電圧シフトがもたらされる。ナトリウムよりも低い移動度を有する他の酸化速度増強剤が使用される場合、酸化速度増強剤イオンは一般に酸化物層を通って拡散することができず、酸化物−ＳｉＣ界面のＤＴにトラップされた電子を補償することができない。この場合、補償されないＤＴが非常に高い閾値電圧（約２０〜４０Ｖ）をもたらすので、デバイスの性能は厳しく影響される可能性がある。

再度図４を参照すると、酸化速度増強剤を導入するステップ３０２の後に、導入された酸化速度増強剤を除去し（必要な場合）、閾値電圧を低減するためにＤＴを不活性化するための水素含有環境での酸化後アニール（ＰＯＡ）のステップ３０３が続く。以下、ＰＯＡの効果が、ナトリウムが酸化速度増強剤として使用される場合について図５ｂ〜ｃを参照しながら説明される。

図５ｂは、ナトリウム汚染された酸化物をフォーミング・ガス（Ａｒ／Ｈ_２）中で酸化後アニールした後の状況を概略的に示す。アニールは、ナトリウムがない清浄な炉（塩素洗浄後）で行われる。アニーリング中に、ナトリウム４００は外に拡散し、一方、水素４０１は酸化物内に拡散する。水素４０１は界面４０３でナトリウムと入れ替わり、深いトラップ（ＤＴ）とパッシブ複合体を形成する。ＤＴの水素不活性化は、正に帯電したナトリウムと負に帯電した深いトラップとの間のクーロン引力よりも安定である。サンプルの冷却中、酸化物−ＳｉＣ界面４０３にナトリウムが利用できる場所はなく、残ったナトリウム４００は酸化物の表面４０４の方に拡散する。ナトリウム４００の残りの部分は、継続されるアニールによって、又は代わりに酸化物層の一部をエッチング除去することによって酸化物層から除去され得る。

フォーミング・ガス（Ａｒ／Ｈ_２）中で酸化物を直接アニールする場合、深いトラップを不活性化するためにＮａの外向き拡散と水素の内向き拡散とを確実にするようにアニールは十分に高い温度で行われるべきである。現在の第１の実施形態の例によれば、酸化されたＳｉＣ基板はＡｒ／Ｈ_２中で１８時間７５０℃でアニールされた。サンプルは窒素中で５００℃から室温まで一定の割合で低減された。その後、サンプル表面近くのナトリウムをエッチング除去するために５ｎｍの表面酸化物層が緩衝ＨＦ溶液中で除去された。Ｃ−Ｖ分析により、サンプルはナトリウムがなくなっており、深いトラップの約７０％が水素によって不活性化されたことが示された。４００℃でＡｒ／Ｈ_２（Ａｒ９０％、Ｈ_２１０％）中で３０分間のさらなる酸化後アニールが深いトラップの不活性化を９０％（ＤＴ＜７×１０^１１ｃｍ^−２）に増加させた。フォーミング・ガス・アニーリングの最適温度を見つけるにはより多くの研究が必要であるが、４００℃に近いように思われる。

図５ｃは、継続されたアニール又は酸化物の上部表面層（５０〜１００Å）のエッチングによって酸化物からナトリウム残留物を除去した後の状況を概略的に示す。ナトリウム濃度は検出限界未満であり、深いトラップの大部分は水素４０１によって不活性化されている。

得られるゲート酸化膜は、低濃度のナトリウム、界面近傍トラップ（ＮＩＴ）、及び深いトラップ（ＤＴ）を含む。これらの酸化物の特性は、低い閾値電圧を有する安定した高いチャネル移動度デバイスをもたらす。

図６は、本発明による方法の第１の実施形態を使用して達成された界面近傍トラップの密度の低減を示す図である。

図６に、酸化物の両端間の電界の関数として界面近傍トラップ（ＮＩＴ）にトラップされた電子の数密度が、それぞれ従来の酸化及び酸化後アニール（ＰＯＡ）、並びに本発明による方法を使用して４Ｈ−ＳｉＣのＳｉ面上に成長された酸化物に対して示される。従来通りに成長された酸化物の曲線４５１は、ＭＯＳキャパシタが利用できる全蓄積電荷を示す点線曲線４５２と共に、蓄積層の電子のほとんど全てがＮＩＴの中にトラップされていることを示す。一方、本発明による方法を使用して成長された酸化物では、ＮＩＴにトラップされた電子の密度は、曲線４５３によって示されるように、５×１０^１１ｃｍ^−２未満であり、酸化物の両端の電界にほとんど影響されない。これらの酸化物を使用して製作されたトランジスタの電界効果移動度（μ_ＦＥ）は、図６の曲線４５１、４５３によって示されたＮＩＴ密度と高度に関連する。従来通りに成長された酸化物を使用すると、約２ｃｍ^２／Ｖｓの反転層移動度が達成され、一方、本発明の方法により製造された酸化物は約１００ｃｍ^２／Ｖｓの反転層移動度をもたらす。

図７に、５×１０^１１ｃｍ^−２未満のＮＩＴの密度を達成するために十分に高い酸化速度で酸化を達成する代替方法が示され、ＳｉＣ基板を供給する第１のステップ５００の後に、供給されたＳｉＣ基板のＳｉ面上にイオン注入を行うステップ５０１が続く。次のステップ５０２において、イオン注入されたＳｉＣ基板は酸化チャンバで酸化される。最後に、ステップ５０３において、酸化物形成のステップ５０２で形成された深いトラップ（ＤＴ）を不活性化し、必要な場合、注入されたイオンを酸化物から除去するために、酸化されたＳｉＣ基板は水素含有環境でアニールされる。

本発明者等は、酸化の前にＳｉＣに１６種の異なる化学元素を注入するための実験を行った。全ての場合に、ＳｉＣの増強された酸化速度が確認され、深いトラップの形成が観察された。増強された酸化速度の主な理由は注入による格子損傷であると考えられる。場合によっては、異種元素（特にアルカリ・イオン及び遷移金属）の存在がさらに酸化速度に影響を及ぼすかもしれない。Ｓｉなどの固有の元素がこの方法で使用される場合、酸化後アニールの目的はＤＴを不活性化するためにサンプル中に水素を導入することだけである。

当業者は、本発明が好ましい実施形態に決して限定されないことを理解されよう。例えば、他のアニール温度、水素含有ガス混合物、及び前述のものよりも長い時間を使用して酸化で形成された深いトラップを不活性化することができる。

要約すれば、本発明は、５×１０^１１ｃｍ^−２未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度でＳｉＣ基板（１２）のＳｉ終端面上に酸化物層（１４）を形成するステップ（２０１）と、酸化物形成のステップで形成された深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するＳｉＣベースＭＯＳＦＥＴ（１０）の製造を可能にするために、酸化されたＳｉＣ基板を水素含有環境でアニールするステップ（２０２）とを備える、ＳｉＣ基板（１２）に基づいて半導体デバイスを製造する方法を提供する。ＳｉＣ基板のＳｉ面が迅速な酸化を受けると、ＤＴの密度は増加するが、ＮＩＴの密度は減少することが本発明者等によって見いだされた。本発明によれば、迅速な酸化中に形成された深いトラップは水素アニーリングによって不活性化され、それにより、酸化物上に形成された半導体デバイスの閾値電圧は著しく低減され得る。

本発明によるエンハンスメント・モードＮＭＯＳ ＳｉＣ−ＭＯＳＦＥＴを示す図である。 従来の酸化の後のＳｉＣ−酸化物界面の状況を概略的に示す簡単化されたエネルギー準位図である。 本発明による方法を概略的に示す流れ図である。 本発明による方法の第１の実施形態を概略的に示す流れ図である。 本発明による方法の第１の実施形態の一ステップ後のＳｉＣ−酸化物界面の状況を概略的に示す簡単化されたエネルギー準位図である。 本発明による方法の第１の実施形態の一ステップ後のＳｉＣ−酸化物界面の状況を概略的に示す簡単化されたエネルギー準位図である。 本発明による方法の第１の実施形態の一ステップ後の後のＳｉＣ−酸化物界面の状況を概略的に示す簡単化されたエネルギー準位図である。 本発明による方法によって達成された界面近傍トラップの密度の低減を示す図である。 本発明による方法の第２の実施形態を概略的に示す流れ図である。

Claims (10)

1. ＳｉＣ基板に基づいて半導体デバイスを製造する方法であって、
   ５×１０^１１ｃｍ^−２未満の界面近傍トラップ密度を達成するのに十分に高い酸化速度で前記ＳｉＣ基板のＳｉ終端面上に酸化物層を形成するステップと、
   前記酸化物形成のステップで形成された複数の深いトラップを不活性化し、それによって、改善された反転層移動度と低減された閾値電圧とを有するＳｉＣベースＭＯＳＦＥＴの製造を可能にするために、前記酸化されたＳｉＣ基板を水素含有環境でアニールするステップと
   を備える方法。
2. 前記酸化速度が、１１５０℃の温度で毎時少なくとも７００オングストロームである最大値を有する、請求項１に記載の方法。
3. 前記十分に高い酸化速度が酸化速度増強剤によって達成される、請求項１又は２に記載の方法。
4. 前記酸化速度増強剤が、前記ＳｉＣ基板の前記Ｓｉ終端面の酸化中に酸化チャンバに導入される、請求項３に記載の方法。
5. 前記酸化速度増強剤がアルカリ金属である、請求項３又は４に記載の方法。
6. 前記酸化速度増強剤がナトリウムである、請求項５に記載の方法。
7. 前記酸化物形成のステップが、
   前記ＳｉＣ基板を酸化チャンバに供給するステップと、
   前記ＳｉＣ基板のＳｉ終端面の酸化中にナトリウムを前記酸化チャンバに導入し、それによって十分に高い酸化速度を達成し、界面近傍トラップの密度を５×１０^１１ｃｍ^−２未満に低減するステップと
   を備える、請求項１に記載の方法。
8. 前記アニールするステップが、
   前記酸化されたＳｉＣ基板中の移動性のナトリウムの量を低減するために、酸化された前記ＳｉＣ基板に対し、不活性ガス中で第１の酸化後アニールを行うステップと、
   前記深いトラップを不活性化するために、酸化されナトリウムが低減された前記ＳｉＣ基板に対し、水素含有環境で第２の酸化後アニールを行うステップと
   を備える、請求項７に記載の方法。
9. Ｓｉ終端面を有するＳｉＣ基板と、
   前記ＳｉＣ基板の前記Ｓｉ終端面上に形成された酸化物層と
   を備える半導体デバイスであって、
   前記ＳｉＣ基板と前記酸化物との間の界面における界面近傍トラップの濃度が５×１０^１１ｃｍ^−２よりも低く、
   前記界面における不活性化された深いトラップの濃度が１０^１２ｃｍ^−２を超える半導体デバイス。
10. 請求項９に記載の半導体デバイスを備えるＳｉＣベースＭＯＳＦＥＴ。

Images