JP2010251589A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2010251589A
JP2010251589A JP2009100778A JP2009100778A JP2010251589A JP 2010251589 A JP2010251589 A JP 2010251589A JP 2009100778 A JP2009100778 A JP 2009100778A JP 2009100778 A JP2009100778 A JP 2009100778A JP 2010251589 A JP2010251589 A JP 2010251589A
Authority
JP
Japan
Prior art keywords
silicon carbide
silicon
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009100778A
Other languages
English (en)
Other versions
JP5197474B2 (ja
Inventor
Akiyuki Furuhashi
壮之 古橋
Hisakazu Tanioka
寿一 谷岡
Tomokatsu Watanabe
友勝 渡辺
Masayuki Imaizumi
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009100778A priority Critical patent/JP5197474B2/ja
Publication of JP2010251589A publication Critical patent/JP2010251589A/ja
Application granted granted Critical
Publication of JP5197474B2 publication Critical patent/JP5197474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供する。
【解決手段】二酸化珪素膜51の形成後、CVD法により、二酸化珪素膜51上に酸窒化珪素膜61を形成する。その後、酸窒化珪素膜61が堆積された炭化珪素基体10を窒化処理反応炉に導入し、窒素酸化物ガス雰囲気中で窒化処理を行う。
【選択図】図7

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、二酸化珪素/炭化珪素界面の界面準位密度を低減する炭化珪素半導体装置の製造方法に関する。
炭化珪素(SiC)は珪素と同様に、熱酸化により二酸化珪素(SiO2)膜を形成することができる。炭化珪素は優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素/二酸化珪素界面には伝導帯に近い多くの界面準位が存在する。この伝導帯に近い界面準位により、MOSFET(MOS field effect transistor)のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。
そこで、界面準位を不活性化するために、一酸化窒素(NO)や一酸化二窒素(N2O)などの窒素酸化物ガス雰囲気中やアンモニア(NH3)ガス雰囲気中での熱処理が行われるが、その中でも一酸化窒素ガスによる酸窒化処理が効果的である。
この一酸化窒素ガス雰囲気での熱処理法は、炭化珪素基板上に二酸化珪素膜を形成した後、生成したカーボンクラスタを一酸化窒素ガスに含まれる窒素原子によって、電気的に不活性化、もしく大気中に外方拡散するというものである。
しかしながら、一酸化窒素ガスは高温になるほど分解しやすく、2NO→N2+O2の反応によって発生する酸素が炭化珪素を酸化し、新たに界面準位を生じる可能性がある。また、酸素が界面欠陥の不活性化に寄与する窒素と結合し、酸化膜外へと拡散することにより、界面欠陥が再び活性化することが考えられる。すなわち、酸窒化処理中には一酸化窒素ガスによる窒化と同時に酸素が窒化を妨げ、窒化効率を低下させるものと考えられる。
効率的な酸窒化処理を行うには、一酸化窒素ガスの分解を抑制し、酸素に対する一酸化窒素の比をできるだけ大きくすることが好ましい。この比を増加させる手段として、特許文献1では、不活性ガスと一酸化窒素ガスとの混合ガス雰囲気中で熱処理を行う手法が開示されている。この方法では、一酸化窒素ガスが100%の場合に比べて、ガス中に含まれる酸素量が減少し、酸素による酸化の進行が減少するとされている。
特開2005−109396号公報
以上説明したように、従来の、炭化珪素半導体装置の製造方法では、界面準位の大幅な低減や信頼性に優れた界面の形成を実現することが難しかった。
本発明は上記のような問題点を解消するためになされたものであり、二酸化珪素層を有する炭化珪素半導体装置において、量産性に優れた実用的なプロセスを用いて、炭化珪素基板と二酸化珪素膜との間の界面準位を大幅に低減することができ、デバイスとしての信頼性と電気特性が優れた炭化珪素半導体装置を提供することを目的とする。
本発明に係る請求項1記載の炭化珪素半導体装置の製造方法は、炭化珪素層を備える炭化珪素半導体装置の製造方法であって、炭化珪素層に接するように二酸化珪素膜を形成する工程(a)と、前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程(b)と、前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程(c)とを備えている。
本発明に係る請求項1記載の炭化珪素半導体装置の製造方法によれば、二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成し、窒素酸化物ガスを含んだ雰囲気中で熱処理するので、酸化防止絶縁膜を設けずに窒化する場合に比べて、窒化処理中の新たな酸化が抑制され、界面準位密度をさらに低減することができる。
本発明に係る実施の形態1の炭化珪素半導体装置の製造方法で形成されたMOSFETの構成を示す断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 酸窒化珪素膜および二酸化珪素積層膜中での酸素の拡散に要するエネルギーを説明する図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態1の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態2の炭化珪素半導体装置の製造方法を説明する断面図である。
<実施の形態1>
図1は、本発明の実施の形態1に係る炭化珪素半導体装置の製造方法によって製造されるMOSFET(MOS field effect transistor)100の断面構造を示す図である。
なお、「MOS」という用語は、古くは金属/酸化物/半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にMOS構造を有する電界効果トランジスタ(以下、単に「MOSトランジスタ」と称す)においては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
例えばMOSトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
従って「MOS」という用語は必ずしも金属/酸化物/半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。すなわち、技術常識に鑑みて、ここでは「MOS」とはその語源に起因した略語としてのみならず、広く導電体/絶縁体/半導体の積層構造をも含む意義を有する。
図1に示すようにMOSFET100は、第1導電型の炭化珪素基板1の主面上に形成される第1導電型の炭化珪素エピタキシャル層で構成されたドリフト層2(炭化珪素層)と、このドリフト層2の上層部に、所定の深さで互いに間隔を開けて形成される第2導電型の2つのベース領域3aと、2つのベース領域3aのそれぞれの表面内に、ベース領域3aよりも浅く形成された第1導電型のソース領域4aと、2つのソース領域4a間に跨るように形成され、2つのソース領域4a、ベース領域3aおよびドリフト層2に接するゲート酸化膜5と、ゲート酸化膜5上に形成された酸化防止絶縁膜6とを備えている。ここで、炭化珪素基板1、ドリフト層2、ベース領域3aおよびソース領域4aを炭化珪素基体10と呼称する。
また、2つのソース領域4a上にはそれぞれソース電極8aが接するように形成され、酸化防止絶縁膜6上にはゲート電極7が形成され、また、炭化珪素基板1のドリフト層2が形成された主面とは反対側の主面上にはドレイン電極9が形成されている。ここで、ゲート電極7は、酸化防止絶縁膜6上において、2つのベース領域3aおよびドリフト層2の上方を覆うとともに、2つのソース領域4aのそれぞれの端縁部の上方にまで延在するように形成されている。
このような構成を有するMOSFET100においては、ゲート電極7に所定の電圧が印加されると、このゲート電極7直下のベース領域3aの表面内に反転チャネル層が形成され、2つのソース領域4aとドリフト層2との間に電荷の流れる経路が形成される。
MOSFET100がnチャネル型である場合、多数キャリアは電子であり、ソース領域4aからドリフト層2へ流れ込む電子は、ドレイン電極9に印加される電圧により形成される電界の作用を受けてドリフト層2および炭化珪素基板1を介してドレイン電極9に到達する。従って、ゲート電極7に電圧を印加して反転チャネル層を形成することで、ドレイン電極9からソース電極8aに電流が流れることになる。
一方、MOSFET100がpチャネル型である場合、多数キャリアが正孔の場合には、ドレイン電極9から注入される正孔が、ドリフト層2を介してベース領域3aに到達し、次いで、ゲート電極7に所定の電圧が印加されることでベース領域3a表面内に形成された反転チャネル層を介してソース電極8aの電位に従ってソース領域4aに流れ込む。これにより、電流がドレイン電極9からソース電極8aに流れることになる。
次に、製造工程を順に示す図2〜図13を用いてMOSFET100の製造方法について説明する。
まず、図2に示す工程において、第1導電型の炭化珪素基板1上に、化学気相成長(CVD:Chemical Vapor Deposition)法を用いたエピタキシャル結晶成長により第1導電型の炭化珪素エピタキシャル層を形成してドリフト層2とする。
炭化珪素基板1の面方位としては(0001)面、(000−1)面、(11−20)面などを用いることができる。また、この炭化珪素基板1のポリタイプとしては、4H、6H、および3Cの何れかを用いることができる。
また、ドリフト層2の厚さは、5〜50μm程度であれば良く、不純物濃度は1×1015〜1×1018cm-3程度であれば良い。
上述の条件でドリフト層2を形成することにより、数100V〜3kV以上の耐圧を有する縦型高耐圧MOSFETを実現することができる。
次に、図3に示す工程において、ドリフト層2上に、後にベース領域3aとなる領域が露出するように開口部を有するマスクRM1を、写真製版技術を用いて形成する。このマスクRM1は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。
マスクRM1の形成後、マスクRM1の上方から第2導電型の不純物をイオン注入し、一対のベース領域3aを形成する。
ここで、MOSFET100をnチャネル型とする場合、ベース領域3aに導入される第2導電型の不純物としては、ボロン(B)またはアルミニウム(Al)が使用可能であり、またpチャネル型とする場合は、第2導電型の不純物として、リン(P)または窒素(N)を使用可能である。
ベース領域3aの深さは、ドリフト層2の厚さを超えないことが要求され、その深さとしては、例えば0.5〜3μmとする。
また、ベース領域3aの第2導電型の不純物濃度は、ドリフト層2における第1導電型の不純物濃度を超える濃度に設定し、例えば1×1017〜1×1019cm-3とする。
次に、マスクRM1を除去した後、図4に示す工程において、後にソース領域4aとなるベース領域3aの一部領域が露出するように開口部を有するマスクRM2を、写真製版技術を用いて形成する。このマスクRM2は、レジスト材、二酸化珪素および窒化珪素を単独で、あるいは組み合わせて構成され、不純物注入阻止マスクとして使用される。
マスクRM2の形成後、マスクRM2の上方から第1導電型の不純物をイオン注入し、2つのベース領域3aのそれぞれの表面内にソース領域4aを形成して炭化珪素基体10を得る。
ここで、MOSFET100をnチャネル型とする場合、ソース領域4aに導入される第1導電型の不純物としては、リン(P)または窒素(N)などを使用することができ、また、pチャネル型とする場合は、ボロン(B)またはアルミニウム(Al)などを使用することができる。
ソース領域4aの深さは、ベース領域3aの深さよりも浅く設定され、ソース領域4aの第1導電型の不純物濃度は、例えば1×1018〜1×1021cm-3程度であれば良い。
次に、マスクRM2を除去した後、基体10を熱処理装置を用いて、炭化珪素基体10を例えば1300〜1900℃の高温条件下で、例えば30秒〜1時間程度熱処理を行うことにより、イオン注入された不純物の電気的な活性化を行う。
次に、図5に示す工程において、炭化珪素基体10を、例えば水(H2O)を含んだ水蒸気雰囲気中で加熱することにより炭化珪素基体10表面を熱酸化する。これにより、炭化珪素基体10の表面に、平均厚さが、約40nmの二酸化珪素膜51を形成する。この熱酸化時の酸化温度は1000℃以上であり、好ましくは1100℃以上1300℃以下である。なお、二酸化珪素膜51は、大気中や酸素ガス雰囲気中での熱酸化により形成しても良い。これらの方法を採用することで、耐圧の優れたゲート酸化膜5を得ることができる。
また、二酸化珪素膜51は、CVD法を用いて堆積する方法を採っても良い。この方法を採用することで、炭化珪素と二酸化珪素界面での炭素量を低減することができる。
二酸化珪素膜51の形成後、図6に示す工程において、化学的気相成長炉(CVD炉)内に炭化珪素基体10を導入し、CVD法により、二酸化珪素膜51上に酸窒化珪素(SixONy)膜61を形成する。
この酸窒化珪素膜61の膜厚は、酸化防止の観点からは十分に厚いほうが良いが、一酸化窒素が二酸化珪素膜51まで到達しないことや、MOSFET100の閾値電圧が酸窒化珪素膜51の厚さに影響を受けることなどを考慮して、1〜50nmとすることが望ましい。
なお、CVD法による酸窒化珪素膜61の形成に使用される材料ガスについては、珪素源として、例えば、シラン、ジクロロシラン、四塩化珪素などを用いることができる。また、窒素源として、例えば、窒素(N、N2)、アンモニアを用いることができ、材料ガスの分解には、熱励起、プラズマ励起、光励起などの方法を用いることができる。
また酸窒化珪素膜61を形成する代わりに、二酸化珪素より酸素が拡散しにくい窒化珪素(SiN)、酸化アルミニウム(Al23)、酸化クロム(Cr23)、酸化チタニウム(TiO2)、酸化ジルコニウム(ZrO2)および酸化タンタル(Ta25)の何れかによって絶縁膜を形成しても良い。
酸窒化珪素膜61の形成後、CVD炉内を降温し、降温後に炭化珪素基体10をCVD炉から取り出し、酸窒化珪素膜61が堆積された炭化珪素基体10を窒化処理反応炉に導入する。そして、窒化処理反応炉を昇温し、炉内が所定の処理温度に到達した時点で、この炉内を、一酸化窒素ガスまたは一酸化二窒素ガス雰囲気で置換し、この窒素酸化物ガス雰囲気および処理温度を所定の時間(条件により10分〜10時間)維持することにより、図7に示す窒化処理を行う。
この窒化処理反応炉内における窒化処理のためのガスについては、上述したガス以外に、窒素、アルゴン、ヘリウムまたはクリプトンなどの不活性ガスで希釈した一酸化窒素ガスまたは一酸化二窒素ガスを用いても良く、また一酸化窒素ガスと一酸化二窒素ガスとを混合して用いても良い。これらのガスを使用することで、窒化を効率的に進めることができる。
また、窒化処理温度としては、900℃〜1450℃が望ましい。これは、900℃以下の低温では、窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しないためである。また、1450℃以上の高温条件下では、一酸化窒素または一酸化二窒素中の分解により生じる酸素による熱酸化が進行し、新たな界面準位が増加するためである。
この窒化処理により、二酸化珪素と炭化珪素との界面の界面準位を低減できる。この効果について、図7におけるドリフト層2、二酸化珪素膜51および酸窒化珪素膜61の積層部分"A"の詳細を示す図8を用いてさらに説明する。
図8に示されるように、ドリフト層2と二酸化珪素膜51との間には、炭化珪素/二酸化珪素界面SFが形成されている。
ここで、二酸化珪素膜51中では、酸素の拡散に要する活性化エネルギーは1.24eVであり、界面準位の不活性化のための窒化に必要な活性化エネルギー(Ea)は2.3eVである。
この活性化エネルギーを熱エネルギーから得ることで、酸素は二酸化珪素膜51中を十分に拡散することができ、二酸化珪素/炭化珪素界面SFでは新たな酸化が進む。一方、酸窒化珪素膜61中では酸素の拡散速度が低く抑えられ、その拡散に要する活性化エネルギーは3.67eVである。
このように、酸窒化珪素膜61中では酸素の拡散に要する活性化エネルギーが大きいので、界面の窒化に必要な活性化エネルギー(2.3eV)を確保したとしても、二酸化珪素/炭化珪素界面SFでの酸化を抑制することができる。すなわち、例えば一酸化窒素ガスが高温下で窒素(N2)と酸素(O2)とに分解した場合、酸窒化珪素膜61が存在しないと、酸素は二酸化珪素膜51中を拡散しやすいので、分解で生じた酸素がドリフト層2に達し、炭化珪素を酸化して新たに界面準位を生じるが、二酸化珪素膜51上が酸窒化珪素膜61で覆われていると、界面の窒化に必要な活性化エネルギーを窒素に与えた場合でも、そのエネルギーでは酸素は酸窒化珪素膜61中を十分に拡散することができない。従って、分解で生じた酸素が酸窒化珪素膜61を通過してドリフト層2に達することが抑制されるので、二酸化珪素/炭化珪素界面SFでの酸化を抑制することができる。
また、酸窒化珪素膜61中での一酸化窒素の拡散に要する活性化エネルギーは2.54eVであり、界面の窒化に必要な活性化エネルギー(2.3eV)とほぼ変わらない。従って、二酸化珪素膜51上に酸窒化珪素膜61を形成した場合でも、酸窒化珪素膜61によって一酸化窒素の拡散が妨げられることはなく、酸素の拡散のみが防止されるので、二酸化珪素/炭化珪素界面SFでの窒化効率を向上することができる。二酸化珪素/炭化珪素界面SFの窒化が進めば、界面準位が不活性化され、界面準位密度を低減して、チャネル移動度を高めることができる。
なお、窒化処理中の酸素拡散を抑制する絶縁膜としては、二酸化珪素膜に比べて膜中での酸素拡散が抑制される絶縁物であれば良く、例えば、酸化アルミニウム(O2:Ea=〜6.5eV)、酸化チタニウム(O2:Ea=〜2.47eV)、酸化ジルコニウム(O2:Ea=2.29eV)を使用可能である。また、窒化珪素、酸化クロム、酸化タンタルについても同様の効果が見込まれる。これらを使用することで、二酸化珪素/炭化珪素界面SFの窒化が進み、界面準位密度を低減して、チャネル移動度を高めることができる。
図7に示す窒化処理の後、窒化処理反応炉内の雰囲気を、不活性ガス雰囲気に切り替え、所定時間の間、窒化処理の温度を維持して、完全に炉内雰囲気を不活性ガスに切り替える。その後、炭化珪素基体10を取り出し可能な温度にまで降温し、炭化珪素基体10を炉外へ取り出す。これにより、窒化処理工程を終了する。
なお、以上の説明においては、炭化珪素基体10の熱酸化工程、酸窒化珪素膜61の化学的気相成長工程および窒化処理をそれぞれ別個の装置を用いて行う例を示している。しかしながら、化学的気相成長工程および窒化処理が、同一の装置内で連続的に実施しても良い。この場合、炭化珪素基体10の装置間移動に伴う温度の昇降温時間を低減することができ、プロセス時間をより短縮できるとともに、装置間移動に伴う炭化珪素基体10の汚染も低減できる。
次に、図9に示す工程において、酸窒化珪素膜61上にゲート電極を構成するゲート電極用膜71を成膜し、次いで、ゲート電極用膜71上に、ゲート電極をパターニングするためのマスクRM3を写真製版技術を用いて形成する。このマスクRM3は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、2つのベース領域3aおよびドリフト層2の上方を覆うとともに、2つのソース領域4aのそれぞれの端縁部の上方にまで延在するようにパターニングされる。
なお、ゲート電極用膜71の材質としては、n型またはp型の多結晶珪素(ポリシリコン)であっても良く、n型またはp型の多結晶炭化珪素であっても良く、また、アルミニウム、チタニウム、モリブデン、タンタル、ニオブおよびタングステンなどの低抵抗高融点金属であっても良く、また、低抵抗高融点金属の窒化物を用いても良い。
次に、図10に示す工程において、マスクRM3をエッチングマスクとしてゲート電極用膜71の不要部分をエッチングにより除去してゲート電極7を形成する。このエッチング方法は、ゲート電極用膜71の材質に応じて適宜に選択されるが、下地となる酸窒化珪素膜61とのエッチング選択比が得られるエッチング方法を使用する。
なお、ゲート電極7は、一対のソース領域4aと、例えば10nm〜5μmの範囲で平面的に見て重なり合うように形成されることが望ましい。これにより、ゲート電極7の端部(特にゲート長方向)におけるフリンジ効果の影響を抑制して、均一にベース領域3a表面に電圧を印加し、ベース領域3aの表面内に確実に反転チャネル層を形成することができる。
ゲート電極7のパターニング後、図11に示す工程において、酸窒化珪素膜61上にゲート電極7を完全に覆うように、二酸化珪素膜51および酸窒化珪素膜61のパターニングのためのマスクRM4を写真製版技術を用いて形成する。
なお、マスクRM4は、ゲート電極7のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜5および酸化防止絶縁膜6のゲート長方向の長さが、ゲート電極7よりも長く形成される。
そして、マスクRM3をエッチングマスクとして酸窒化珪素膜61および二酸化珪素膜51の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図12に示されるように、ゲート酸化膜5上が酸化防止絶縁膜6で覆われ、酸化防止絶縁膜6上にゲート電極7が積層された積層体が形成され、当該積層体のゲート長方向の2つの側面外方に、それぞれソース領域4aの表面が露出した構成が得られる。
図12に示されるように、ゲート酸化膜5および酸化防止絶縁膜6は、ゲート電極7よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極8aとゲート電極7の間を確実に電気的に分離することができる。
次に、図13に示す工程において、酸化防止絶縁膜6およびゲート電極7を覆うようにマスクRM5を写真製版技術を用いて形成する。このマスクRM5は酸化防止絶縁膜6の平面形状に合わせてパターニングされ、ゲート酸化膜5および酸化防止絶縁膜6の側面は覆わないようにパターニングされる。その後、マスクRM5上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクRM5上に付着した導電膜を除去することで、ソース領域4aの露出した表面上に、ソース電極8aを形成する。
ソース電極8aの材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはMOCVD法などを用いることができる。
この後、炭化珪素基板1の裏面(MOSFETが形成された側とは反対側の主面)にドレイン電極9を形成することにより、図1に示したMOSFET100の主要部が完成する。
なお、ドレイン電極9の材料には、アルミニウム、ニッケル、チタニウムおよび金、またはこれらの複合物を用いることができ、その形成方法としては、スパッタリング法あるいはMOCVD法などを用いることができる。
また、ソース領域4aと炭化珪素基板1の裏面に対するオーミック接触を得るために、ソース電極8aおよびドレイン電極9を形成した後に、1000℃程度の熱処理を行っても良い。
以上説明した、実施の形態1に係る炭化珪素半導体装置の製造方法によれば、ゲート酸化膜5を形成するための二酸化珪素膜51上に酸窒化珪素膜61を形成した状態で窒化処理を行うので、二酸化珪素/炭化珪素界面SFでの酸化が抑制され、二酸化珪素/炭化珪素界面SFの品質が改善され、オン抵抗を低減するなどMOSFETの特性が向上し、省エネルギー化を計ることができる。また、炭化珪素半導体装置であるので、同じ電力スペックであれば、シリコン半導体装置に比べて小型化も可能である。
<実施の形態2>
実施の形態1の炭化珪素半導体装置の製造方法においては、ゲート酸化膜5を形成するための二酸化珪素膜51上に酸窒化珪素膜61を形成した状態で窒化処理を行い、ゲート酸化膜5上に酸化防止絶縁膜6が形成された状態でゲート電極7を成膜する方法を示したが、実施の形態2に係る炭化珪素半導体装置の製造方法においては、窒化処理後に酸窒化珪素膜61を除去することを特徴とするものである。
以下、製造工程を順に示す図14〜図20を用いてMOSFET200の製造方法について説明する。なお、MOSFET200の構成については、最終工程を示す図20に示される。なお、図1〜図13を用いて説明したMOSFET100と同一の構成については同一の符号を付して説明を省略し、また、同じ工程については図を引用するものとし、説明は省略する。
図1〜図8を用いて説明した工程を経て、二酸化珪素膜51上に酸窒化珪素膜61(あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜)を形成した状態で窒化処理を行った後、酸窒化珪素膜61をウェットエッチング、プラズマエッチングおよびリアクティブイオンエッチングの何れか、もしくはこれらを組み合わせて除去することで、図14に示すように、再び二酸化珪素膜51の表面を露出させる。
次に、図15に示す工程において、二酸化珪素膜51上にゲート電極を構成するゲート電極用膜71を成膜し、次いで、ゲート電極用膜71上に、ゲート電極をパターニングするためのマスクRM11を写真製版技術を用いて形成する。このマスクRM11は、ゲート電極の平面形状に合わせてパターニングされ、断面形状としては、2つのベース領域3aおよびドリフト層2の上方を覆うとともに、2つのソース領域4aのそれぞれの端縁部の上方にまで延在するようにパターニングされる。
次に、図16に示す工程において、マスクRM11をエッチングマスクとしてゲート電極用膜71の不要部分をエッチングにより除去してゲート電極7を形成する。このエッチング方法は、ゲート電極用膜71の材質に応じて適宜に選択されるが、下地となる二酸化珪素膜51とのエッチング選択比が得られるエッチング方法を使用する。
ゲート電極7のパターニング後、図17に示す工程において、二酸化珪素膜51上にゲート電極7を完全に覆うように、二酸化珪素膜51のパターニングのためのマスクRM12を写真製版技術を用いて形成する。
なお、マスクRM12は、ゲート電極7のゲート長方向の長さよりも長く形成され、これによって次工程で形成されるゲート酸化膜5のゲート長方向の長さが、ゲート電極7よりも長く形成される。
次に、マスクRM3をエッチングマスクとして二酸化珪素膜51の不要部分を、ウェットエッチングまたはドライエッチングにより除去することにより、図18に示されるように、ゲート酸化膜5上にゲート電極7が積層された積層体が形成され、当該積層体のゲート長方向の2つの側面外方に、それぞれソース領域4aの表面が露出した構成が得られる。
図18に示されるように、ゲート酸化膜5は、ゲート電極7よりもゲート長方向の長さが長く形成され、次工程で形成されるソース電極8aとゲート電極7の間を確実に電気的に分離することができる。
次に、図19に示す工程において、ゲート電極7を覆うようにマスクRM13を写真製版技術を用いて形成する。このマスクRM13は、ゲート酸化膜5の平面形状に合わせてパターニングされ、ゲート酸化膜5の側面は覆わないようにパターニングされる。その後、マスクRM13上を含めて基板全面に及ぶように導電膜を形成した後、リフトオフによりマスクRM13上に付着した導電膜を除去することで、ソース領域4aの露出した表面上に、ソース電極8aを形成する。
この後、炭化珪素基板1の裏面(MOSFETが形成された側とは反対側の主面)にドレイン電極9を形成することにより、図20に示すようにMOSFET200の主要部が完成する。
以上説明した、実施の形態1に係る炭化珪素半導体装置の製造方法によれば、窒化処理後に酸窒化珪素膜61(あるいは窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウム、酸化タンタルの何れから選択した絶縁膜)を除去するので、酸化防止絶縁膜がゲート酸化膜5上に存在することによるMOSFETの閾値電圧やゲート耐圧が影響を受けることを防止できる。
なお、上記においては、酸窒化珪素膜61を完全に除去する例を示したが、完全に除去するのではなく、MOSFETに所定の閾値電圧やゲート耐圧を与えるために、除去する膜厚を制御するものとし、二酸化珪素膜51上に酸窒化珪素膜61を残す構成としても良い。
また、実施の形態1および2においては、MOSFETを例に採って説明したが、この発明は、炭化珪素基板上に形成される二酸化珪素膜をゲート絶縁膜として有するIGBTなどの絶縁ゲート型トランジスタ素子に適用することもできる。
この絶縁ゲート型トランジスタとしては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子へも適用であり、この場合は、高い移動度を有し、高速動作するパワーデバイス実現することができる。
また、本発明は、シャロートレンチ分離(STI:Shallow Trench Isolation)法やLOCOS(Local Oxide of Silicon)法による素子分離絶縁膜と炭化珪素層との界面での界面準位の低減にも応用できる。
1 炭化珪素基板、2 ドリフト層、5 ゲート酸化膜、6 酸化防止絶縁膜、7 ゲート電極、51 二酸化珪素膜、61 酸窒化珪素膜。

Claims (7)

  1. 炭化珪素層を備える炭化珪素半導体装置の製造方法であって、
    (a)炭化珪素層に接するように二酸化珪素膜を形成する工程と、
    (b)前記二酸化珪素膜上に、該二酸化珪素膜中よりも膜中での酸素の拡散に要するエネルギーが高い酸化防止絶縁膜を形成する工程と、
    (c)前記酸化防止絶縁膜を形成した後、窒素酸化物ガスを含んだ雰囲気中で熱処理して、前記二酸化珪素膜と前記炭化珪素層との界面を窒化する工程と、を備える、炭化珪素半導体装置の製造方法。
  2. 前記工程(b)は、
    酸窒化珪素、窒化珪素、酸化アルミニウム、酸化クロム、酸化チタニウム、酸化ジルコニウムおよび酸化タンタルから選択される何れかの絶縁物で前記酸化防止絶縁膜を形成する工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
  3. 前記工程(a)は
    前記炭化珪素層を大気、酸素ガス雰囲気および水を含んだ水蒸気雰囲気の何れかの雰囲気に曝して加熱することで前記二酸化珪素膜を形成する工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
  4. 前記工程(a)は、
    化学気相成長法により、前記二酸化珪素膜を形成する工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
  5. 前記工程(c)は、
    前記窒素酸化物ガスとして、一酸化窒素(NO)ガス、一酸化二窒素(N2O)ガス、および二酸化窒素(NO2)ガスから選択された少なくとも1種のガス含んだ雰囲気中で前記熱処理を行う工程を含む、請求項1記載の炭化珪素半導体装置の製造方法。
  6. 前記工程(c)の後に、前記酸化防止絶縁膜を除去する工程をさらに備える、請求項1記載の炭化珪素半導体装置の製造方法。
  7. 前記炭化珪素半導体装置はMOSFETを含み、
    前記二酸化珪素膜は、前記MOSFETのゲート酸化膜を構成する、請求項1記載の炭化珪素半導体装置の製造方法。
JP2009100778A 2009-04-17 2009-04-17 炭化珪素半導体装置の製造方法 Active JP5197474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100778A JP5197474B2 (ja) 2009-04-17 2009-04-17 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100778A JP5197474B2 (ja) 2009-04-17 2009-04-17 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010251589A true JP2010251589A (ja) 2010-11-04
JP5197474B2 JP5197474B2 (ja) 2013-05-15

Family

ID=43313588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100778A Active JP5197474B2 (ja) 2009-04-17 2009-04-17 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5197474B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042225A1 (ja) * 2011-09-21 2013-03-28 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2013162073A (ja) * 2012-02-08 2013-08-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JPWO2013042225A1 (ja) * 2011-09-21 2015-03-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016115860A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JPWO2014155651A1 (ja) * 2013-03-29 2017-02-16 株式会社日立製作所 炭化珪素半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2005109396A (ja) * 2003-10-02 2005-04-21 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法および絶縁膜形成装置
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
JP2009049099A (ja) * 2007-08-16 2009-03-05 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2005109396A (ja) * 2003-10-02 2005-04-21 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法および絶縁膜形成装置
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
JP2009016530A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 炭化珪素電界効果型トランジスタ及びその製造方法
JP2009049099A (ja) * 2007-08-16 2009-03-05 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013042225A1 (ja) * 2011-09-21 2013-03-28 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JPWO2013042225A1 (ja) * 2011-09-21 2015-03-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9362391B2 (en) 2011-09-21 2016-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method of manufacturing the same
JP2013162073A (ja) * 2012-02-08 2013-08-19 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JPWO2014155651A1 (ja) * 2013-03-29 2017-02-16 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US10062759B2 (en) 2013-03-29 2018-08-28 Hitachi, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2016115860A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP5197474B2 (ja) 2013-05-15

Similar Documents

Publication Publication Date Title
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
JP6373822B2 (ja) シールドゲートを有する炭化珪素装置を形成する方法
JP5306193B2 (ja) p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
JP5584823B2 (ja) 炭化珪素半導体装置
JP5119806B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2008117878A (ja) 半導体装置の製造方法
JPWO2003047000A1 (ja) 半導体装置及びその製造方法
JP2007013087A (ja) 電界効果トランジスタおよびサイリスタ
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
KR20100100585A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5236281B2 (ja) 縦型mosfetの製造方法
JP2009130069A (ja) 半導体装置
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP2009088440A (ja) 半導体装置及びその製造方法
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
JP2014222735A (ja) 半導体装置及びその製造方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2012151400A (ja) SiC半導体装置、SiC半導体装置の製造方法
JP2007180118A (ja) 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP5126240B2 (ja) 炭化珪素半導体装置の製造方法
JP2018206872A (ja) 半導体装置
JP7152117B2 (ja) 半導体装置の製造方法および半導体装置
JP2013247141A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5197474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250