JP2007013087A - 電界効果トランジスタおよびサイリスタ - Google Patents
電界効果トランジスタおよびサイリスタ Download PDFInfo
- Publication number
- JP2007013087A JP2007013087A JP2006006396A JP2006006396A JP2007013087A JP 2007013087 A JP2007013087 A JP 2007013087A JP 2006006396 A JP2006006396 A JP 2006006396A JP 2006006396 A JP2006006396 A JP 2006006396A JP 2007013087 A JP2007013087 A JP 2007013087A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- sic
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 229910052782 aluminium Inorganic materials 0.000 claims description 155
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 150
- 229910052796 boron Inorganic materials 0.000 claims description 121
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 117
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 abstract description 36
- 230000006866 deterioration Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 57
- 238000005468 ion implantation Methods 0.000 description 52
- 238000002513 implantation Methods 0.000 description 36
- 108091006146 Channels Proteins 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 239000013078 crystal Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 230000006698 induction Effects 0.000 description 14
- -1 aluminum ions Chemical class 0.000 description 12
- 230000007423 decrease Effects 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
Abstract
【解決手段】SiCからなるドレイン領域2と、ドレイン領域上に設けられたn型のSiCからなるドリフト層4と、ドリフト層の表面に設けられたn型のSiCからなるソース領域18と、ソース領域の側部のドリフト層の表面に設けられたSiCからなるチャネル領域12aと、チャネル領域上に設けられた絶縁ゲート22と、ソース領域の底部とドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域15と、を備えている。
【選択図】図7
Description
本発明の第1実施形態によるSiC絶縁ゲートトランジスタ(電界効果トランジスタ)を図1(a)乃至図8を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタは、n型ドリフト層に対して主接合を形成するp型ベース領域がアルミとボロンの2元素を含んでいるSiC半導体層からなっており、主にアルミを含むアルミ領域の少なくとも底面がボロンを含む領域によって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
次に、電子銃蒸着、スパッタなどによりNi膜26を40nm成膜した後(図5(b)参照)、アセトンによりレジストパターン24を除去し、これと同時にレジストパターン24上に成膜されたNi膜をリフトオフすることにより、ソース領域に選択的にソース電極となるNi膜26を形成する(図5(c)参照)。その後、Ar雰囲気中1000℃、1分間のシンターを行い、ソース領域をオーミックコンタクトさせる。
次に、本発明の第2実施形態によるSiC絶縁ゲートトランジスタを図9を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBT(Insulated Gate Bipolar Transistor)であって、第1実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第3実施形態によるSiC絶縁ゲートトランジスタを図10乃至図16を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタの断面を図10に示し、製造工程断面を図11乃至図16に示す。
次に、本発明の第4実施形態によるSiC絶縁ゲートトランジスタを、図18を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第3実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第5実施形態によるSiC絶縁ゲートトランジスタを、図19を参照して説明する。
次に、本発明の第6実施形態によるSiC絶縁ゲートトランジスタを、図22を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第5実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第7実施形態によるSiC絶縁ゲートトランジスタを、図23を参照して説明する。
次に、本発明の第8実施形態によるSiC絶縁ゲートトランジスタを、図25を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第7実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第9実施形態によるSiC絶縁ゲートトランジスタを、図26を参照して説明する。
次に、本発明の第10実施形態によるSiC絶縁ゲートトランジスタを、図29を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第9実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第11実施形態によるSiC絶縁ゲートトランジスタを、図30を参照して説明する。図30は本実施形態によるSiC絶縁ゲートトランジスタの断面図である。
次に、本発明の第12実施形態によるSiC絶縁ゲートトランジスタを、図32を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第11実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
本発明の第13実施形態によるSiC絶縁ゲートトランジスタを、図33を参照して説明する。図33は本実施形態によるSiC絶縁ゲートトランジスタの断面図である。
次に、本発明の第14実施形態によるSiC絶縁ゲートトランジスタを、図34を参照して説明する。本実施形態のSiC絶縁ゲートトランジスタはIGBTであって、第13実施形態によるSiC絶縁ゲートトランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、バイポーラ素子であるIGBTのドリフト層の厚さおよび、ドリフト層の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
次に、本発明の第15実施形態によるSiC接合型電界効果トランジスタ(静電誘導トランジスタ)を、図35を参照して説明する。本実施形態のSiC接合型電界効果トランジスタ(静電誘導トランジスタ)は、図19に示す第5実施形態において、ゲート絶縁膜22を削除するとともに、ゲート電極28直下のn型ドリフト層4の表面にゲート電極28に接するように主にAlを含むアルミ領域からなるp型領域40を設けた構成となっている。アルミ層からなるp型領域40の膜面面積は、ゲート電極28の下面の面積よりも広く、素子表面から投影したゲート電極の陰影が必ずp型領域40内に収まる構造である。
次に、本発明の第16実施形態によるSiC静電誘導サイリスタを、図37を参照して説明する。本実施形態のSiC静電誘導サイリスタは、第15実施形態によるSiC接合型電界効果トランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、ドリフト層4の厚さおよびドリフト層4の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
次に、本発明の第17実施形態によるSiC接合型電界効果トランジスタ(静電誘導トランジスタ)を、図39を参照して説明する。本実施形態のSiC接合型電界効果トランジスタは、図35に示す第15実施形態のSiC接合型電界効果トランジスタにおいて、アルミ層からなるp型領域40をアルミ領域41とボロン領域42からなるp型領域40に置き換えた構成となっている。主にアルミを含むアルミ領域41の少なくとも底面がボロンを含む領域42によって覆われた構成となっている。すなわち、アルミの深さ方向の濃度プロファイルがボロンの深さ方向のプロファイルと同じかまたは浅くなるように形成されている。
次に、本発明の第18実施形態によるSiC静電誘導サイリスタを、図41を参照して説明する。本実施形態のSiC静電誘導サイリスタは、第17実施形態によるSiC接合型電界効果トランジスタのn型SiC基板2をp型のSiC基板3に置き換えるとともに、n型ドレインコンタクト領域20をp型のドレインコンタクト領域21に置き換えた構成となっている。p型のドレインコンタクト領域21はp型の不純物イオン(例えば、アルミ)を注入することにより形成される。なお、ドリフト層4の厚さおよびドリフト層4の濃度も、第1実施形態で示した最適条件の±50%(より好ましくは±20%)の範囲内で設計される。
次に、本発明の第9実施形態によるSiCゲートターンオフサイリスタを、図43を参照して説明する。本実施形態のSiCゲートターンオフサイリスタは、n型ドリフト層58に対して主接合を形成するp型領域54がアルミ領域55とボロン領域56からなっており、これらのアルミ領域55およびボロン領域56はSiC半導体層からなっている。アノード電極66に接合するp型領域62のうち、主にアルミを含むアルミ領域64の少なくともカソード側がボロンを含む領域63によって覆われた構成となっている。また、カソード電極50と接合したn型領域52の表面に形成されたp型領域54の少なくともアノード側がボロンを含む領域56によって覆われている。なお、n型ドリフト層58にはゲート電極68に接続するn+領域60が設けられている。
本発明の第20実施形態によるイオン注入により形成されたボロン領域の形成方法を説明する。
4 n型エピタキシャル層
6 酸化膜マスク
8 p型コンタクト領域
10 酸化膜マスク
12 ボロン注入領域
12a ボロン拡散領域
13 チャネル領域
14 アルミ注入領域
18 n型ソース領域
20 n型ドレインコンタクト領域
22 絶縁ゲート
26 Ni膜(ソース電極)
28 ゲート電極
Claims (15)
- SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層の表面に設けられたn型のSiCからなるソース領域と、前記ソース領域の側部の前記ドリフト層の表面に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられた絶縁ゲートと、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする電界効果トランジスタ。
- SiCからなるドレイン領域と、前記ドレイン領域上に設けられたn型のSiCからなるドリフト層と、前記ドリフト層に設けられたSiCからなるチャネル領域と、前記チャネル領域上に設けられたp型のSiCからなるゲート領域と、前記ゲート領域に接続して設けられたゲート電極と、前記チャネル領域に隣接して設けられたソース領域と、前記ソース領域の底部と前記ドリフト領域との間に設けられ2種類のp型不純物を含むp型のベース領域と、を備えていることを特徴とする電界効果トランジスタ。
- 前記ゲート領域は2種類のp型不純物を含むSiCからなり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあることを特徴とする請求項2記載の電界効果トランジスタ。
- 前記ベース領域と電気的に接続するp型のコンタクト領域が前記ソース領域に設けられていることを特徴とする請求項1乃至3のいずれかに記載の電界効果トランジスタ。
- 前記ベース領域の2種類のp型不純物はボロンおよびアルミであり、ボロンを含む領域の前記ドレイン層に最も近い面がアルミを含む領域の前記ドレイン層に最も近い面と同じ位置にあるかまたは深い位置にあることを特徴とする請求項1乃至4のいずれかに記載の電界効果トランジスタ。
- 前記p型のベース領域またはゲート領域のボロンを含む領域の側部および上部の少なくともいずれかに、前記ボロンを含む領域よりも炭素の濃度が高い領域を有していることを特徴とする請求項3乃至5のいずれかに記載の電界効果トランジスタ。
- 前記ソース領域上にこのソース領域に接続するソース電極が設けられ、前記ソース電極の下面の面積は、前記p型のベース領域のアルミを含む領域の膜面面積よりも小さく、前記ソース電極側から前記p型のベース領域をみたときに、前記ソース電極は前記p型のベース領域のアルミを含む領域内に位置することを特徴とする請求項5または6記載の電界効果トランジスタ。
- 前記チャネル領域はp型であることを特徴とする請求項1、4乃至7のいずれかに記載の電界効果トランジスタ。
- 前記チャネル領域はn型であることを特徴とする請求項1乃至7のいずれかに記載の電界効果トランジスタ。
- 前記チャネル領域はエピタキシャル層であることを特徴とする請求項8または9記載の電界効果トランジスタ。
- 前記チャネル領域と前記p型のベース領域との間にボロンを含む p型の層が設けられていることを特徴とする請求項9または10記載の電界効果トランジスタ。
- 前記アルミを含む領域の前記ゲート電極と反対側にはボロンを含む領域を備えていることを特徴とする請求項11記載の電界効果トランジスタ。
- 前記ドレイン領域はn型であることを特徴とする請求項1乃至12のいずれかに記載の電界効果トランジスタ。
- 前記ドレイン領域はp型であることを特徴とする請求項1乃至12のいずれかに記載の電界効果トランジスタ。
- カソード電極上に設けられたSiCからなるn型層と、前記n型層上に設けられたSiCからなるアルミを含む第1の層と、前記アルミを含む第1の層上に設けられたSiCからなるボロンを含む第2の層と、前記ボロンを含む第2の層上に設けられたSiCからなるn型ドリフト層と、前記n型ドリフト層上に設けられたボロンを含む第3の層および前記ボロンを含む第3の層上に設けられたアルミを含む第4の層を有するp型領域と、前記p型領域上に形成されたアノード電極と、前記n型ドリフト層上に設けられたゲート電極と、前記n型ドリフト層に設けられ前記ゲート電極と接続するn型領域とを備え、前記アノード電極の下面の面積は、前記アルミを含む第1および第4の層の膜面面積よりも小さく、前記アノード電極側から前記アルミを含む第1および第4の層をみたときに、前記アノード電極は前記アルミを含む第1および第4の層内に位置することを特徴とするサイリスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006396A JP4903439B2 (ja) | 2005-05-31 | 2006-01-13 | 電界効果トランジスタ |
US11/369,766 US20060267022A1 (en) | 2005-05-31 | 2006-03-08 | Field-effect transistor and thyristor |
US12/182,816 US20090008650A1 (en) | 2005-05-31 | 2008-07-30 | Field-effect transistor and thyristor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160152 | 2005-05-31 | ||
JP2005160152 | 2005-05-31 | ||
JP2006006396A JP4903439B2 (ja) | 2005-05-31 | 2006-01-13 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007013087A true JP2007013087A (ja) | 2007-01-18 |
JP4903439B2 JP4903439B2 (ja) | 2012-03-28 |
Family
ID=37462239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006396A Expired - Fee Related JP4903439B2 (ja) | 2005-05-31 | 2006-01-13 | 電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060267022A1 (ja) |
JP (1) | JP4903439B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147576A (ja) * | 2006-12-13 | 2008-06-26 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
WO2009128382A1 (ja) * | 2008-04-15 | 2009-10-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
JPWO2008120469A1 (ja) * | 2007-03-29 | 2010-07-15 | パナソニック株式会社 | 炭化珪素半導体素子の製造方法 |
JP2011003919A (ja) * | 2010-08-23 | 2011-01-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012253115A (ja) * | 2011-06-01 | 2012-12-20 | Mitsubishi Electric Corp | エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法 |
JP2013084990A (ja) * | 2013-01-11 | 2013-05-09 | Toshiba Corp | 半導体装置の製造方法 |
JP2013182905A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体装置 |
JP2013214660A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2015084444A (ja) * | 2014-12-24 | 2015-04-30 | 株式会社東芝 | 半導体装置 |
JP2017076812A (ja) * | 2016-12-15 | 2017-04-20 | 株式会社東芝 | 半導体装置 |
JP2017152680A (ja) * | 2015-12-10 | 2017-08-31 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体装置及び半導体装置の電界効果トランジスタを制御する回路 |
JP2019165245A (ja) * | 2019-05-31 | 2019-09-26 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844330B2 (ja) * | 2006-10-03 | 2011-12-28 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
SG183740A1 (en) | 2009-02-20 | 2012-09-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
US20110024765A1 (en) * | 2009-07-31 | 2011-02-03 | General Electric Company | Silicon carbide semiconductor structures, devices and methods for making the same |
WO2011027523A1 (ja) * | 2009-09-03 | 2011-03-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2012099601A (ja) * | 2010-11-01 | 2012-05-24 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP5728954B2 (ja) * | 2011-01-13 | 2015-06-03 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP5704003B2 (ja) * | 2011-07-15 | 2015-04-22 | 住友電気工業株式会社 | 半導体装置の製造方法 |
US8878194B2 (en) | 2011-09-07 | 2014-11-04 | Panasonic Corporation | Semiconductor element, semiconductor device, and semiconductor element manufacturing method |
WO2013035817A1 (ja) * | 2011-09-08 | 2013-03-14 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5802492B2 (ja) * | 2011-09-09 | 2015-10-28 | 株式会社東芝 | 半導体素子及びその製造方法 |
DE102012213533A1 (de) * | 2012-08-01 | 2014-02-06 | Robert Bosch Gmbh | Halbleiterbauelement und Verfahren zum Bestimmen eines Zustands eines Halbleitermaterials des Halbleiterbauelements |
JP2014131008A (ja) * | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
US20150048690A1 (en) * | 2013-08-15 | 2015-02-19 | Solcon Industries Ltd. | Medium voltage power controller |
JP5928429B2 (ja) * | 2013-09-30 | 2016-06-01 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
JP6271309B2 (ja) * | 2014-03-19 | 2018-01-31 | 株式会社東芝 | 半導体基板の製造方法、半導体基板および半導体装置 |
GB2589543A (en) * | 2019-09-09 | 2021-06-09 | Mqsemi Ag | Method for forming a low injection P-type contact region and power semiconductor devices with the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082812A (ja) * | 1998-06-22 | 2000-03-21 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2001094098A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
WO2004090990A1 (ja) * | 2003-04-09 | 2004-10-21 | The Kansai Electric Power Co., Inc. | ゲートターンオフサイリスタ |
JP2004335697A (ja) * | 2003-05-07 | 2004-11-25 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタ、その製造方法および半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
JP4192281B2 (ja) * | 1997-11-28 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置 |
JP4192353B2 (ja) * | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP3551909B2 (ja) * | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
-
2006
- 2006-01-13 JP JP2006006396A patent/JP4903439B2/ja not_active Expired - Fee Related
- 2006-03-08 US US11/369,766 patent/US20060267022A1/en not_active Abandoned
-
2008
- 2008-07-30 US US12/182,816 patent/US20090008650A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082812A (ja) * | 1998-06-22 | 2000-03-21 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2001094098A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2004063507A (ja) * | 2002-07-24 | 2004-02-26 | Sumitomo Electric Ind Ltd | 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法 |
WO2004090990A1 (ja) * | 2003-04-09 | 2004-10-21 | The Kansai Electric Power Co., Inc. | ゲートターンオフサイリスタ |
JP2004335697A (ja) * | 2003-05-07 | 2004-11-25 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタ、その製造方法および半導体装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008147576A (ja) * | 2006-12-13 | 2008-06-26 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
JPWO2008120469A1 (ja) * | 2007-03-29 | 2010-07-15 | パナソニック株式会社 | 炭化珪素半導体素子の製造方法 |
JP4971340B2 (ja) * | 2007-03-29 | 2012-07-11 | パナソニック株式会社 | 炭化珪素半導体素子の製造方法 |
JP2009054765A (ja) * | 2007-08-27 | 2009-03-12 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
US8373176B2 (en) | 2008-04-15 | 2013-02-12 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing the same |
WO2009128419A1 (ja) * | 2008-04-15 | 2009-10-22 | 住友電気工業株式会社 | 半導体装置 |
WO2009128382A1 (ja) * | 2008-04-15 | 2009-10-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
US8395163B2 (en) | 2008-04-15 | 2013-03-12 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
JP2011003919A (ja) * | 2010-08-23 | 2011-01-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
JP2012253115A (ja) * | 2011-06-01 | 2012-12-20 | Mitsubishi Electric Corp | エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法 |
JP2013182905A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体装置 |
JP2013214660A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2013084990A (ja) * | 2013-01-11 | 2013-05-09 | Toshiba Corp | 半導体装置の製造方法 |
JP2015084444A (ja) * | 2014-12-24 | 2015-04-30 | 株式会社東芝 | 半導体装置 |
JP2017152680A (ja) * | 2015-12-10 | 2017-08-31 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体装置及び半導体装置の電界効果トランジスタを制御する回路 |
US10818749B2 (en) | 2015-12-10 | 2020-10-27 | Infineon Technologies Ag | Semiconductor devices and a circuit for controlling a field effect transistor of a semiconductor device |
JP2017076812A (ja) * | 2016-12-15 | 2017-04-20 | 株式会社東芝 | 半導体装置 |
JP2019165245A (ja) * | 2019-05-31 | 2019-09-26 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060267022A1 (en) | 2006-11-30 |
JP4903439B2 (ja) | 2012-03-28 |
US20090008650A1 (en) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903439B2 (ja) | 電界効果トランジスタ | |
JP6049784B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN113130634B (zh) | 形成具有屏蔽栅极的碳化硅器件的方法 | |
JP5884617B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US8658503B2 (en) | Semiconductor device and method of fabricating the same | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
CN106796955B (zh) | 半导体装置 | |
WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
JP2004247545A (ja) | 半導体装置及びその製造方法 | |
WO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011049267A (ja) | 半導体装置及びその製造方法 | |
JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN108604600B (zh) | 碳化硅半导体装置及其制造方法 | |
JP2019004078A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012064741A (ja) | 半導体装置およびその製造方法 | |
JP6207627B2 (ja) | 半導体装置 | |
JP2006332401A (ja) | 炭化ケイ素半導体装置 | |
JP2007184327A (ja) | 半導体装置およびその製造方法 | |
JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP3637052B2 (ja) | SiC−MISFET及びその製造方法 | |
JP5059989B1 (ja) | 半導体装置とその製造方法 | |
JP3997886B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4683141B2 (ja) | 横型接合型電界効果トランジスタ | |
JP4304332B2 (ja) | 炭化ケイ素半導体装置 | |
JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |