JP5928429B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5928429B2
JP5928429B2 JP2013204999A JP2013204999A JP5928429B2 JP 5928429 B2 JP5928429 B2 JP 5928429B2 JP 2013204999 A JP2013204999 A JP 2013204999A JP 2013204999 A JP2013204999 A JP 2013204999A JP 5928429 B2 JP5928429 B2 JP 5928429B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
layer
impurity
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013204999A
Other languages
English (en)
Other versions
JP2015070196A (ja
Inventor
吉江　徹
徹 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013204999A priority Critical patent/JP5928429B2/ja
Priority to US14/496,156 priority patent/US9331152B2/en
Publication of JP2015070196A publication Critical patent/JP2015070196A/ja
Application granted granted Critical
Publication of JP5928429B2 publication Critical patent/JP5928429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Description

本発明は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を具備する半導体装置の構造、製造方法に関する。
炭化珪素（ＳｉＣ）を用いたＭＯＳＦＥＴが、パワー半導体素子として使用されている。ＳｉＣを用いたＭＯＳＦＥＴの構造は、例えば特許文献１に記載されている。この半導体装置（ＭＯＳＦＥＴ）におけるゲート電極からソース電極までの構造を模式的に図５（ａ）に示す。この半導体装置８０においては、ＳｉＣで構成されｎ型のｎ層９１を表面に具備する半導体基板９０が用いられる。ｎ層９１には、局所的にｐ型拡散層９２が形成され、ｐ型拡散層９２中には、ｎ層９１よりもキャリア濃度の高いｎ型のｎ＋拡散層９３が、ｎ＋拡散層９３中には、これよりも更にキャリア濃度の高いｎ型のｎ＋＋拡散層（高濃度不純物層）９４が、それぞれ形成されている。ｎ層９１は、エピタキシャル基板（図示せず）上にエピタキシャル成長によって形成される。ｐ型拡散層９２、ｎ＋拡散層９３、ｎ＋＋拡散層９４は、それぞれ、イオン注入後に熱処理を行うことによって形成される。ｎ層９１はＭＯＳＦＥＴのドレイン領域となり、ｎ＋拡散層９３はＭＯＳＦＥＴのソース領域となる。
半導体基板９０の表面におけるｎ層９１とｎ＋拡散層９３の間のｐ型拡散層９２を覆って、ゲート酸化膜８１が形成される。ゲート酸化膜８１の上には、高濃度にドープされることによって導電性とされた多結晶シリコンからなるゲート電極８２が形成される。ゲート電極８２に印加された電圧によって、ドレイン領域（表面のｎ層９１）とソース領域（表面のｎ＋拡散層９３）の間のｐ型拡散層９２表面にチャネルが誘起され、これによる電流のオン・オフが制御される。
ゲート電極８２とその周囲を覆って層間絶縁層８３が形成され、層間絶縁層８３は、ｎ＋＋拡散層９４（ソース領域）上で開口される。この開口部におけるｎ＋＋拡散層９４上には、シリサイド電極８４が形成される。シリサイド電極８４は、Ｎｉシリサイド（ＮｉＳｉ、ＮｉＳｉ２等）等で構成され、シリサイド電極８４とｎ＋＋拡散層９４との間のコンタクト抵抗は低い。このコンタクト抵抗を低くすることができる。このため、ｎ＋＋拡散層９４には、ＳｉＣにおいてドナーとなるリン（Ｐ）が大量にドーピングされている。ソース電極８５は、この構造の全面を覆って形成される。特にｎ＋＋拡散層９４の不純物濃度を高くした場合には、ソース領域（表面のｎ＋拡散層９３）とソース電極８５との間の抵抗を小さくすることができる。
なお、図５（ａ）においては、ソース電極８５は表面全面に形成されているが、実際には、半導体基板９０の表面側で、ソース電極８５とゲート電極８２とは分離されて取り出されるようにそれぞれパターニングされる。また、図５（ａ）においてはドレイン電極が記載されていないが、ドレイン電極も、半導体基板９０の表面側あるいは裏面側から適宜取り出される。層間絶縁層８３も、これらに応じて適宜パターニングされる。
図５（ｂ）は、上記の半導体装置８０を製造する際の、ゲート電極８２をパターニングして形成した直後の構造を示す断面図である。図５（ａ）の構造は、図５（ｂ）の構造に対して、（１）層間絶縁層８３を全面に形成した後にｎ＋＋拡散層９４上部を開口する工程、（２）この開口部にシリサイド電極８４を形成する工程、（３）ソース電極８５を形成する工程、等を行うことによって形成される。ゲート酸化膜８１、層間絶縁層８３は、共にＳｉＯ２を主成分とするが、ゲート酸化膜８１は熱酸化によって薄く形成され、層間絶縁層８３はこれよりも厚くＣＶＤ法等によって形成される。
ＳｉのＭＯＳＦＥＴを製造する際には、熱酸化によって半導体基板上にゲート酸化膜が形成され、その上のゲート電極がパターニングされてからソース領域となる拡散層（上記のｎ＋拡散層９３）が形成される。しかしながら、ＳｉＣのＭＯＳＦＥＴを製造する場合には、拡散層を形成するための熱処理温度が非常に高くなるために、拡散層を形成する前にゲート酸化膜等を形成することが困難である。このため、図５（ｂ）の構造を製造するためには、ｎ層９１を具備する半導体基板９０中に、ｐ型拡散層９２、ｎ＋拡散層９３、ｎ＋＋拡散層９４を形成する工程を行った後で、ゲート酸化膜８１を形成する工程が行われる。
特開２０１２−２５３２９３号公報
ゲート酸化膜８１が熱酸化によって形成される際には、半導体基板９０の表面を構成する原子の１種であるＳｉが酸素と結合することによって形成されたＳｉＯ２を主成分とするゲート酸化膜８１が形成される。このため、ゲート酸化膜８１の成膜速度や膜質は、半導体基板９０の表面近くの結晶状態に大きく依存する。まず、成膜速度は、表面の結晶性に大きく影響され、例えば高濃度にイオン注入されたために結晶欠陥が多く発生している領域においては、増殖酸化が発生し、成膜速度が高くなる。このため、不純物濃度が高いｎ＋＋拡散層９４の上におけるゲート酸化膜８１は、ｐ型拡散層９２上等と比べて厚くなり、図５（ｂ）の構造は、実際には図６に示されるような構造となる。
また、半導体基板９０の表面に含まれる不純物は、形成されたゲート酸化膜８１中に取り込まれる。このため、前記の通り、特にｎ＋＋拡散層９４にはＰが大量にドーピングされているため、このＰ原子もゲート酸化膜８１中に多量に取り込まれる。こうしたＰ原子を多量に含むＳｉＯ２膜は、膜の緻密性が低くなり、絶縁抵抗が低くなる。すなわち、ゲート酸化膜８１中が厚く形成された部分の絶縁抵抗は低くなる。図６の構成において、チャネルが形成されるのはｐ型拡散層９２の表面であるが、ゲート電極８１は、ｐ型拡散層９２の左側まで形成する必要があり、この場合には、ゲート電極８２の左側端部が、ゲート酸化膜８１における増殖酸化によって厚くなった部分にかかる虞がある。こうした場合には、この部分に起因してゲート耐圧が低下した。
あるいは、こうした問題を回避するために、半導体基板９０の表面におけるｎ＋拡散層９３の幅を充分に広げ、ゲート電極８２の端部とｎ＋＋拡散層９４の間隔を充分に広くした構造が用いられた。しかしながら、この場合には、素子全体を小型とすることが困難となった。
このように、ＭＯＳ構造において、高濃度に注入された不純物に起因したゲート酸化膜の不均一性による悪影響を低減することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体基板の表面に形成されたゲート酸化膜と、当該ゲート酸化膜上に形成されたゲート電極と、主電極と接続され前記半導体基板の表面において形成された高濃度不純物層と、を具備する半導体装置であって、前記高濃度不純物層においてドーピングされた不純物種には、燐（Ｐ）である第１不純物種と、アルゴン（Ａｒ）である第２不純物種とが含まれ、前記高濃度不純物層の表面において、前記第２不純物種の濃度は、前記第１不純物種の濃度よりも高く、前記高濃度不純物層における前記第１不純物種の深さ方向における濃度のピークは、前記第２不純物種の深さ方向における濃度のピークよりも深い箇所とされ、前記ゲート電極は、前記ゲート電極の下でチャネルが形成される領域から、前記高濃度不純物層の上において、前記ゲート電極の下でチャネルが形成される領域の上の前記ゲート酸化膜よりも厚く形成された前記ゲート酸化膜の上まで、延伸して形成されたことを特徴とする。
本発明の半導体装置は、前記高濃度不純物層が表面から掘り下げられた箇所で前記高濃度不純物層と前記主電極とが接続された構成を具備することを特徴とする。
本発明の半導体装置は、前記高濃度不純物層と前記主電極とがシリサイド電極を介して接続されたことを特徴とする。
本発明の半導体装置において、前記シリサイド電極はニッケル（Ｎｉ）シリサイドで構成されたことを特徴とする。
本発明の半導体装置において、前記高濃度不純物層における不純物濃度は５×１０１９ｃｍ−３以上であることを特徴とする。
本発明の半導体装置において、前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする。
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記第１不純物種の飛程が前記第２不純物種の飛程よりも大きくなる条件で前記半導体基板に対して前記第１不純物種及び前記第２不純物種をイオン注入することによって前記高濃度不純物層を形成する高濃度不純物層形成工程と、前記半導体基板を熱酸化することによって前記ゲート酸化膜を形成するゲート酸化工程と、前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記高濃度不純物層に前記主電極を接続する主電極接続工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記主電極接続工程において、前記主電極を接続する前に、前記主電極が接続される領域における前記高濃度不純物層の表面を掘り下げるエッチングを行うことを特徴とする。
本発明の半導体装置の製造方法は、シリサイド電極を介して前記主電極を前記高濃度不純物層に接続することを特徴とする。
本発明の半導体装置の製造方法において、前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする。
本発明は以上のように構成されているので、ＭＯＳ構造において、高濃度に注入された不純物に起因したゲート酸化膜の不均一性による悪影響を低減することができる。
本発明の実施の形態に係る半導体装置の断面図である。 高濃度不純物層における不純物分布を模式的に示す図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図（続き）である。 従来の半導体装置の一例の構造を模式的に示す断面図（ａ）、及びその製造工程途中での断面図である。 従来の半導体装置の製造工程途中での断面をより詳細に示した断面図である。
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置は、半導体基板上に形成されたゲート電極によって、ソース電極（主電極）を流れる電流のオン・オフが制御されるＭＯＳＦＥＴである。このＭＯＳＦＥＴは、炭化珪素（ＳｉＣ）からなる半導体基板に形成される。
この半導体装置においては、主電極とのコンタクトに用いられるｎ＋＋拡散層（高濃度不純物層）の不純物及びその分布が最適化されている。これによって、ゲート酸化膜の増殖酸化の悪影響が低減される。
図１は、この半導体装置１０の構造を示す断面図である。図１においては、この半導体装置１０におけるゲート領域からソース領域にかけての構造が示されており、図５（ａ）に対応する。この半導体装置１０においても、ｎ層２１を具備する半導体基板２０が用いられ、ｎ層２１にはｐ型拡散層２２が形成されている。また、ソース領域として機能するｎ＋＋拡散層（高濃度不純物層）２４がｐ型拡散層２２中に設けられており、図５の構成とは異なり、これらの間のｎ＋層は設けられていない。
ｎ＋＋拡散層（高濃度不純物層）２４は、後述するように、イオン注入によって形成されるが、この際に、少なくとも２種類の不純物種が注入される。そのうち一方（第１不純物種）は、燐（Ｐ）であり、他方（第２不純物種）はアルゴン（Ａｒ）又は窒素（Ｎ）である。第１不純物種は、特にＳｉＣ中においてドナーとして機能する。第２不純物種において、Ａｒはドナーとしては機能せず、Ｎはドナーとして機能するが、第２不純物種は、主にｎ＋＋拡散層２４表面の結晶状態を調整するために用いられる。このため、第２不純物種の濃度は特にｎ＋＋拡散層２４表面で高く設定され、この表面では第１不純物種よりも高い濃度とされる。一方、第１不純物種は、表面における濃度は低いが、ｎ＋＋拡散層２４の深い領域で高濃度となるように設定される。このため、深さ方向における第１不純物種の濃度分布のピークは、第２不純物種の濃度のピークよりも深い位置に設定される。図２は、こうした第１不純物種、第２不純物種の深さ方向の濃度分布を模式的に示す図である。
また、ゲート酸化膜３０の形状は、図６に示された形状と同様であり、ｎ＋＋拡散層２４上で、ｐ型拡散層２２等の上よりも厚くなっている。なお、チャネルはゲート電極３１直下のｐ型拡散層２２表面に形成される。
また、層間絶縁層３２中に設けられた開口部を介して、ｎ＋＋拡散層２４の表面が露出した箇所にシリサイド電極３３が形成され、このシリサイド電極３３を介してソース電極３４がｎ＋＋拡散層２４と接続される。
この半導体装置１０において用いられるゲート酸化膜３０は、図６の構成におけるゲート酸化膜８１と同様の形態を具備するが、その絶縁抵抗は高い。このために、ゲート酸化膜３０の膜質に起因する耐圧の低下は発生しない。また、上記の半導体装置１０は、以下の製造方法によって容易に製造することができる。
図３（ａ）〜（ｆ）、図４（ｇ）〜（ｊ）は、この半導体装置（ＭＯＳＦＥＴ）１０の製造方法を示す工程断面図である。
まず、図３（ａ）に示されるように、ＳｉＣで構成され、ｎ型のｎ層２１を表面に具備する半導体基板２０中に、ｐ型拡散層２２が形成される。ｐ型拡散層２２は、半導体基板２０（ｎ層２１）中の所望の領域にアクセプタ不純物をイオン注入した後で、熱処理を加えることによって形成される。
次に、図３（ｂ）に示されるように、ｐ型拡散層２２中の所望の領域に、ｎ＋＋拡散層２４を形成するためのドナー不純物のイオン注入を行う（高濃度不純物層形成工程）。ここでは、ｎ＋拡散層２３は形成されない。ここで主なドナー不純物種とされるのは第１不純物種であるリン（Ｐ）である。ただし、この際に、Ｐイオンだけでなく、半導体基板２０（ｐ型拡散層２２）表面付近に多くドーピングされるＰ以外のイオン（第２不純物種イオン）も注入される。この際、図２に示されるように、第２不純物種イオン５１は半導体基板２０（ｐ型拡散層２１）の表面近くに蓄積され、Ｐイオン（第１不純物種イオン５２）はこれよりも深い箇所に蓄積されるような条件でイオン注入が行われる。すなわち、半導体基板２０（ｐ型拡散層２１）中における第１不純物種イオン５２の飛程が、第２不純物種イオン５１よりも深くなるようなエネルギーで各々のイオン注入が行われる。
その後、熱処理が行われることによって、図３（ｃ）に示されるように、ｎ＋＋拡散層２４が形成される。なお、上記の例では、図３（ａ）において、初めにｐ型拡散層２２をイオン注入・熱処理によって形成した後に、図３（ｂ）において再度第２不純物種イオン５１、第１不純物種イオン５２をイオン注入・熱処理してｎ＋＋拡散層２４が形成されるものとしたが、ｐ型拡散層２２を形成するためのイオン注入、第２不純物種イオン５１、第１不純物種イオン５２のイオン注入を連続して行い、その後で１回の熱処理を行うことによって、ｐ型拡散層２２、ｎ＋＋拡散層２４を形成してもよい。なお、図５の構成とは異なり、ｐ型拡散層２２とｎ＋＋拡散層２４の間のｎ＋拡散層は形成されないため、この半導体装置１０においては、ｎ＋＋拡散層２４がソース領域となる。
次に、図３（ｄ）に示されるように、この半導体基板２０を熱酸化し、ゲート酸化膜３０を形成する（ゲート酸化工程）。この際、第２不純物種イオン５１がｎ＋＋拡散層２４の浅い領域には多く注入されているために結晶欠陥が多く発生しており、増殖酸化が生じ、図３（ｄ）に示されるように、ｎ＋＋拡散層２４上のゲート酸化膜３０は厚くなる。この点については、図６の構造と同様である。しかしながら、Ｐ原子（第１不純物種イオン５２）はｎ＋＋拡散層２４の深い箇所のみに存在しているため、Ｐ原子はゲート酸化膜３０中には拡散しにくい。このため、ゲート酸化膜３０の絶縁抵抗が低下することを抑制することができる。こうした効果が顕著となるのは、前記の通り、ｎ＋＋拡散層２４の不純物濃度が高い場合であり、例えばこの不純物濃度（第１不純物種、第２不純物種含む）が５×１０１９ｃｍ−３以上である場合に、特に顕著である。
次に、図３（ｅ）に示されるように、ゲート電極３１を形成する（ゲート電極形成工程）。この際、図５（ａ）の構造と異なり、ｐ型拡散層２２とｎ＋＋拡散層２４の間にｎ＋拡散層が形成されないために、ゲート電極３１は、ゲート酸化膜３０が厚くなる領域上にも延伸する。
次に、図３（ｆ）に示されるように、層間絶縁層３２を形成する（層間絶縁層形成工程）。層間絶縁層３２は、ＣＶＤ法によってゲート酸化膜３０よりも厚く形成される。このため、ゲート電極３１の端部の段差部を含む図３（ｅ）の構造全体を層間絶縁層３２で覆うことができる。
次に、図４（ｇ）に示されるように、ソース電極とのコンタクトをとるために、ドライエッチングによってｎ＋＋拡散層２４上における層間絶縁層３２に開口部を形成し、この開口部中でｎ＋＋拡散層２４を露出させる（層間絶縁層開口工程）。
次に、図４（ｈ）に示されるように、開口部中におけるｎ＋＋拡散層２４の表面をエッチングして掘り下げる（高濃度不純物層エッチング工程）。このエッチングにおいては、ｎ＋＋拡散層２４においてＰ原子（第１不純物種イオン５２）が多く蓄積され低抵抗とされた領域が露出するまで行われる。このエッチングは、例えばＳＦ６、ＳｉＨ２Ｃｌ２、ＣＦ４等を用いたドライエッチングによって行うことができる。
次に、図４（ｉ）に示されるように、ｎ＋＋拡散層２４が掘り下げられた領域にシリサイド電極３３を形成する（シリサイド電極形成工程）。シリサイド電極３３は、例えばＮｉシリサイド等で構成される。この場合には、図４（ｉ）に示されるシリサイド電極３３の形態でシリサイド電極３３となる金属材料（Ｎｉ又はＮｉシリサイド）を成膜し、その後でこの層がｎ＋＋拡散層２４との間でシリサイド反応を生じるような熱処理を行うことによって、コンタクト抵抗の低いシリサイド電極３３が得られる。この際、シリサイド反応によって、金属材料層直下のｎ＋＋拡散層２４はシリサイド電極３３に変わるため、最終的に形成されたシリサイド電極３３の底面が、第１不純物種の濃度のピークがある深さとなることが好ましい。
その後、図４（ｊ）に示されるように、図４（ｉ）の構造を覆ってソース電極３４を形成する（主電極接続工程）。ソース電極３４は、例えば下層を薄いＴｉ層、上層を厚いＡｌ層とした２層構造とされる。この厚さは、ソース電極３４の上にボンディングワイヤが接続できる程度に厚く設定される。
この半導体装置１０においては、前記の通り、ゲート酸化膜３０における絶縁抵抗の低い部分が形成されることが抑制される。このため、増殖酸化により厚く形成されたゲート酸化膜３０に起因するゲート耐圧不良を抑制することができる。このため、ｐ型拡散層２２とｎ＋＋拡散層２４の間のｎ＋拡散層は不要であり、ゲート電極３１の端部とシリサイド電極３３等の間の間隔を小さくすることができる。これにより、素子全体を小型化することができる。
また、上記の構成においては、第１不純物種イオン５２が多くドーピングされ低抵抗とされた領域がｎ＋＋拡散層２４における深い箇所に存在するが、図４（ｈ）（ｉ）に示されるように、ｎ＋＋拡散層２４が掘り下げられた深い領域にシリサイド電極３３が形成されるため、ソース電極３４とソース領域（ｎ＋＋拡散層２４）との間のコンタクト抵抗を低減することができる。
また、上記の構造においては、ゲート電極３１とソース領域（ｎ＋＋拡散層２４）とが平面視において重複する領域が存在する。あるいは、ゲート酸化膜３０において耐圧が低い領域が形成されないため、これらが重複する領域を設けることができる。このため、素子全体の小型化が可能である。一方、この構造により、ゲート・ソース間の容量が大きくなり、高速動作が困難となる場合がある。しかしながら、ゲート電極３１とソース領域（ｎ＋＋拡散層２４）とが平面視において重複する領域においては、ゲート酸化膜３０が厚く形成されるため、ゲート・ソース間の容量増大は抑制される。すなわち、小型化したためにゲート電極３１とソース領域（ｎ＋＋拡散層２４）とが近接するが、この際の悪影響も低減される。
このように、上記の半導体装置１０は、図３、４に示された製造方法によって容易に製造することができる。
なお、上記の構成において、シリサイド電極３３は、ｎ＋＋拡散層２４が掘り下げられた領域に形成されるものとしたが、充分に低いコンタクト抵抗が得られる限りにおいて、ｎ＋＋拡散層２４を掘り下げる必要はない。また、シリサイド電極３３がＮｉシリサイドで構成されるものとしたが、他のシリサイド電極を用いることもできる。あるいは、充分に低いコンタクト抵抗が得られる限りにおいて、シリサイド電極３３は不要である。
また、上記の例では、半導体基板がＳｉＣで構成されるものとしたが、特にソース領域等が形成された後でゲート酸化膜が形成され、ゲート電極周囲の構造が同様である場合には、半導体基板が他の半導体材料、例えばシリコン（Ｓｉ）で構成される場合であっても、同様の効果を奏することは明らかである。
なお、上記の例では、この半導体装置がＭＯＳＦＥＴであるものとしたが、ゲート電極近傍に同様の構造を具備する半導体装置、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であれば、同様の構造、製造方法が有効であることは明らかである。
１０、８０ 半導体装置（ＭＯＳＦＥＴ）
２０、９０ 半導体基板
２１、９１ ｎ層
２２、９２ ｐ型拡散層
２４、９４ ｎ＋＋拡散層（高濃度不純物層）
３０、８１ ゲート酸化膜
３１、８２ ゲート電極
３２、８３ 層間絶縁層
３３、８４ シリサイド電極
３４、８５ ソース電極（主電極）
５１ 第２不純物種イオン
５２ 第１不純物種イオン
９３ ｎ＋拡散層

Claims (10)

  1. 半導体基板の表面に形成されたゲート酸化膜と、当該ゲート酸化膜上に形成されたゲート電極と、主電極と接続され前記半導体基板の表面において形成された高濃度不純物層と、を具備する半導体装置であって、
    前記高濃度不純物層においてドーピングされた不純物種には、燐（Ｐ）である第１不純物種と、アルゴン（Ａｒ）である第２不純物種とが含まれ、
    前記高濃度不純物層の表面において、前記第２不純物種の濃度は、前記第１不純物種の濃度よりも高く、
    前記高濃度不純物層における前記第１不純物種の深さ方向における濃度のピークは、前記第２不純物種の深さ方向における濃度のピークよりも深い箇所とされ、
    前記ゲート電極は、前記ゲート電極の下でチャネルが形成される領域から、前記高濃度不純物層の上において、前記ゲート電極の下でチャネルが形成される領域の上の前記ゲート酸化膜よりも厚く形成された前記ゲート酸化膜の上まで、延伸して形成されたことを特徴とする半導体装置。
  2. 前記高濃度不純物層が表面から掘り下げられた箇所で前記高濃度不純物層と前記主電極とが接続された構成を具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記高濃度不純物層と前記主電極とがシリサイド電極を介して接続されたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記シリサイド電極はニッケル（Ｎｉ）シリサイドで構成されたことを特徴とする請求項３に記載の半導体装置。
  5. 前記高濃度不純物層における不純物濃度は５×１０１９ｃｍ−３以上であることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
  6. 前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
  7. 請求項１に記載の半導体装置の製造方法であって、
    前記第１不純物種の飛程が前記第２不純物種の飛程よりも大きくなる条件で前記半導体基板に対して前記第１不純物種及び前記第２不純物種をイオン注入することによって前記高濃度不純物層を形成する高濃度不純物層形成工程と、
    前記半導体基板を熱酸化することによって前記ゲート酸化膜を形成するゲート酸化工程と、
    前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、
    前記高濃度不純物層に前記主電極を接続する主電極接続工程と、
    を具備することを特徴とする半導体装置の製造方法。
  8. 前記主電極接続工程において、前記主電極を接続する前に、前記主電極が接続される領域における前記高濃度不純物層の表面を掘り下げるエッチングを行うことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. シリサイド電極を介して前記主電極を前記高濃度不純物層に接続することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記半導体基板は炭化珪素（ＳｉＣ）で構成されたことを特徴とする請求項７から請求項９までのいずれか１項に記載の半導体装置の製造方法。
JP2013204999A 2013-09-30 2013-09-30 半導体装置及びその製造方法 Expired - Fee Related JP5928429B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013204999A JP5928429B2 (ja) 2013-09-30 2013-09-30 半導体装置及びその製造方法
US14/496,156 US9331152B2 (en) 2013-09-30 2014-09-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013204999A JP5928429B2 (ja) 2013-09-30 2013-09-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015070196A JP2015070196A (ja) 2015-04-13
JP5928429B2 true JP5928429B2 (ja) 2016-06-01

Family

ID=52739221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013204999A Expired - Fee Related JP5928429B2 (ja) 2013-09-30 2013-09-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9331152B2 (ja)
JP (1) JP5928429B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2020102594A (ja) * 2018-12-25 2020-07-02 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689667A (en) * 1985-06-11 1987-08-25 Fairchild Semiconductor Corporation Method of controlling dopant diffusion and dopant electrical activation by implanted inert gas atoms
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
JPH0964346A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体装置の製造方法
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
JP2000340520A (ja) * 1999-05-26 2000-12-08 Denso Corp 半導体装置及びその製造方法
US6407014B1 (en) * 1999-12-16 2002-06-18 Philips Electronics North America Corporation Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4792645B2 (ja) * 2001-03-12 2011-10-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2004304155A (ja) * 2003-03-19 2004-10-28 Seiko Instruments Inc 半導体装置の製造方法
EP2560210B1 (en) * 2003-09-24 2018-11-28 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
US7407837B2 (en) * 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4842527B2 (ja) * 2004-08-24 2011-12-21 パナソニック株式会社 半導体装置の製造方法
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP4872217B2 (ja) * 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
US20080108190A1 (en) * 2006-11-06 2008-05-08 General Electric Company SiC MOSFETs and self-aligned fabrication methods thereof
JP4286877B2 (ja) * 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
JP5339698B2 (ja) * 2007-08-20 2013-11-13 新日本無線株式会社 半導体装置の製造方法
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
JP2012253293A (ja) 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20150091020A1 (en) 2015-04-02
US9331152B2 (en) 2016-05-03
JP2015070196A (ja) 2015-04-13

Similar Documents

Publication Publication Date Title
US11804545B2 (en) Semiconductor device
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP5102411B2 (ja) 半導体装置およびその製造方法
JP6120525B2 (ja) 炭化珪素半導体装置
JP2011060930A (ja) 半導体装置および半導体装置の製造方法
JP7052245B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7381643B2 (ja) 半導体装置の製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
JP6004109B2 (ja) 半導体装置及びその製造方法
JP6479533B2 (ja) 半導体装置および半導体装置の製造方法
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2018082057A (ja) 半導体装置および半導体装置の製造方法
JP2006066438A (ja) 半導体装置およびその製造方法
WO2014083771A1 (ja) 半導体素子及びその製造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP5928429B2 (ja) 半導体装置及びその製造方法
JP2018206872A (ja) 半導体装置
JP2007053226A (ja) 半導体装置およびその製造方法
CN106653610A (zh) 一种改良的沟槽超势垒整流器件及其制造方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020096084A (ja) 半導体装置の製造方法
JP3303806B2 (ja) 半導体装置およびその製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
CN113488524A (zh) 一种具有深沟槽的超结结构、半导体器件及制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees