JPH0964346A

JPH0964346A - 半導体装置の製造方法

Info

Publication number: JPH0964346A
Application number: JP21163095A
Authority: JP
Inventors: Yoji Kawasaki; 洋司川崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-08-21
Filing date: 1995-08-21
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】シリコンの表面に不要な酸化膜が形成されデ
バイスの電気的特性が劣化する。【解決手段】シリコン基板１上にゲート酸化膜４及び
ゲート電極５を形成した後、ソース／ドレイン領域２と
なる領域が開口部となるレジストパターン１７を形成し
た後、窒素原子を面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2
でイオン注入した後、レジストパターン１７を除去し、
窒素雰囲気中で７００〜９００℃の熱処理を施すことに
よって窒素含有層１６及びその表面に１×１０²⁰〜１×
１０²²ｃｍ^-3の高濃度に窒素が含まれる高濃度窒素含有
層１８を形成する。その後、ソース／ドレイン領域２と
なる領域が開口部となるレジストパターン６を形成し、
リンイオンをイオン注入した後、８００℃で熱処理を施
すことによってソース／ドレイン領域２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、特に半導体装置のプロセス中のシ
リコン基板又はポリシリコン膜等のシリコンからなる領
域の酸化を低減、防止するためのものである。

【０００２】

【従来の技術】従来より半導体プロセス中において、発
生する不要なシリコンの酸化現象はデバイスの電気特性
を劣化させる要因となっていた。

【０００３】以下、半導体プロセス中のシリコンの酸化
現象について２、３説明する。まず、ＭＯＳ型トランジ
スタの製造工程中のシリコンの酸化現象について、図６
を用いて説明する。図６はＭＯＳ型トランジスタの製造
方法を順次示す製造工程断面図である。この図におい
て、１は例えばＰ型の半導体からなるシリコン基板、２
はこのシリコン基板１上に形成されたＮ型の不純物拡散
層からなるソース／ドレイン領域、３は上記シリコン基
板１上に形成された酸化膜からなる膜厚約５００ｎｍの
素子分離酸化膜、４は隣接したソース／ドレイン領域２
間に挟持された領域上に形成された、例えば膜厚約１０
ｎｍのＳｉＯ₂等の酸化膜からなるゲート酸化膜、５は
このゲート酸化膜４上に形成された、例えば膜厚約５０
〜２００ｎｍのリンドープドポリシリコン膜からなるゲ
ート電極、６はこのゲート電極５上に形成され、上記ソ
ース／ドレイン領域２となる部分が開口部となるように
形成されたレジストパターンで、７はソース／ドレイン
領域２及びゲート電極５上に発生する不要な酸化膜であ
る。また、この図中、矢印８はソース／ドレイン領域２
を形成するための、例えばリン等のＮ型の不純物元素の
イオン注入を示す。

【０００４】この図を用いて、ＭＯＳ型トランジスタの
製造方法について順次説明する。まず、素子分離酸化膜
３をシリコン基板１上にＬＯＣＯＳ酸化法（図７にて後
述する）により形成した後このシリコン基板１を熱酸化
し、ゲート酸化膜４を形成する。その後、ＣＶＤ法によ
り例えばリンイオンが注入されたリンドープドポリシリ
コン膜を全面に堆積した後、リソグラフィー技術によっ
てゲート電極５となる部分が残存するようにレジストパ
ターンを形成し、異方性ドライエッチングによりゲート
電極５を形成する。その後、このレジストパターンを除
去する。

【０００５】次に、図６（ａ）に示されるように、ソー
ス／ドレイン領域２となる領域が開口部となるようにレ
ジストパターン６をリソグラフィー技術により形成し、
このレジストパターン６をマスクとしてＮ型の不純物元
素であるリンイオンをイオン注入８した後図６（ｂ）に
示されるように、このレジストパターン６を除去し、例
えば約８００℃の熱処理を施すことによって、上記リン
イオンを拡散し、ソース／ドレイン領域２が形成され
る。

【０００６】しかしながら、このようなＭＯＳ型トラン
ジスタの製造工程においては、工程中の大気暴露や熱処
理工程において、ソース／ドレイン領域２の表面が酸化
され、このソース／ドレイン領域２の表面に不要な酸化
膜７が形成されることとなる。従って、これらのソース
／ドレイン領域２は所定量のリンイオンが注入されてい
るにもかかわらず、表面層に存在する一部のリンが電気
的に不活性なものとなり、これらのソース／ドレイン領
域２の抵抗が増大し半導体装置としての性能が低下する
という問題があった。

【０００７】また、同様にリンドープドポリシリコン膜
からなるゲート電極５においても、製造工程中の大気暴
露や熱処理において、ゲート電極５の表面に薄い不要な
酸化膜７が形成され、ポリシリコン膜中であらかじめ電
気的に活性化していた一部のリンが電気的に不活性なも
のとなり、ゲート電極５の抵抗が増大するという問題が
あった。

【０００８】さらに、図示は省略するが、同様の現象が
リンドープドポリシリコン膜からなるキャパシタ電極を
構成するストレージノードにおいても見られる。従っ
て、このストレージノードの表面にも不要な酸化膜が形
成されることとなり、ストレージノードのシート抵抗値
が高くなり、さらに、この表面の酸化膜が、後の工程で
ストレージノード上に形成される誘電体用薄膜シリコン
窒化膜の信頼性を低下させるという問題があった。

【０００９】次に、素子分離酸化膜３形成時における活
性領域の酸化について図７を用いて説明する。素子分離
酸化膜３は従来より知られているＬＯＣＯＳ酸化法を用
いて形成される。図７はＬＯＣＯＳ酸化法について順次
示した製造工程断面図であって、図において、１０はシ
リコン基板１上に形成された膜厚約３０ｎｍの酸化膜か
らなる下敷酸化膜、１１はこの下敷酸化膜１０上に形成
された膜厚約１００ｎｍのアンドープドポリシリコン
膜、１２はこのアンドープドポリシリコン膜１１上に形
成された膜厚約２００ｎｍのシリコン窒化膜である。

【００１０】まず、図７（ａ）に示されるようにシリコ
ン基板１に例えば約９００℃の熱処理を施し、シリコン
基板１上に下敷酸化膜１０を形成する。続いて、ＣＶＤ
法にてこの下敷酸化膜１０上にアンドープドポリシリコ
ン膜１１を堆積した後、図７（ｂ）に示されるように窒
化ガス雰囲気中にて約９００〜１０００℃の熱処理を施
し、シリコン窒化膜１２を形成する。ここで、ウエハの
大気暴露及び熱処理によって、アンドープドポリシリコ
ン膜１１の表面には、不要な酸化膜７が形成されてい
る。

【００１１】次に、活性領域となる部分を覆い、素子分
離酸化膜３となる部分が開口部となるレジストパターン
をリソグラフィー技術を用いて形成した後、図７（ｃ）
に示されるように異方性ドライエッチングによってレジ
ストパターンの開口部のシリコン窒化膜１２を除去す
る。次に、レジストパターンを除去後、図７（ｄ）に示
されるように約９００〜１０００℃の熱処理を施し、シ
リコン窒化膜の開口部に素子分離酸化膜３を形成する。
その後、シリコン窒化膜１２を除去する。

【００１２】しかしながら、上述した工程においても、
耐酸化性のために形成されるシリコン窒化膜１２形成工
程に至るまでの間の大気暴露や、シリコン窒化膜１２堆
積時の高温炉への挿入によってアンドープドポリシリコ
ン膜１１の表面は酸化されることとなり、シリコン窒化
膜１２とアンドープドポリシリコン膜１１との界面に不
要な酸化膜７が形成されることとなる。

【００１３】そして、窒化シリコン膜１２とアンドープ
ドポリシリコン膜１１との界面に不要な酸化膜７が存在
する状態で、素子分離酸化膜３の形成のために熱処理を
行うと、窒化シリコン膜１２の開口部に対向するアンド
ープドポリシリコン膜の表面より酸化されることとな
り、やがてこの窒化シリコン膜１２の開口部の縁部直下
においては側面より酸化されてくるが、不要な酸化膜７
及び下敷酸化膜１０においては酸素原子の拡散速度が大
きいため、これらを経路としてアンドープドポリシリコ
ン膜への酸化が進む。従って、バーズビーグの先端が長
くなり、活性領域周辺部からシリコン基板１へのリーク
電流が増加するという問題があった。

【００１４】

【発明が解決しようとする課題】上述したように従来の
半導体装置の製造方法においては、ソース／ドレイン領
域２、ゲート電極５、キャパシタ電極のストレージノー
ド、素子分離酸化膜等の形成工程における大気暴露又は
熱処理によりこれらを構成するシリコンの表面に不要な
酸化膜７が形成され、デバイスの電気的特性が劣化する
という課題が生じていた。

【００１５】本発明は係る課題を解決するためなされた
もので、半導体装置のプロセス中において、シリコンの
表面に不要な酸化膜が形成されることを防ぎ、デバイス
の電気的特性を向上させることができる半導体装置の製
造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の請求項１記載の
半導体装置の製造方法においては、シリコンからなる領
域に面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2の不純物元素
をイオン注入した後、所定温度範囲内で熱処理を施すこ
とによって、上記シリコンからなる領域の表面層に上記
イオン注入された不純物元素が１×１０²⁰〜１×１０²²
ｃｍ^-3の高濃度に含まれる高濃度不純物元素含有層を形
成したことを特徴とするものである。

【００１７】本発明の請求項２記載の半導体装置の製造
方法においては、シリコン基板上のソース／ドレイン領
域となる所望領域に面密度１×１０¹³〜２×１０¹⁵ｃｍ
^-2の不純物元素をイオン注入した後、所定温度範囲内で
熱処理を施すことによって上記所望領域の表面層に上記
イオン注入された不純物元素が１×１０²⁰〜１×１０²²
ｃｍ^-3の高濃度に含まれる高濃度不純物元素含有層を形
成した後、上記所望領域にイオン注入することによって
ソース／ドレイン領域を形成したことを特徴とするもの
である。

【００１８】本発明の請求項３記載の半導体装置の製造
方法においては、ポリシリコン膜又はアモルファスシリ
コン膜からなる電極を形成する工程と、上記ポリシリコ
ン膜又はアモルファスシリコン膜に面密度１×１０¹³〜
２×１０¹⁵ｃｍ^-2の不純物元素をイオン注入した後所定
温度範囲内で熱処理を施すことによって、上記ポリシリ
コン膜又はアモルファスシリコン膜の表面層に上記イオ
ン注入された不純物元素が１×１０²⁰〜１×１０²²ｃｍ
^-3の高濃度に含まれる高濃度不純物元素含有層を形成す
る工程とを備えたことを特徴とするものである。

【００１９】また、本発明の請求項４記載の半導体装置
の製造方法においては、シリコン基板上に酸化膜からな
る下敷酸化膜を形成する工程と、この下敷酸化膜上にポ
リシリコン膜又はアモルファスシリコン膜を形成する工
程と、このポリシリコン膜又はアモルファスシリコン膜
に面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2の不純物元素を
イオン注入した後、所定温度範囲内で熱処理を施すこと
によって、上記ポリシリコン膜又はアモルファスシリコ
ン膜の表面層及び下敷酸化膜との界面層とに上記イオン
注入された不純物元素が１×１０²⁰〜１×１０²²ｃｍ^-3
の高濃度に含まれる高濃度不純物元素含有層を形成する
工程と、この高濃度不純物元素含有層上に窒化シリコン
膜を形成する工程と、この窒化シリコン膜をエッチング
して、この窒化シリコン膜に開口部を形成する工程と、
酸化ガス雰囲気中で熱処理を施し、上記窒化シリコン膜
の開口部に素子分離酸化膜を成長形成する工程とを備え
たことを特徴とするものである。

【００２０】さらに、本発明の請求項５記載の半導体装
置の製造方法は、請求項１〜４のいずれかにおいて、熱
処理温度が７００℃〜９００℃であることを特徴とする
ものである。

【００２１】さらに、本発明の請求項６記載の半導体装
置の製造方法は、請求項１〜５のいずれかにおいて、イ
オン注入する不純物元素が窒素（Ｎ）、アルゴン（Ａ
ｒ）、キセノン（Ｘｅ）、炭素（Ｃ）のいずれかである
ことを特徴とするものである。

【００２２】

【発明の実施の形態】

実施の形態１．本発明の実施の形態１のＭＯＳ型トラン
ジスタの製造方法について以下説明する。図１はＭＯＳ
型トランジスタの製造方法を順次示す製造工程断面図で
ある。この図において、従来例と同一のものには同一番
号を付し、詳細な説明は省略する。矢印１５は、不純物
元素である例えば窒素原子（Ｎ⁺）のイオン注入を示
す。また、１６はシリコン基板１上のソース／ドレイン
領域２が形成される領域に形成され、窒素原子がイオン
注入された窒素含有層、１７は窒素原子をイオン注入す
るために、ソース／ドレイン領域２以外の領域を覆うよ
うに形成されたレジストパターン、１８は窒素含有層１
６の表面層に形成され、不純物元素である窒素原子が１
×１０²⁰〜１×１０²²ｃｍ^-3の高濃度に含まれる高濃度
不純物元素含有層である高濃度窒素含有層である。

【００２３】次に、まず図１（ａ）に示されるように、
ゲート電極５までは従来例と全く同一の方法にて形成し
た後、ソース／ドレイン領域２が形成される領域が開口
部となるようなレジストパターン１７をリソグラフィー
技術にて形成し、窒素原子を面密度１×１０¹³〜２×１
０¹⁵ｃｍ^-2の条件でイオン注入１５する。このときイオ
ン注入するエネルギーは任意条件でよいが窒素の注入飛
程距離が後工程のソース／ドレイン領域２を形成するた
めに行われる例えばリンの注入飛程距離よりも基板の表
面側となるように設定する方が望ましい。

【００２４】次に、レジストパターン１７を除去した
後、図１（ｂ）に示されるように炉アニール又はラピッ
ドサーマルアニール（ＲＴＡ）等の方法により、窒素雰
囲気中にて７００℃〜９００℃の熱処理を施す。このと
き、シリコン基板１中に導入した窒素は再分布して、窒
素含有層１６を形成するとともに、シリコン基板１の表
面部分の非常に狭い領域に多くの窒素が局在して１×１
０²⁰〜１×１０²²ｃｍ^-3の高濃度の窒素が存在する膜厚
約１０〜１５ｎｍの高濃度窒素含有層１８が形成される
こととなる。

【００２５】次に、図１（ｃ）に示されるように、従来
例にて説明したものと全く同一の方法にてレジストパタ
ーン６を形成し、リンイオンをイオン注入８した後、図
１（ｄ）に示されるようにレジストパターンを除去し、
約８００℃の熱処理を施すことによってソース／ドレイ
ン領域２が形成されることとなる。

【００２６】上述したＭＯＳ型トランジスタの製造方法
においては、ソース／ドレイン領域２を形成する前に、
シリコン基板１のソース／ドレイン領域２の形成される
べき領域に窒素原子を面密度１×１０¹³〜２×１０¹⁵ｃ
ｍ^-2の低濃度でイオン注入した後、７００℃〜９００℃
で熱処理することによって、シリコン基板１の表面層に
１×１０²⁰〜１×１０²²ｃｍ^-3の高濃度窒素含有層１８
が形成される。図２は深さ方向の窒素分布のイオン注入
後と熱処理後を示す図であって、縦軸に窒素濃度、横軸
は深さを示す。また図２（ａ）はイオン注入直後のもの
で、図２（ｂ）はその後、熱処理を行ったものである。
つまり、この図に示されるように、イオン注入後膜中に
低濃度で存在していた窒素は、熱処理後、シリコン基板
１の表面の非常に狭い領域に局在して、１×１０²⁰〜１
×１０²²ｃｍ^-3の高濃度窒素含有層１８が形成されるこ
ととなる。

【００２７】従って、窒素を含有しているシリコン基板
１の酸化速度は小さいため、シリコン基板１の表面層に
高濃度窒素含有層１８を形成することによって後工程の
レジストパターンの形成工程、ソース／ドレイン領域形
成のためのイオン注入等の各プロセス間におけるウエハ
の大気暴露及び熱処理による酸化を防止、低減できる。

【００２８】つまり、高濃度窒素含有層１８を形成した
後、イオン注入してソース／ドレイン領域２を形成する
ことによって、ソース／ドレイン領域２の表面層の酸化
を低減するため、ソース／ドレイン領域２に注入された
リンイオンが不活性な状態となることを防ぐので、ソー
ス／ドレイン領域２のシート抵抗の増大を防ぐことがで
き、半導体装置の電気的特性が向上する。

【００２９】また、上述したように窒素注入量を低濃度
とすることによって、窒素注入層が非晶質層とはならな
いので、熱処理した後においてもシリコン基板１と窒素
含有層１６との接合面の近傍において二次欠陥の発生が
抑制できるとともに、窒素注入によって発生した欠陥は
後工程の熱処理によって回復するため、窒素注入を行う
ことによって従来のトランジスタと比較してリーク電流
値が増大することはない。

【００３０】また、シリコン基板１の表面層に１×１０
²⁰〜１×１０²²ｃｍ^-3の高濃度窒素含有層１８を形成す
ることができる窒素注入量の下限値は１×１０¹³ｃｍ^-2
であり、熱処理によって発生する二次欠陥が発生しない
窒素注入量の上限値は２×１０¹⁵ｃｍ^-2であるため、窒
素注入量は１×１０¹³〜２×１０¹⁵ｃｍ^-2の範囲内で行
う必要がある。

【００３１】また高濃度の窒素注入を行うことによっ
て、熱処理せずとも高濃度な窒素含有層１６を形成する
ことはできるが、この窒素含有層１６においてはキャリ
ア濃度が低下し、抵抗が増大することになり、半導体装
置としての性能が劣化することとなるという問題が生じ
る。

【００３２】さらに、高濃度窒素含有層１８を形成する
ための熱処理においては、シリコン基板１の表面層に高
濃度窒素含有層１８を形成することができる下限温度が
７００℃であり、デバイスに対する許容熱処理温度が９
００℃であるため、熱処理は約７００〜９００℃の範囲
内で行う必要がある。

【００３３】さらに、窒素注入量と熱処理の設定条件に
よって、１×１０²²ｃｍ^-3程度の高濃度窒素含有層１８
の表面層に、さらに約１ｎｍの非常に薄い窒化シリコン
膜が形成されれば、さらに耐酸化性効果が増すこととな
る。

【００３４】また、上述した実施の形態において注入さ
れる窒素イオンの形態は窒素原子について説明したが、
窒素分子（Ｎ₂ ⁺）であってもよい。

【００３５】実施の形態２．本発明の実施の形態２は、
実施の形態１においてソース／ドレイン領域２に形成し
た高濃度窒素含有層１８をリンドープドポリシリコン膜
からなるゲート電極５上に形成するものであって、実施
の形態１と同様にゲート電極５まで形成し、レジストパ
ターンを除去した後ゲート電極５が開口部となるレジス
トパターンを形成し、実施の形態１と同じ条件である窒
素注入量、面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2でイオ
ン注入した後、７００℃〜９００℃の範囲内で窒素雰囲
気中で熱処理し、ゲート電極５の表面層に高濃度窒素含
有層１８を形成する。また、このときのイオン注入時の
エネルギーは、ゲート電極５を形成するリンドープドポ
リシリコン膜中の窒素注入分布の３σが、ゲート電極５
の膜厚を越えないように上限を設定しなければならな
い。

【００３６】このように、リンドープドポリシリコン膜
からなるゲート電極５においても、窒素を注入した後、
熱処理することによって、窒素は実施の形態１の単結晶
中とほぼ同じ挙動を示すことより、ゲート電極５の表面
層に高濃度窒素含有層１８が形成されるため、低酸化速
度又は耐酸化性を有するゲート電極５を形成することが
でき、リンが電気的に不活性となることを防ぎ、シート
抵抗が高くなることを防ぐため、デバイスの高性能化を
図ることができる。

【００３７】また、この実施の形態においては、リンド
ープドポリシリコン膜によって構成されたゲート電極５
について説明したが、アンドープドポリシリコン膜を用
いても、同じ効果が得られる。つまり、アンドープドポ
リシリコン膜においては、Ｎ型又はＰ型の不純物元素を
イオン注入し熱処理する工程が含まれることとなるが、
その前の工程において、窒素原子をイオン注入し、熱処
理を行うことによってリンドープドポリシリコン膜と同
様の効果が得られる。

【００３８】また、この実施の形態においては、ゲート
電極５とソース／ドレイン領域２に形成される高濃度窒
素含有層１８を個々に形成する場合について説明した
が、同時に形成してもよい。さらに、この実施の形態に
おいては、ゲート電極５にパターニングした後に窒素注
入したが、ポリシリコン膜の状態で窒素注入し、熱処理
を行っても同様の効果が得られることは言うまでもな
い。

【００３９】実施の形態３．本発明の実施の形態３の半
導体装置の製造方法においては、低酸化速度又は耐酸化
性を有するリンドープドポリシリコン膜から構成される
キャパシタ電極のストレージノードを提供するもので、
従来例と同様にリンドープドポリシリコンからなるキャ
パシタ電極を異方性エッチングにより形成した後、上述
した実施の形態１及び２と同様に窒素原子を１×１０¹³
〜２×１０¹⁵ｃｍ^-2の面密度の注入量でイオン注入し、
７００〜９００℃の窒素雰囲気中で熱処理することによ
って、キャパシタ電極の表面に窒素が１×１０²⁰〜１×
１０²²ｃｍ^-3の高濃度に含まれる高濃度窒素含有層１８
が形成されることとなるため、低酸化速度又は耐酸化性
を有するキャパシタ電極のストレージノードが形成でき
る。

【００４０】従って、ストレージノードのシート抵抗の
増大を防ぐとともに、ストレージノードの表面層に酸化
膜が形成されないのでこのストレージノード上に後工程
において堆積される誘電体用シリコン窒化膜の信頼性の
低下をも防ぐことができる。

【００４１】また、窒素注入条件として、任意の注入角
度で回転注入を行ったり、ステップ注入を用いることに
よって、この電極の表面に対して均一に窒素を導入でき
ることとなるため、電極の表面に高濃度窒素含有層が均
一に形成でき、酸化の低減、防止がより効果的に行われ
ることとなる。

【００４２】実施の形態４．本発明の実施の形態４は素
子分離酸化膜の形成方法に用いた例である。図３は素子
分離酸化膜の形成方法を順次示す製造工程断面図であっ
て、この図において従来例及び上述した実施の形態と同
一のものには同一番号を付し、詳細な説明は省略する。
また、図４は深さ方向の窒素分布を示す図、図５はこの
素子分離酸化膜３の縁部の拡大図であって、図５（ａ）
は従来例、図５（ｂ）は実施の形態を示し、図中の矢印
は酸化方向を示す。これら図３〜図５に基づいて、素子
分離酸化膜３の形成方法について説明する。

【００４３】まず、従来例と同様に膜厚約３０ｎｍの下
敷酸化膜１０及び膜厚約１００ｎｍのアンドープドポリ
シリコン膜１１を形成した後、図３（ａ）に示されるよ
うに実施の形態１と同じ条件、つまり窒素原子が面密度
１×１０¹³〜２×１０¹⁵ｃｍ^-2の注入量でアンドープド
ポリシリコン膜１１に対してイオン注入を行う。ただ
し、イオン注入のエネルギーは、シリコン基板１へ影響
を及ぼさないよう窒素注入分布の３σがアンドープドポ
リシリコン膜１１及び下敷酸化膜１０の合計膜厚を越え
ないように上限を設定する。次に、実施の形態１と全く
同じ条件、つまり窒素雰囲気中で７００〜９００℃の熱
処理を施す。

【００４４】この結果、図４に示されるように、アンド
ープドポリシリコン膜１１の表面層に実施の形態１と同
様に膜厚約１０〜１５ｎｍの１×１０²⁰〜１×１０²²ｃ
ｍ^-3の高濃度の窒素が含まれる高濃度窒素含有層１８が
形成される。さらに、同時に下敷酸化膜１０とアンドー
プドポリシリコン膜１１との界面層にも同様の高濃度窒
素含有層１８が形成される。このアンドープドポリシリ
コン膜１１の表面層に形成された高濃度窒素含有層１８
によって、後工程の各プロセス間における大気暴露時及
びシリコン窒化膜１２を形成するための炉への挿入時の
アンドープドポリシリコン膜１１の酸化が防止され、低
減される。

【００４５】次に、図３（ｂ）に示されるように、従来
例と同様に、窒化ガス雰囲気中にて約９００〜１０００
℃の熱処理を施し、シリコン窒化膜１２を形成する。

【００４６】次に、活性領域となる部分を覆い、素子分
離酸化膜３となる部分が開口部となるレジストパターン
を形成し、図３（ｃ）に示されるように、異方性ドライ
エッチングによりレジストパターンの開口部のシリコン
窒化膜１２をエッチング除去した後、レジストパターン
を除去する。次に、図３（ｄ）に示されるように、約９
００〜１０００℃の熱処理を施すことによって、シリコ
ン窒化膜１２の開口部に熱酸化による素子分離酸化膜３
を形成する。

【００４７】上述したように形成されたこの実施の形態
の素子分離酸化膜３においては、図５に示されるように
従来例と比べて、活性領域に浸透するバーズビーグの先
端が短くなるので、基板１へのリーク電流が低減できる
という効果を有する。

【００４８】つまり、この素子分離酸化膜３の形成方法
においては、アンドープドポリシリコン膜１１の表面層
に形成された高濃度窒素含有層１８によってアンドープ
ドポリシリコン膜１１とシリコン窒化膜１２との界面に
不要な酸化膜７が発生することが抑えられるため、従来
例のように不要な酸化膜７と経路として酸化が進むこと
がないのでシリコン窒化膜１２の開口部の縁部直下のア
ンドープドポリシリコン膜１１に対する側面、つまり、
横方向からの酸化が低減されることとなる。また、この
とき窒素注入の条件によっては耐酸化性の効果が小さ
く、アンドープドポリシリコン膜１１とシリコン窒化膜
１２との界面に不要な酸化膜７が発生することがある
が、この場合その膜厚は非常に薄いため、上述した効果
と同様の効果が得られる。

【００４９】さらに、アンドープドポリシリコン膜１１
と下敷酸化膜１０との界面の高濃度窒素含有層１８中の
窒素と界面のシリコンとの結合体がバリアとなり下敷酸
化膜１０からの酸素原子の浸入を抑えるため、下敷酸化
膜１０からアンドープドポリシリコン膜１１への上向き
の酸化を低減させることができる。従って、素子分離酸
化膜３の端部においては、上述したように側面及び下面
からの酸化が抑制されるためバーズビーグの先端が短く
なる。

【００５０】また上述した実施の形態４においては、ア
ンドープドポリシリコン膜１１を堆積した直後、基板全
面に窒素注入を行っていたが、アンドープドポリシリコ
ン膜１１を堆積し、シリコン窒化膜１２を堆積した後、
リソグラフィー技術にて、素子分離酸化膜３となる部分
が開口部となるレジストパターンを形成し、この開口部
に対する窒化シリコン膜１２を除去し、アンドープドポ
リシリコン膜１１を露出させた状態で窒素注入し、さら
に熱処理することによって、上述した効果と同様の効果
が得られる。

【００５１】ただし、この場合の窒素注入においては、
上述したような窒化シリコン膜１２に形成された開口部
の縁部直下のアンドープドポリシリコン膜１１にまで均
一に窒素原子を注入するため、高角度（４５゜）での回
転注入又はステップ注入を用いなければならない。

【００５２】上述した実施の形態２〜４においては、ポ
リシリコン膜を用いた場合のその表面の酸化を低減、防
止する方法について説明したが、これはポリシリコン膜
に限るものではなくアモルファスシリコン膜を用いて
も、同様の効果が得られる。

【００５３】また、上述した実施の形態においては、不
純物元素として窒素原子（Ｎ⁺）を注入する例について
示したが、炭素（Ｃ⁺）のイオンを注入しても、上述し
た実施の形態と同様の効果が得られる。また、アルゴン
（Ａｒ⁺）、キセノン（Ｘｅ⁺）を用いても、表面層に炭
素や窒素のように窒化シリコン膜、炭化シリコン膜のよ
うな膜が形成されることはないものの、高濃度不純物元
素含有層を形成し、上述した実施の形態と同様の効果が
得られることとなる。

【００５４】

【発明の効果】本発明の請求項１記載の半導体装置の製
造方法においては、面密度１×１０¹³〜２×１０¹⁵ｃｍ
^-2の不純物元素をイオン注入した後、所定温度範囲内で
熱処理を施し、シリコンからなる領域の表面層に不純物
元素が１×１０²⁰〜１×１０²²ｃｍ^-3の高濃度に含まれ
る高濃度不純物元素含有層を形成することによって、熱
処理による二次欠陥を発生させることなく、シリコンか
らなる領域の表面の酸化を低減、防止することができる
ためシート抵抗の増大を抑制し、半導体装置としての電
気的特性が向上するという効果を有する。

【００５５】本発明の請求項２記載の半導体装置の製造
方法においても、請求項１記載の半導体装置の製造方法
と同様にソース／ドレイン領域となる所望領域の表面層
に高濃度不純物元素含有層を形成した後イオン注入によ
ってソース／ドレイン領域を形成することによって、ソ
ース／ドレイン領域の表面の酸化が低減、防止されるの
でソース／ドレイン領域のシート抵抗の増大を抑制する
ことができ、半導体装置としての電気的特性が向上する
という効果を有する。

【００５６】また、本発明の請求項３記載の半導体装置
の製造方法においては、ポリシリコン膜又はアモルファ
スシリコン膜に面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2の
不純物元素をイオン注入した後、所定温度範囲内で熱処
理を施し、表面層に不純物元素が１×１０²⁰〜１×１０
²²ｃｍ^-3の高濃度に含まれる高濃度不純物元素含有層を
有するポリシリコン膜又はアモルファスシリコン膜が形
成され、このポリシリコン膜又はアモルファスシリコン
膜によって電極が形成されることとなるので、電極の酸
化が低減、防止され電極の抵抗値の増大を抑制できるた
め、半導体装置としての電気的特性が向上するという効
果を有する。

【００５７】また、本発明の請求項４記載の半導体装置
の製造方法においては、ポリシリコン膜又はアモルファ
スシリコン膜の表面層及び下敷酸化膜との界面層に高濃
度不純物元素含有層を形成することによって、この高濃
度不純物元素含有層によって不要な酸化を低減、防止で
きるので、素子分離酸化膜のバーズビーグの先端を短く
でき、リーク電流の発生が抑制できるため、半導体装置
としての電気的特性が向上するという効果を有する。

【００５８】さらに、本発明の請求項５記載の半導体装
置の製造方法においては、熱処理温度を７００〜９００
℃とすることによって半導体装置としての機能を低下さ
せることなく、表面層に高濃度不純物元素含有層を形成
できるという効果を有する。

【００５９】また、本発明の請求項６記載の半導体装置
の製造方法においては、不純物元素が窒素（Ｎ）、アル
ゴン（Ａｒ）、キセノン（Ｘｅ）、炭素（Ｃ）のいずれ
かとすることによって、表面層に高濃度不純物元素含有
層が形成され、表面の酸化を低減、防止するという効果
を有する。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置の製造方
法を示す製造工程断面図である。

【図２】本発明の実施の形態１の半導体装置の製造方
法におけるイオン注入後と熱処理後のシリコン基板にお
ける深さ方向の窒素分布を示す図である。

【図３】本発明の実施の形態４の半導体装置の製造方
法を示す製造工程断面図である。

【図４】本発明の実施の形態４の半導体装置の製造方
法によって形成された素子分離酸化膜における深さ方向
の窒素分布を示す図である。

【図５】従来の半導体装置の製造方法により形成され
た素子分離酸化膜と本発明の実施の形態４の半導体装置
の製造方法により形成された素子分離酸化膜とを示す一
部拡大図である。

【図６】従来の半導体装置の製造方法を示す製造工程
断面図である。

【図７】従来の半導体装置の製造方法を示す製造工程
断面図である。

【符号の説明】

１シリコン基板、２ソース／ドレイン領域、３素
子分離酸化膜、５ゲート電極、８リンイオンのイオ
ン注入、１０下敷酸化膜、１１アンドープドポリシ
リコン膜、１２シリコン窒化膜、１５窒素原子のイ
オン注入、１８高濃度窒素含有層。

Claims

【特許請求の範囲】

【請求項１】シリコンからなる領域に面密度１×１０
¹³〜２×１０¹⁵ｃｍ^-2の不純物元素をイオン注入した
後、所定温度範囲内で熱処理を施すことによって、上記
シリコンからなる領域の表面層に上記イオン注入された
不純物元素が１×１０²⁰〜１×１０²²ｃｍ^-3の高濃度に
含まれる高濃度不純物元素含有層を形成したことを特徴
とする半導体装置の製造方法。
【請求項２】シリコン基板上のソース／ドレイン領域
となる所望領域に面密度１×１０¹³〜２×１０¹⁵ｃｍ^-2
の不純物元素をイオン注入した後、所定温度範囲内で熱
処理を施すことによって上記所望領域の表面層に上記イ
オン注入された不純物元素が１×１０²⁰〜１×１０²²ｃ
ｍ^-3の高濃度に含まれる高濃度不純物元素含有層を形成
した後、上記所望領域にイオン注入することによってソ
ース／ドレイン領域を形成したことを特徴とする半導体
装置の製造方法。
【請求項３】ポリシリコン膜又はアモルファスシリコ
ン膜からなる電極を形成する工程と、上記ポリシリコン
膜又はアモルファスシリコン膜に面密度１×１０¹³〜２
×１０¹⁵ｃｍ^-2の不純物元素をイオン注入した後所定温
度範囲内で熱処理を施すことによって、上記ポリシリコ
ン膜又はアモルファスシリコン膜の表面層に上記イオン
注入された不純物元素が１×１０²⁰〜１×１０²²ｃｍ^-3
の高濃度に含まれる高濃度不純物元素含有層を形成する
工程とを備えたことを特徴とする半導体装置の製造方
法。
【請求項４】シリコン基板上に酸化膜からなる下敷酸
化膜を形成する工程と、この下敷酸化膜上にポリシリコ
ン膜又はアモルファスシリコン膜を形成する工程と、こ
のポリシリコン膜又はアモルファスシリコン膜に面密度
１×１０¹³〜２×１０¹⁵ｃｍ^-2の不純物元素をイオン注
入した後、所定温度範囲内で熱処理を施すことによっ
て、上記ポリシリコン膜又はアモルファスシリコン膜の
表面層及び下敷酸化膜との界面層とに上記イオン注入さ
れた不純物元素が１×１０²⁰〜１×１０²²ｃｍ^-3の高濃
度に含まれる高濃度不純物元素含有層を形成する工程
と、この高濃度不純物元素含有層上に窒化シリコン膜を
形成する工程と、この窒化シリコン膜をエッチングし
て、この窒化シリコン膜に開口部を形成する工程と、酸
化ガス雰囲気中で熱処理を施し、上記窒化シリコン膜の
開口部に素子分離酸化膜を成長形成する工程とを備えた
ことを特徴とする半導体装置の製造方法。
【請求項５】熱処理温度が７００℃〜９００℃である
ことを特徴とする請求項１〜４のいずれかに記載の半導
体装置の製造方法。
【請求項６】イオン注入する不純物元素が窒素
（Ｎ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、炭素
（Ｃ）のいずれかであることを特徴とする請求項１〜５
のいずれかに記載の半導体装置の製造方法。