JP2005026442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005026442A JP2005026442A JP2003190091A JP2003190091A JP2005026442A JP 2005026442 A JP2005026442 A JP 2005026442A JP 2003190091 A JP2003190091 A JP 2003190091A JP 2003190091 A JP2003190091 A JP 2003190091A JP 2005026442 A JP2005026442 A JP 2005026442A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- dopant
- implantation
- semiconductor
- surface layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】この半導体装置の製造方法は、半導体基板にソースドレインエクステンション部を形成するものであり、その雰囲気圧を減圧状態に保持し続けた状態で、前記半導体基板の表層をプレアモルファス化注入により非晶質化(S2)すると共に該非晶質化部分1fにドーパントを注入(S3)することにより、前記半導体基板の表層にソースドレインエクステンション部を形成する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、例えばMOSFET用の半導体基板にソースドレインエクステンション部等のドーパント拡散層を形成する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の微細化によりMOSFETのソースドレインエクステンション部を浅く且つ低抵抗に形成する必要がある。その為、例えばPMOSFETの場合では、P型ドーパントの半導体基板中での拡散(イオン注入時のチャネリングによる拡散や熱処理に伴う拡散)によりソースドレインエクステンション部が深くなることを抑制する為に、半導体基板へのP型ドーパント注入前に半導体基板の表層をプレアモルファス化注入により非晶質化しておくことによりP型ドーパントの半導体基板中での拡散を抑制する方法が用いられている(特許文献1)。
【0003】
その為、ソースドレインエクステンション部の形成の際には、半導体基板の表層を非晶質化するプレアモルファス化注入工程と、半導体基板の表層の前記非晶質化部分にP型ドーパントを注入するP型ドーパント注入工程とを経る必要がある。
【0004】
従来のソースドレインエクステンション部の形成の際の処理工程の流れでは、イオン注入機の注入室内で減圧状態の下で半導体基板に対してプレアモルファス化注入工程が行われた後、一旦注入室からその半導体基板は搬出される。そして、再び注入室にその半導体基板が搬入され、注入室内で減圧状態の下でその半導体基板に対してP型ドーパント注入工程が行われている。
【0005】
【特許文献1】
特開2002−329864号公報
【0006】
【発明が解決しようとする課題】
一般に、半導体基板の表層がプレアモルファス化注入により非晶質化されると、半導体基板の表層には、結合手の切断された不安定な半導体原子が無秩序に多数に現れる。該不安定な半導体原子は、酸素に暴露されると酸化物となり半導体基板の表面に自然酸化膜を形成する。
【0007】
従来のソースドレインエクステンション部の形成の際の処理工程の流れでは、注入室内で減圧状態の下で半導体基板に対してプレアモルファス化注入工程が行われた後、一旦注入室からその半導体基板が搬出される為、その搬出の際に半導体基板が大気に暴露され、これにより半導体基板の表層の前記非晶質化部分の表面に、該非晶質化部分中の前記不安定な半導体原子の大気自然酸化による自然酸化膜が生じる。
【0008】
そして、この自然酸化膜によりP型ドーパント注入工程の際のP型ドーパントの半導体基板への注入が阻害され(例えばドーパントが自然酸化膜中に溜まることにより半導体基板への注入が阻害され)、半導体基板へのP型ドーパントの注入率が低下する問題があった。
【0009】
この発明は、上述の様な問題を解消する為になされたもので、上記の自然酸化膜により半導体基板へのドーパント注入が阻害されることを防止又は抑制できて、半導体基板へのドーパントの注入効率を向上できる半導体装置の製造方法を得るものである。
【0010】
【課題を解決するための手段】
上記課題を解決するためには、請求項1に記載の発明は、半導体基板にドーパント拡散層を形成する半導体装置の製造方法であって、その雰囲気圧を減圧状態に保持し続けた状態で、前記半導体基板の表層をプレアモルファス化注入により非晶質化すると共に該非晶質化部分にドーパントを注入することにより、前記半導体基板の表層にドーパント拡散層を形成するものである。
【0011】
【発明の実施の形態】
<実施の形態1>
この実施の形態1の半導体装置の製造方法は、例えばMOSFET用の半導体基板にドーパント拡散層(ここでは例えばソースドレインエクステンション部)を形成するものであり、その雰囲気圧を大気圧よりかなり低い減圧状態(例えば略真空状態)に保持し続けた状態で、半導体基板の表層をプレアモルファス化注入により非晶質化すると共に該非晶質化部分にドーパントを注入することにより、半導体基板の表層にドーパント拡散層を形成するものである。以下、例としてPMOSFET(PMOSトランジスタ)の場合で説明する。
【0012】
この半導体装置の製造方法では、先ず、図1の様に、半導体基板1aに対して周知の製法によりソースドレインエクステンション部の形成工程の前段の工程までを行ったもの(以後、中間形成物1と称す)を準備する。
【0013】
ここでは、上記の中間形成物1として、例えば、シリコン基板である半導体基板1aに、素子分離シリコン酸化膜1bと、半導体基板1a上に積層されたゲート絶縁膜1cと、ゲート絶縁膜1c上に積層されたゲート電極1dと、ゲート電極1dの側面を被覆する窒化膜オフセットスペーサ1eとを形成したものを準備する。
【0014】
そして、図2及び図3の様に例えば周知構成のイオン注入機(図示省略)を用いて中間形成物1にソースドレインエクステンション部を形成する。
【0015】
即ち、先ず、事前にイオン注入機のイオンビームをプレアモルファス化注入用のイオンビームに設定しておく。その際のイオンビームのイオンの種類としては、半導体基板1aを非晶質化する性質を有する原子であれば特に限定されないが、例えばGe+(72),Ge+(74),GeF+,Ar+,Si+の何れかが使用される。そして、中間形成物1をイオン注入機の注入室内に搬入して、該注入室内の雰囲気圧を略真空状態(例えば1×10−6 Torr)まで減圧し(S1)、その減圧状態の下で、その減圧状態を保持し続けた状態で、中間形成物1に対してプレアモルファス化注入工程(S2)及びイオン注入工程(S3)を行う。
【0016】
より詳細には、プレアモルファス化注入工程(S2)として、図3(a)の様に、注入室内で上記の減圧状態の下で、中間形成物1の半導体基板1aの上面にイオン注入機からのプレアモルファス化注入用のイオンビームBを照射して半導体基板1aの表層に所定の注入量のイオンを注入する。これにより半導体基板1aの表層のソースドレインエクステンション部にすべき部分に非晶質化部分1fが形成される。この非晶質化により後述のドーパントの半導体基板1a中での拡散が抑制される。そして、イオン注入機からのプレアモルファス化注入用のイオンビームBの照射を止めた後、イオン注入機のイオンビームの設定をP型ドーパント(例えばボロン)のイオンビームの設定に変更する。この変更の間、中間形成物1は注入室内に待機され、注入室内の雰囲気圧は上記の減圧状態に保持され続ける。
【0017】
そして、引き続き、P型ドーパント注入工程(S3)として、図3(b)の様に、上記の減圧状態に保持された注入室内の中間形成物1に対し、その減圧状態の下で、中間形成物1の半導体基板1aの非晶質化部分1fにイオン注入機からのP型ドーパント3のイオンビームB3を照射して半導体基板1aの非晶質化部分1fに所定の注入量のP型ドーパント3を注入する。これにより半導体基板1aの表層にソースドレインエクステンション部1gが形成される。尚、S2〜S3の間、中間形成物1は大気に暴露されないので、半導体基板1aの非晶質化部分1fの表面には、該非晶質化部分1f中の不安定な半導体原子の大気自然酸化による自然酸化膜は生じていない。その為、半導体基板1aへのP型ドーパント3注入は、前記自然効酸化膜に阻害されること無く効率良く行われる。
【0018】
そして、P型ドーパント注入工程後、注入室内から中間形成物1が搬出される(S4)。
【0019】
以上の半導体装置の製造方法によれば、その雰囲気圧を大気圧よりかなり低い減圧状態(略真空状態)に保持し続けた状態で、半導体基板1aの表層をプレアモルファス化注入により非晶質化すると共に該非晶質化部分1fにドーパントを注入する為、プレアモルファス化注入工程(S2)及びドーパント注入工程(S3)が終了するまで半導体基板1aが大気に暴露されることを防止でき、これによりドーパント注入工程(S3)前に半導体基板1aの表面に、半導体基板1aの表層の非晶質化部分1f中の不安定な半導体原子の大気自然酸化による自然酸化膜が生じて、該自然酸化膜により半導体基板1aへのドーパント3の注入が阻害されることを防止できて、半導体基板1aへのドーパント3の注入効率を向上できる。
【0020】
<実施の形態2>
この実施の形態2の半導体装置の製造方法は、例えばMOSFET用の半導体基板にドーパント拡散層(ここでは例えばソースドレインエクステンション部)を形成するものであり、半導体基板中に予め耐酸化性を有する原子(半導体基板中の半導体原子よりも酸素との結合性の強い原子)を導入した後に、半導体基板の表層をプレアモルファス化注入により非晶質化し、該非晶質化部分にドーパントを注入することにより、半導体基板の表層にドーパント拡散層を形成するものである。以下、例としてPMOSFET(PMOSトランジスタ)の場合で説明する。
【0021】
この半導体装置の製造方法では、先ず、図1の様に、半導体基板1aに対して周知の製法によりソースドレインエクステンション部の形成工程の前段の工程までを行ったもの(以後、中間形成物1と称す)を準備する。
【0022】
ここでは、前記中間形成物1として、例えば、シリコン基板である半導体基板1aに、素子分離シリコン酸化膜1bと、半導体基板1a上に積層されたゲート絶縁膜1cと、ゲート絶縁膜1c上に積層されたゲート電極1dと、ゲート電極1dの側面を被覆する窒化膜オフセットスペーサ1eとを形成したものを準備する。
【0023】
そして、図4及び図5(a)の様に、先ず、前記中間形成物1に対し、その半導体基板1aの表層のうちのソースドレインエクステンション部にすべき部分の表面に耐酸化性を有する原子(例えば窒素)5を導入して占有させる(T1)。その導入法としては、例えば、中間形成物1を窒化性ガス(例えばNH3やN2O)雰囲気中で熱処理する熱窒化法を用いる。その際の熱処理は、ランプアニールの場合は、温度700℃以下で時間30秒以上熱処理し、炉の場合は、温度800℃以下で時間30秒以上熱処理する。
【0024】
そして、以降は、例えば従来の処理工程の流れに従って半導体基板1aにソースドレインエクステンション部を形成する。即ち、先ず、イオン注入機の注入室内に中間形成物1を搬入して、該注入室内の雰囲気圧を略真空状態まで減圧する(T2)。
【0025】
そして、図5(b)の様にその減圧状態の下で中間形成物1に対してプレアモルファス化注入工程を行って半導体基板1aの表層のうちのソースドレインエクステンション部1gにすべき部分に非晶質化部分1fを形成して(T3)、一旦注入室からその中間形成物1を搬出する(T4)。そして、再び注入室にその半導体基板1aを搬入して、該注入室内の雰囲気圧を再び略真空状態まで減圧する(T5)。
【0026】
尚、T4〜T5の間、中間形成物1は大気暴露されて、半導体基板1aの非晶質化部分1fは大気により自然酸化される。しかし、工程T1で予め半導体基板1a中に導入された窒素5の耐酸化作用により半導体基板1aの非晶質化部分1f中の不安定な半導体原子の大気自然酸化は抑制されるので、半導体基板1aの非晶質化部分1fの表面には、殆ど該非晶質化部分1f中の不安定な半導体原子の大気自然酸化による酸化膜(自然酸化膜)は生じない。
【0027】
そして、P型ドーパント注入工程(T6)として、図5(c)の様に、上記の減圧状態の注入室内の中間形成物1に対し、その減圧状態の下で、その半導体基板1aの表層の非晶質化部分1fにP型ドーパント3を注入する。これにより半導体基板1aの表層にソースドレインエクステンション部1gが形成される。このとき、半導体基板1aの非晶質部分1fの表面には上記の通り殆ど自然酸化膜が生じていないので、半導体基板1aへのP型ドーパント3の注入は、前記自然酸化膜に阻害されること無く効率良く行われる。
【0028】
そして、P型ドーパント注入工程後、注入室内から中間形成物1が搬出される(T7)。
【0029】
以上の半導体装置の製造方法によれば、半導体基板1a中に予め耐酸化性を有する原子5を導入した後に、半導体基板1aの表層をプレアモルファス化注入により非晶質化し、該非晶質化部分1fにドーパント3を注入する為、従来同様に、注入室内で半導体基板1aに対してプレアモルファス化注入工程(T3)を行った後、一旦注入室からその半導体基板1aを搬出して、その半導体基板1aを大気に暴露しても、半導体基板1a中に予め導入された耐酸化性の原子5により半導体基板1aの非晶質化部分1f中の不安定な半導体原子が大気自然酸化されることが抑制される為、半導体基板1aの非晶質化部分1fの表面に該非晶質化部分1f中の前記不安点な半導体原子の大気自然酸化による自然酸化膜が生じることを抑制でき、これにより該自然酸化膜により半導体基板1aへのドーパント注入が阻害されることを抑制できて、半導体基板1aへのドーパント3の注入効率を向上できる。
【0030】
<実施の形態3>
実施の形態2では、半導体基板1aへの窒素(耐酸化性を有する原子)5の導入法として熱窒化法を用いたが、半導体基板1aへの窒素5の導入法を熱窒化法に限定するものではない。熱窒化法の代わりに、例えばプラズマドーピング法やイオン注入法を用いてもよい。これらの方法を用いる場合は、窒素イオンN2+を加速エネルギ1KeV以下で注入量1×1011/cm2の条件で注入することが望ましい。これらの方法を用いた場合も熱窒化法の場合と同様の効果を得る。
【0031】
【発明の効果】
請求項1に記載の発明によれば、その雰囲気圧を減圧状態に保持し続けた状態で、半導体基板の表層をプレアモルファス化注入により非晶質化すると共に該非晶質化部分にドーパントを注入する為、プレアモルファス化注入工程及びドーパント注入工程が終了するまで半導体基板が大気に暴露されることを防止でき、これによりドーパント注入工程前に半導体基板の表面に、該半導体基板の表層の前記非晶質化部分中の不安定な半導体原子の大気自然酸化による自然酸化膜が生じて、該自然酸化膜により半導体基板へのドーパント注入が阻害されることを防止できて、半導体基板へのドーパントの注入効率を向上できる。
【図面の簡単な説明】
【図1】この発明の実施の形態1及び実施の形態2の半導体装置の製造方法で用いられる半導体装置の中間形成物の構成概略図の一例図である。
【図2】この発明の実施の形態1の半導体装置の製造方法の処理工程の流れを説明する図である。
【図3】図3(a)は、図1のアモルファス注入工程の内容を説明する図であり、図3(b)は、図1のP型ドーパント注入工程の内容を説明する図である。
【図4】この発明の実施の形態2の半導体装置の製造方法の処理工程の流れを説明する図である。
【図5】図5(a)は、図4の窒素導入工程の内容を説明する図であり、図5(b)は、図4のアモルファス注入工程の内容を説明する図であり、図5(c)は、図4のP型ドーパント注入工程の内容を説明する図である。
【符号の説明】
1 中間形成物、1a 半導体基板、1b 素子分離シリコン酸化膜、1c ゲート絶縁膜、1d ゲート電極、1e 窒化膜オフセットスペーサ、1f 非晶質化部分、1g ソースドレインエクステンション部、3 ドーパント、5 耐酸化性を有する原子(例えば窒素)。
Claims (2)
- 半導体基板にドーパント拡散層を形成する半導体装置の製造方法であって、
その雰囲気圧を減圧状態に保持し続けた状態で、前記半導体基板の表層をプレアモルファス化注入により非晶質化すると共に該非晶質化部分にドーパントを注入することにより、前記半導体基板の表層にドーパント拡散層を形成することを特徴とする半導体装置の製造方法。 - 半導体基板にドーパント拡散層を形成する半導体装置の製造方法であって、
前記半導体基板中に耐酸化性を有する原子を導入した後に、前記半導体基板の表層をプレアモルファス化注入により非晶質化し、該非晶質化部分にドーパントを注入することにより、前記半導体基板の表層にドーパント拡散層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190091A JP2005026442A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190091A JP2005026442A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026442A true JP2005026442A (ja) | 2005-01-27 |
Family
ID=34188074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003190091A Pending JP2005026442A (ja) | 2003-07-02 | 2003-07-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026442A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066664A (ja) * | 2006-09-11 | 2008-03-21 | Nissin Ion Equipment Co Ltd | イオン注入方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396228A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | イオン注入方法 |
JPH03190221A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06244381A (ja) * | 1993-02-22 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
JPH08339970A (ja) * | 1995-04-14 | 1996-12-24 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0964346A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000012481A (ja) * | 1998-06-08 | 2000-01-14 | Applied Materials Inc | イオン注入方法 |
JP2002222775A (ja) * | 2001-01-23 | 2002-08-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
2003
- 2003-07-02 JP JP2003190091A patent/JP2005026442A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396228A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | イオン注入方法 |
JPH03190221A (ja) * | 1989-12-20 | 1991-08-20 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH06244381A (ja) * | 1993-02-22 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
JPH08339970A (ja) * | 1995-04-14 | 1996-12-24 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0964346A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000012481A (ja) * | 1998-06-08 | 2000-01-14 | Applied Materials Inc | イオン注入方法 |
JP2002222775A (ja) * | 2001-01-23 | 2002-08-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066664A (ja) * | 2006-09-11 | 2008-03-21 | Nissin Ion Equipment Co Ltd | イオン注入方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI387848B (zh) | 主光罩層之形成 | |
JP3523151B2 (ja) | Mosトランジスタの製造方法 | |
JP4416357B2 (ja) | 極浅い接合の形成方法 | |
JP2009272423A (ja) | 半導体装置及びその製造方法 | |
KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
JPH08203842A (ja) | 半導体装置の製造方法 | |
JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
US8101487B2 (en) | Method for fabricating semiconductor devices with shallow diffusion regions | |
KR100540490B1 (ko) | 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법 | |
JP3102223B2 (ja) | シリコン基板の酸化方法 | |
JP2003203927A (ja) | 半導体デバイスの製造方法 | |
JP2005026442A (ja) | 半導体装置の製造方法 | |
JPH09190984A (ja) | 半導体素子のウェル形成方法 | |
US6767808B2 (en) | Method for fabricating semiconductor device | |
JPH1167682A (ja) | 半導体装置の製造方法 | |
JP2004080028A (ja) | Mosトランジスタの製造方法 | |
KR101002045B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
KR100671594B1 (ko) | 반도체 소자의 얕은 접합 트랜지스터 제조 방법 | |
KR100549573B1 (ko) | 모스형 트랜지스터의 제조방법 | |
KR100319873B1 (ko) | 고농도이온주입층의저온활성화방법 | |
KR100743620B1 (ko) | 반도체소자의 저접합 형성방법 | |
JP2004214387A (ja) | Cmos型半導体装置の製造方法 | |
KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
JP3523627B2 (ja) | 半導体装置及びその製造方法 | |
JP2004128388A (ja) | Mosトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060627 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Effective date: 20100608 Free format text: JAPANESE INTERMEDIATE CODE: A02 |