JP2000012481A - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JP2000012481A
JP2000012481A JP10159109A JP15910998A JP2000012481A JP 2000012481 A JP2000012481 A JP 2000012481A JP 10159109 A JP10159109 A JP 10159109A JP 15910998 A JP15910998 A JP 15910998A JP 2000012481 A JP2000012481 A JP 2000012481A
Authority
JP
Japan
Prior art keywords
ion implantation
semiconductor substrate
implantation
ion
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10159109A
Other languages
English (en)
Other versions
JP3054123B2 (ja
Inventor
Yasuhiko Matsunaga
保彦 松永
Ari Foad Mageede
マジード・アリ・フォアド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP10159109A priority Critical patent/JP3054123B2/ja
Priority to PCT/JP1999/003040 priority patent/WO1999065069A1/ja
Priority to US09/719,089 priority patent/US6583018B1/en
Priority to EP99923945A priority patent/EP1096552A4/en
Priority to KR1020007012196A priority patent/KR20010043249A/ko
Publication of JP2000012481A publication Critical patent/JP2000012481A/ja
Application granted granted Critical
Publication of JP3054123B2 publication Critical patent/JP3054123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 極低エネルギーでのイオン注入においても有
効ドーズ量を正確に制御することのできるイオン注入方
法を提供することを目的としている。 【解決手段】 本発明によるイオン注入方法は、イオン
注入装置10で半導体基板に対してプレアモルファス化
イオン注入を行った後、その半導体基板の表面を洗浄装
置12で洗浄し酸化膜を除去し、その後に、再度イオン
注入装置10において半導体基板に浅い接合を形成すべ
く低注入エネルギー下でイオン注入を行うことを特徴と
している。これにより、プレアモルファス化イオン注入
により形成された酸化膜の影響を抑制することができ、
有効ドーズ量を正確に制御することが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
製造プロセス等に用いられるイオン注入技術に関し、特
に浅い接合を半導体基板内に形成するための低エネルギ
ー・イオン注入技術に関するものである。
【0002】
【従来の技術】近年の半導体デバイスの高集積化、微細
化の進展に伴い、イオン注入プロセスにおいては、浅い
ソースドレインの形成や薄いゲート絶縁膜の形成、すな
わち浅い接合の形成が要請されている。かかる要請に応
えるため、従来においては、イオン注入を低注入エネル
ギーで行う低エネルギー・イオン注入技術が採用されて
おり、近年では0.2keVという極低エネルギー下で
のイオン注入も可能となってきている。
【0003】その一方で、注入エネルギーを下げた場合
には、チャネリング現象によりイオンが深く注入されて
しまうため、これを防止するために、電気キャリアを作
らないイオン、例えばゲルマニウムやアルゴン、シリコ
ン、キセノン等のイオンを予め注入し、半導体基板の表
面をアモルファス状態にし、その後、続けて目的のイオ
ンを注入するといったプレアモルファス化イオン注入技
術も最近では行われるようになっている。
【0004】しかし、極低エネルギーのイオン注入にお
いては、イオンの投影飛程があまりに浅いためにイオン
が半導体基板の中まで到達できずに、基板表面に形成さ
れた自然酸化膜内でトラップされることがある。この自
然酸化膜にトラップされた原子は、イオン注入プロセス
に続く洗浄プロセスにおいて自然酸化膜と共に除去され
る。このメカニズムにより、洗浄後に半導体基板中に残
される注入イオンドーズ量(有効ドーズ量)は、イオン
注入プロセスにおいて実際に注入されたドーズ量若しく
は測定されたドーズ量(計算ドーズ量)よりも少なくな
ってしまう。しかも、自然酸化膜の厚さはイオン注入直
前のプロセスにより影響を受けて変動するため、有効ド
ーズ量も変動してしまう。
【0005】このため、従来においては、半導体基板を
イオン注入装置に搬入する直前に半導体基板の表面を洗
浄して酸化膜の除去を行うこととしている。
【0006】
【発明が解決しようとする課題】しかしながら、上記プ
ロセス、すなわち半導体基板の洗浄(酸化膜除去)を行
った後にプレアモルファス化イオン注入と目的イオンの
極低エネルギー・イオン注入を連続的に行うプロセスに
よっても、実際には、何らかの原因により有効ドーズ量
が変動することがある。
【0007】そこで、本発明は、極低エネルギーでのイ
オン注入においても有効ドーズ量を正確に制御すること
のできるイオン注入方法を提供することを目的としてい
る。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明者は上記従来のイオン注入プロセスを鋭意検
討した結果、プレアモルファス化イオン注入プロセスの
際に、イオン注入装置の内部に存在する酸素がイオンビ
ームにより半導体基板に打ち込まれて酸化膜が形成され
ることを見いだした。イオン注入装置内に存在する酸素
としては、洗浄後の搬送中に半導体基板の表面に吸着し
たものや、イオン注入装置の内壁面に吸着していた酸素
が、イオンビームによるスパッタ或はビームパワー等に
よる加熱により離脱或いは浮遊したもの等が考えられ
る。そして、このようにプレアモルファス化注入プロセ
スにおいて形成された酸素膜も、自然酸化膜と同様に次
プロセスでイオンをトラップし、イオン注入後には洗浄
プロセスによって除去されるため、有効ドーズ量に影響
を与えることを見いだした。
【0009】本発明は、かかる知見に基づきなされたも
のであり、半導体基板の表面をアモルファス状態とする
プレアモルファス化イオン注入を行った後、プレアモル
ファス化イオン注入が行われた前記半導体基板の表面を
洗浄し酸化膜を除去し、その後に、半導体基板に浅い接
合を形成すべく低注入エネルギー下でイオン注入を行う
ことを特徴としている。これにより、プレアモルファス
化イオン注入により形成された酸化膜の影響を抑制する
ことが可能となる。
【0010】半導体基板の洗浄についてはフッ酸により
行うことが有効である。
【0011】また、半導体基板の洗浄後から低エネルギ
ー・イオン注入の開始までは、通常の設備を用いた場
合、半導体基板は大気に曝されるのが一般的である。従
って、洗浄後から低エネルギー・イオン注入開始までの
時間を一定とすることが有効である。かかる場合、半導
体基板に付着する酸素の量が一定となり、低エネルギー
・イオン注入により形成される酸化膜の厚さ、ひいては
そこにトラップされるイオンの量がほぼ一定となるた
め、有効ドーズ量の制御をより確実に行うことができる
からである。
【0012】なお、プレアモルファス化イオン注入で用
いられるイオン種としては、ゲルマニウム、シリコン、
アルゴン又はキセノンが好ましい。また、低エネルギー
・イオン注入で用いられるイオン種はボロンとし、注入
エネルギーを約2keV以下とすることが好ましい。
【0013】
【発明の実施の形態】以下、図面と共に本発明の好適な
実施形態について詳細に説明する。
【0014】図1は、本発明によるイオン注入方法を実
施することのできる設備の設備を示し、図中、符号10
はイオン注入装置、符号12は洗浄装置を示すものであ
る。本実施形態におけるイオン注入装置10は、5ke
V以下、好ましくは1keV以下の極めて低い注入エネ
ルギーでのイオン注入が可能なものであり、例えばアプ
ライド・マテリアルズ・インコーポレイテッドにより
「Implant xRLEAP」の商標で製造、販売
されているイオン注入装置が好ましい。なお、「Imp
lant xR LEAP」は、イオンソース13で発
生されたイオンビームIBをビームライン部14の前段
で加速した後、ビームライン部14の後段で減速して注
入エネルギーを下げるデセル方式を採用しており、0.
2KeVの極低エネルギーでボロンの注入が可能である
ことが確認されている。
【0015】図示のイオン注入装置10におけるイオン
注入部16は、その内部に配置された基板保持ホイール
18を備えている。基板保持ホイール18は、放射状に
延びる複数本のアーム20の先端に半導体基板Wを保持
する構造となっており、ビームライン部14からのイオ
ンビームIBが半導体基板Wの表面上をスキャンし得る
よう駆動される。
【0016】イオン注入部16の隣接位置には搬送チュ
ーブ22を介してローダ部24が配置されている。搬送
チューブ22にはアイソレーションバルブ26が介設さ
れており、イオン注入部16とローダ部24との間を分
離することができるようになっている。従って、イオン
注入部16及びビームライン部14の真空を維持したま
ま、ローダ部24のみを大気に開放し、イオン注入装置
10の外部から半導体基板Wをローダ部24に搬入する
ことができる。なお、ローダ部24とイオン注入部16
との間での半導体基板Wの受け渡しはロボット(図示せ
ず)により行われる。
【0017】洗浄装置12はイオン注入装置10の近傍
に、イオン注入装置10と同じクリーンルーム内に設置
されている。図面では明示していないが、この洗浄装置
12は、装置外部との間で半導体基板Wの受け渡しを行
うためのローダ部と、半導体基板Wの表面から酸化膜を
洗浄除去するための洗浄部と、洗浄薬液を除去するため
のリンス部と、乾燥部とから構成された周知のものであ
る。
【0018】酸化膜の除去を目的として用いられる洗浄
薬液は一般にフッ酸であり、リンス液は超純水である。
また、乾燥部は、自然酸化膜の再形成を防止するため
に、例えば窒素ガスのブローにより乾燥を行うものが好
ましい。更に、洗浄装置12としては、ローダ部に搬入
された半導体基板Wが、洗浄、リンス及び乾燥の一連の
プロセスを経て再度ローダ部に戻るまで、大気に一切触
れないよう構成されているものが好適である。
【0019】次に、上述したような設備を用いた本発明
によるイオン注入方法の一実施形態について説明する。
【0020】本実施形態では、上記のイオン注入装置1
0を用いてゲルマニウムによるプレアモルファス化イオ
ン注入プロセスを行った後、ボロンによる低極エネルギ
ー・イオン注入プロセスを行い、極浅い接合を半導体基
板(シリコンウェハ)Wに形成することとする。
【0021】まず、前処理として、被処理対象である半
導体基板Wを洗浄装置12の洗浄部において洗浄し、基
板表面に形成されている自然酸化膜を除去する。この洗
浄された半導体基板Wはリンス部で超純水によりリンス
処理された後、乾燥部において十分に乾燥されてローダ
部に戻される。そして、半導体基板Wは洗浄装置12の
ローダ部からイオン注入装置10のローダ部24に移さ
れるが、この間に大気が半導体基板Wの表面に接触する
ため、極微量ではあるが酸素が基板表面に吸着される。
【0022】半導体基板Wがイオン注入装置10のロー
ダ部24に搬入されたならば、ローダ部24内が減圧さ
れ、搬送チューブ22のアイソレーションバルブ26が
開放される。この後、ロボットにより半導体基板Wは搬
送チューブ22からイオン注入部16に搬送されて、基
板保持ホイール18の各アーム20の先端に保持され
る。
【0023】次に、ゲルマニウムイオンを注入して、半
導体基板Wの表面のアモルファス化を図る。プレアモル
ファス化注入プロセスは、先に説明した通り、続くボロ
ンイオン注入プロセスにおけるチャネリング現象を防止
するためのものである。このプレアモルファス化注入プ
ロセスにおいて、半導体基板表面の酸素は、ゲルマニウ
ムイオンビームIBの照射により半導体基板Wに打ち込
まれ、極僅かであるが酸化膜を形成する。
【0024】以上の洗浄プロセス及びプレアモルファス
化注入プロセスは従来と同様にして行われる。
【0025】本発明においては、プレアモルファス化注
入プロセスの終了後、再度、洗浄プロセスを実施するこ
とを特徴としている。すなわち、半導体基板Wをローダ
部24に戻した後、搬送チューブ22のアイソレーショ
ンバルブ26を閉じてローダ部24のみを大気に対して
開放し、半導体基板Wを洗浄装置12に移す。そして、
上記の洗浄プロセスと同様にして半導体基板Wの酸化膜
を洗浄除去し、リンス及び乾燥を行う。
【0026】半導体基板Wの乾燥が終了したならば、再
び半導体基板Wをイオン注入装置10に戻すのである
が、この際、半導体基板Wを大気に露出する時間を可能
な限り短くすると共に、その露出時間(搬送時間)を一
定にすることが好ましい。前者については、半導体基板
Wの表面に吸着される酸素の量を大幅に低減ないしは実
質的にゼロとするためであり、後者については、次のボ
ロン注入プロセスにおいて形成される酸化膜の厚さを一
定にするためである。洗浄装置12の乾燥部が酸素の存
在する環境にあるならば、乾燥プロセスの開始から半導
体基板Wをイオン注入装置10のローダ部24に搬入し
ローダ部24の減圧が完了するまでの時間を、2時間以
内で一定とすることが望ましい。
【0027】イオン注入装置10に戻された半導体基板
Wは、上記と同じ手順を経てイオン注入部16の基板保
持ホイール18に保持され、極低エネルギーのボロン注
入プロセスが開始される。このボロン注入プロセスは、
酸化膜が基板表面に実質的に形成されていない状態で行
われるため、注入ボロンが酸素膜でトラップされるとい
う事態はほぼ解消される。なお、ボロン注入プロセス中
にも、半導体基板Wの表面に吸着された酸素がイオン注
入によって酸化膜を形成するが、このプロセスは極低エ
ネルギー(例えば2keV以下)で行われるため、これ
よりも高エネルギー(例えば約5keV)で行われるプ
レアモルファス化注入プロセスの場合に比して、形成さ
れる酸化膜は無視することができる程度である。
【0028】ボロン注入プロセスの終了後、一般的に
は、洗浄装置12において洗浄プロセスが実施され、続
いて点欠陥による増速拡散を防止すべく、高温で秒オー
ダーのアニールプロセスが行われる。洗浄プロセスにお
いては、ボロン注入プロセス中及び搬送中に形成された
酸化膜が除去される。従って、この酸化膜にトラップさ
れたボロンも除去されるため、有効ドーズ量はイオン注
入装置で実際に注入された量(計算ドーズ量)と僅かに
異なったものとなる。しかしながら、前述したように半
導体基板Wを大気に対して露出する時間を一定にすれ
ば、形成される酸化膜の厚さも一定となるため、酸化膜
が除去されても有効ドーズ量と計算ドーズ量とは一定の
関係となり、有効ドーズ量をより緻密に制御することが
可能となる。
【0029】以上、本発明の一実施形態について詳細に
述べたが、本発明は上記実施形態に限定されることはな
い。例えば、本発明の方法に用いられるイオン注入装置
や洗浄装置は図示のものに限られない。また、プレアモ
ルファス化注入プロセスで注入されるイオン種もゲルマ
ニウムに限られず、シリコン、アルゴン、キセノン等の
電気キャリアを作らないイオン種であってもよく、浅い
接合を形成するイオンについてもボロンに限定されな
い。
【0030】
【実施例】次に、本発明の効果を検討するために行った
実験の結果について図2を参照して説明する。
【0031】実験では、アプライド・マテリアルズ・イ
ンコーポレイテッドにより「Implant xR L
EAP」の商標で製造、販売されているイオン注入装置
を用いてイオン注入を行った。
【0032】本発明についての実験(実施例1及び実施
例2)では、上記実施形態で説明した手順に従って作業
を行い、ボロン注入プロセスでは注入エネルギーを2k
eVから0.2keVに減速ないしはデセルするよう設
定し、計算ドース量を1.0×1015ions/cm2に設定し
た。また、実施例1におけるゲルマニウムイオンによる
プレアモルファス化注入プロセスでは、注入エルネルギ
ーを5keV、計算ドーズ量を2.0×1014ions/cm2
に設定し、実施例2におけるプレアモルファス化注入プ
ロセスでは、注入エルネルギーを5keV、計算ドーズ
量を1.0×1015ions/cm2に設定した。更に。実施例
1及び実施例2において、プレアモルファス化注入プロ
セスに続く洗浄プロセスが終了した後、ボロン注入が開
始されるまでの時間を2時間一定とした。
【0033】また、プレアモルファス化注入プロセス後
の洗浄プロセスを省略し、従来と同様に、プレアモルフ
ァス化注入プロセスに続けてボロン注入を連続的に実施
する比較実験(比較例1及び比較例2)を行った。な
お、比較例1及び比較例2は、洗浄プロセスがない点を
除き、実施例1及び実施例2の条件と同じ条件とした。
ゲルマニウムイオンによるプレアモルファス化注入プロ
セスを省略し、前処理の洗浄プロセスの直後にボロン注
入プロセスを実行する比較実験(比較例3)も行った。
【0034】更に、実施例及び比較例のそれぞれにおい
て、ボロン注入プロセスが終了した後、半導体基板に対
して後処理として洗浄プロセスを実行し、950℃で1
0秒間のアニールプロセスを実行した。このようにして
得られた各半導体基板についてシート抵抗値Rsを測定
し、その測定値をプロットしたグラフが図2である。
【0035】図2からは、実施例1、実施例2及び比較
例3についてはシート抵抗値はほぼ同じ値であり、プレ
アモルファス化注入プロセス後の洗浄プロセスを省略し
た比較例1及び比較例2の場合には、シート抵抗値が実
施例1,2に比して大きくなっていることが分かる。
【0036】シート抵抗値は、半導体基板表面に残って
いるボロンのドーズ量が少なければ大きくなる。従っ
て、比較例1,2のシート抵抗値が大きいのは、実際に
注入したボロンの一部が半導体基板から除去されたため
であり、それは酸化膜の洗浄除去に伴って生じたものと
推定することができる。
【0037】なお、比較例2のシート抵抗値が比較例1
のものよりも大きいのは、比較例2の場合の方がゲルマ
ニウムの注入量が多く、より厚い酸化膜が形成されたか
らと考えられる。実際に、比較例1,2で得られた半導
体基板に対してX線誘起光分光分析(XPS)を行い、
表面の酸化膜の厚さを測定したところ、比較例1のもの
は17±3オングストロームであり、比較例2のものは
21±3オングストロームであった。
【0038】また、比較例3では、プレアモルファス化
注入による酸化膜の形成がなく、従って後処理で除去さ
れるボロンは極めて微量である。よって、この比較例3
におけるシート抵抗値と実施例1,2におけるシート抵
抗値が実質的に同じであることから、本発明の方法によ
れば、プレアモルファス化注入で形成された酸化膜がボ
ロンをトラップするという問題が解消され、常に安定し
た有効ドーズ量が得られることが証明された。
【0039】
【発明の効果】以上述べたように、本発明のイオン注入
方法によれば、半導体基板に浅い接合を形成すべくボロ
ン等を注入する場合、ボロン等の有効ドーズ量を正確に
制御することが可能となる。これは、イオン注入装置が
本来有する制御能力を十分に発揮させるものであり、ま
た、このイオン注入方法を経て製造された半導体デバイ
スで必要な高精度プロファイル制御を可能とし、その特
性の向上、安定化に寄与するものである。
【図面の簡単な説明】
【図1】本発明によるイオン注入方法を実施するのに適
した設備を示す概略説明図である。
【図2】本発明の実施例と比較例で得られた半導体基板
のシート抵抗値を示すグラフである。
【符号の説明】
10…イオン注入装置、12…洗浄装置、14…ビーム
ライン部、16…イオン注入部、18…基板保持ホイー
ル、20…アーム、22…搬送チューブ、24…ローダ
部、26…アイソレーションバルブ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年8月4日(1999.8.4)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 保彦 千葉県成田市新泉14−3野毛平工業団地内 アプライド マテアルズ ジャパン 株 式会社内 (72)発明者 マジード・アリ・フォアド アメリカ合衆国 カリフォルニア州 サン タ クララ バウアーズ アヴェニュー 3050 アプライド マテリアルズ インコ ーポレイテッド インプラントディビジョ ン内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面をアモルファス状態と
    するプレアモルファス化イオン注入を行う第1ステップ
    と、 プレアモルファス化イオン注入が行われた前記半導体基
    板の表面を洗浄し酸化膜を除去する第2ステップと、 洗浄された前記半導体基板に浅い接合を形成すべく低注
    入エネルギー下でイオン注入を行う第3ステップとを含
    むことを特徴とするイオン注入方法。
  2. 【請求項2】 前記第2ステップにおける洗浄をフッ酸
    により行うことを特徴とする請求項1に記載のイオン注
    入方法。
  3. 【請求項3】 前記第2ステップの終了時点から前記第
    3ステップの開始時点までの時間を一定とすることを特
    徴とする請求項1又は2に記載のイオン注入方法。
  4. 【請求項4】 前記第1ステップにおけるプレアモルフ
    ァス化イオン注入で用いられるイオン種が、ゲルマニウ
    ム、シリコン、アルゴン及びキセノンから成る群より選
    ばれた少なくとも1つであることを特徴とする請求項1
    〜3のいずれか1項に記載のイオン注入方法。
  5. 【請求項5】 前記第3ステップにおけるイオン注入で
    用いられるイオン種がボロンであり、注入エネルギーは
    約2keV以下であることを特徴とする請求項1〜4の
    いずれか1項に記載のイオン注入方法。
JP10159109A 1998-06-08 1998-06-08 イオン注入方法 Expired - Fee Related JP3054123B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10159109A JP3054123B2 (ja) 1998-06-08 1998-06-08 イオン注入方法
PCT/JP1999/003040 WO1999065069A1 (fr) 1998-06-08 1999-06-08 Procede d'implantation d'ions
US09/719,089 US6583018B1 (en) 1998-06-08 1999-06-08 Method of ion implantation
EP99923945A EP1096552A4 (en) 1998-06-08 1999-06-08 ION IMPLANTATION PROCESS
KR1020007012196A KR20010043249A (ko) 1998-06-08 1999-06-08 이온 주입 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10159109A JP3054123B2 (ja) 1998-06-08 1998-06-08 イオン注入方法

Publications (2)

Publication Number Publication Date
JP2000012481A true JP2000012481A (ja) 2000-01-14
JP3054123B2 JP3054123B2 (ja) 2000-06-19

Family

ID=15686449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10159109A Expired - Fee Related JP3054123B2 (ja) 1998-06-08 1998-06-08 イオン注入方法

Country Status (5)

Country Link
US (1) US6583018B1 (ja)
EP (1) EP1096552A4 (ja)
JP (1) JP3054123B2 (ja)
KR (1) KR20010043249A (ja)
WO (1) WO1999065069A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026442A (ja) * 2003-07-02 2005-01-27 Renesas Technology Corp 半導体装置の製造方法
WO2005119745A1 (ja) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
US7566482B2 (en) 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7618883B2 (en) 2003-02-19 2009-11-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術
US7981779B2 (en) 2003-10-09 2011-07-19 Panasonic Corporation Method for making junction and processed material formed using the same
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Screenホールディングス ドーパント導入方法
JP2019091923A (ja) * 2019-02-07 2019-06-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
AU2003228925A1 (en) * 2002-05-10 2003-11-11 Varian Semiconductor Equipment Associates, Inc. Methods and systems for dopant profiling
JP2005223218A (ja) 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
DE102005063462B4 (de) * 2004-09-22 2017-10-12 Infineon Technologies Ag Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
US7993465B2 (en) 2006-09-07 2011-08-09 Applied Materials, Inc. Electrostatic chuck cleaning during semiconductor substrate processing
US8281874B2 (en) 2007-06-25 2012-10-09 Ryobi Ltd. Power tool with vibration damping handle
CN102379005B (zh) 2009-04-13 2016-08-24 应用材料公司 用离子和中性束注入改变膜的磁性
SG11201610455TA (en) * 2014-06-24 2017-01-27 Ev Group E Thallner Gmbh Method and device for surface treatment of substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632322A (ja) * 1986-06-23 1988-01-07 Shindengen Electric Mfg Co Ltd シリコン半導体における異方性エツチング面の突起物除去方法
JP2751181B2 (ja) * 1988-02-20 1998-05-18 ソニー株式会社 半導体装置の製法
JPH02307277A (ja) * 1989-05-22 1990-12-20 Matsushita Electron Corp 不揮発性半導体装置の製造方法
JP2748326B2 (ja) * 1989-09-08 1998-05-06 富士通株式会社 イオン注入方法
JPH03248419A (ja) * 1990-02-26 1991-11-06 Mitsubishi Electric Corp 半導体製造装置
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
JPH0536618A (ja) * 1991-08-02 1993-02-12 Mitsubishi Electric Corp 半導体製造装置
JPH06232390A (ja) * 1993-01-29 1994-08-19 Nippon Steel Corp 半導体装置のポリサイド配線の製造方法
JPH07263358A (ja) 1994-03-25 1995-10-13 Ulvac Japan Ltd ドープトアモルファスシリコン膜の形成方法およびその形成装置
JP2705592B2 (ja) * 1994-10-14 1998-01-28 日本電気株式会社 半導体装置の製造方法
JP2699921B2 (ja) * 1995-04-21 1998-01-19 日本電気株式会社 半導体装置の製造方法
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6313505B2 (en) * 1998-09-02 2001-11-06 Advanced Micro Devices, Inc. Method for forming shallow source/drain extension for MOS transistor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741199B2 (en) 2003-02-19 2010-06-22 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7709362B2 (en) 2003-02-19 2010-05-04 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US8222128B2 (en) 2003-02-19 2012-07-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7618883B2 (en) 2003-02-19 2009-11-17 Panasonic Corporation Method for introducing impurities and apparatus for introducing impurities
US7696072B2 (en) 2003-02-19 2010-04-13 Panasonic Corporation Method for introduction impurities and apparatus for introducing impurities
JP2005026442A (ja) * 2003-07-02 2005-01-27 Renesas Technology Corp 半導体装置の製造方法
US7566482B2 (en) 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7981779B2 (en) 2003-10-09 2011-07-19 Panasonic Corporation Method for making junction and processed material formed using the same
WO2005119745A1 (ja) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
JP2010524263A (ja) * 2007-04-10 2010-07-15 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 浅い接合の形成技術
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Screenホールディングス ドーパント導入方法
JP2019091923A (ja) * 2019-02-07 2019-06-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
JP2022020710A (ja) * 2019-02-07 2022-02-01 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
JP7476156B2 (ja) 2019-02-07 2024-04-30 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置

Also Published As

Publication number Publication date
EP1096552A4 (en) 2001-11-07
WO1999065069A1 (fr) 1999-12-16
KR20010043249A (ko) 2001-05-25
JP3054123B2 (ja) 2000-06-19
EP1096552A1 (en) 2001-05-02
US6583018B1 (en) 2003-06-24

Similar Documents

Publication Publication Date Title
JP3054123B2 (ja) イオン注入方法
TWI493599B (zh) 旋塗配方及剝離離子植入型光阻的方法
US4330569A (en) Method for conditioning nitride surface
JPH04226017A (ja) 低欠陥ポリシリコン集積回路の製造方法
US6534412B1 (en) Method for removing native oxide
CN111524796A (zh) 一种碳化硅功率器件制备中碳化硅外延片及其处理方法
JPH0629235A (ja) 半導体装置の製造方法
JPH04192319A (ja) レジスト除去方法
JP2782357B2 (ja) イオン注入方法
JPH06349786A (ja) 半導体装置の製造方法
US20240153774A1 (en) Multiprocess substrate treatment for enhanced substrate doping
JP2001308319A (ja) 絶縁ゲート型化合物半導体装置
JPH11162936A (ja) レジスト除去方法及びその装置
JPH08279475A (ja) 化合物半導体における能動層の形成方法
TW202433533A (zh) 處理半導體基底的方法、摻雜基底的方法及束線離子植入系統
JP2737613B2 (ja) 微細パターンの形成方法
JPH05234880A (ja) 半導体装置の製造方法
JPH09283456A (ja) 半導体装置の製造方法
JPH10106967A (ja) イオン注入法
WO2024097593A1 (en) Plasma assisted damage engineering during ion implantation
TW202433551A (zh) 強化基底摻雜之多製程基底處理
JP3098289B2 (ja) GaAs基板の熱処理方法
JPS63228620A (ja) 表面クリ−ニング方法
JPS593847B2 (ja) 電子ビ−ム露光方法
JPH0653183A (ja) 薄膜素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000306

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 12

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees