JPH0653183A - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法Info
- Publication number
- JPH0653183A JPH0653183A JP20284092A JP20284092A JPH0653183A JP H0653183 A JPH0653183 A JP H0653183A JP 20284092 A JP20284092 A JP 20284092A JP 20284092 A JP20284092 A JP 20284092A JP H0653183 A JPH0653183 A JP H0653183A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- ions
- resist
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体薄膜に水素及び価電子制御用の不純物
を含むイオンの注入を行う場合、変質・硬化したレジス
トが容易に除去でき、特性・信頼性の優れた薄膜半導体
素子を製造し得る方法を提供する。 【構成】 基体１上の非晶質シリコン半導体薄膜２上に
有機フォトレジスト３のマスクを形成し、Ｐを含んだイ
オン４及び水素イオン５を質量分離せずにイオン注入し
てドーピング層６を形成し、レジスト３の変質・硬化層
７を酸素イオン８、酸素ラジカル９の照射により、酸化
・スパッタ・エッチングし、除去する。次いで、有機溶
媒・発煙硝酸等により洗浄して、レジスト３及び変質・
硬化層７を完全に除去するとともに、希弗酸等でドーピ
ング層６上の酸化層を除去する。
を含むイオンの注入を行う場合、変質・硬化したレジス
トが容易に除去でき、特性・信頼性の優れた薄膜半導体
素子を製造し得る方法を提供する。 【構成】 基体１上の非晶質シリコン半導体薄膜２上に
有機フォトレジスト３のマスクを形成し、Ｐを含んだイ
オン４及び水素イオン５を質量分離せずにイオン注入し
てドーピング層６を形成し、レジスト３の変質・硬化層
７を酸素イオン８、酸素ラジカル９の照射により、酸化
・スパッタ・エッチングし、除去する。次いで、有機溶
媒・発煙硝酸等により洗浄して、レジスト３及び変質・
硬化層７を完全に除去するとともに、希弗酸等でドーピ
ング層６上の酸化層を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体工業における半
導体薄膜素子の製造方法に関するものであり、特にアク
ティブマトリックス方式の液晶ディスプレイ等に用いら
れる例えば半導体層の膜厚が５０〜５０００オングスト
ローム程度の薄膜トランジスターの製造などに有用な半
導体薄膜素子の製造方法に関するもののである。
導体薄膜素子の製造方法に関するものであり、特にアク
ティブマトリックス方式の液晶ディスプレイ等に用いら
れる例えば半導体層の膜厚が５０〜５０００オングスト
ローム程度の薄膜トランジスターの製造などに有用な半
導体薄膜素子の製造方法に関するもののである。
【０００２】
【従来の技術】従来の薄膜素子の製造において、例えば
水素希釈のホスフィン（ＰＨ3 ）のような価電子制御用
の不純物を含む気体を放電分解し、生成したイオンを質
量分離せずに大口径のイオンビームとして半導体薄膜に
打ち込む場合に、レジストをマスクとしてドーピング層
を選択的に形成する方法等も考えられる。
水素希釈のホスフィン（ＰＨ3 ）のような価電子制御用
の不純物を含む気体を放電分解し、生成したイオンを質
量分離せずに大口径のイオンビームとして半導体薄膜に
打ち込む場合に、レジストをマスクとしてドーピング層
を選択的に形成する方法等も考えられる。
【０００３】図３は、前述の技術を説明するための模式
図である。この技術で、例えば水素希釈のホスフィン
（ＰＨ3 ）のような不純物を含む気体を放電分解し、生
成したイオン２３，２４を質量分離せずに大口径のイオ
ンビームとして、有機材料からなるマスク材２２（有機
フォトレジストなど）をマスクとして基体２０上の半導
体薄膜２１に打ち込み（図３の（ａ））、ドーピング層
２５を形成する（図３の（ｂ））場合には、大面積処理
が容易であると言うメリットが考えられる。
図である。この技術で、例えば水素希釈のホスフィン
（ＰＨ3 ）のような不純物を含む気体を放電分解し、生
成したイオン２３，２４を質量分離せずに大口径のイオ
ンビームとして、有機材料からなるマスク材２２（有機
フォトレジストなど）をマスクとして基体２０上の半導
体薄膜２１に打ち込み（図３の（ａ））、ドーピング層
２５を形成する（図３の（ｂ））場合には、大面積処理
が容易であると言うメリットが考えられる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技
術から想定される前述したマスクを使用する技術は以下
の様な問題がある。すなわち薄膜素子を形成するため
に、レジスト２２を用いて選択的に半導体薄膜２１へイ
オンを打ち込む場合、水素及び価電子制御用の不純物を
含むイオン２３，２４がレジスト２２に注入されて、レ
ジストを変質・硬化させる（図３の（ｂ））。この変質
・硬化層２６の形成は、例えば、ドーピングガス：Ｈ2
希釈５％ＰＨ3 ，イオンのエネルギー：２０ｋＶ，イオ
ン照射量：５×１０15ｃｍ-2で確認された。従って注入
処理後に、有機溶媒洗浄，発煙硝酸洗浄，酸素ラジカル
２７によるアッシング（図３の（ｃ））では容易にレジ
ストが除去されず（図３の（ｄ））、薄膜素子の特性・
信頼性を低下させるという課題があった。
術から想定される前述したマスクを使用する技術は以下
の様な問題がある。すなわち薄膜素子を形成するため
に、レジスト２２を用いて選択的に半導体薄膜２１へイ
オンを打ち込む場合、水素及び価電子制御用の不純物を
含むイオン２３，２４がレジスト２２に注入されて、レ
ジストを変質・硬化させる（図３の（ｂ））。この変質
・硬化層２６の形成は、例えば、ドーピングガス：Ｈ2
希釈５％ＰＨ3 ，イオンのエネルギー：２０ｋＶ，イオ
ン照射量：５×１０15ｃｍ-2で確認された。従って注入
処理後に、有機溶媒洗浄，発煙硝酸洗浄，酸素ラジカル
２７によるアッシング（図３の（ｃ））では容易にレジ
ストが除去されず（図３の（ｄ））、薄膜素子の特性・
信頼性を低下させるという課題があった。
【０００５】本発明は、上記課題を解決し、有機材料か
らなるマスク材を使用し、水素及び価電子制御用の不純
物を含むイオンの注入を行った場合でも、マスク材の除
去を容易に且つ確実に行え、従って特性・信頼性の優れ
た薄膜素子の製造方法を提供することを目的とする。
らなるマスク材を使用し、水素及び価電子制御用の不純
物を含むイオンの注入を行った場合でも、マスク材の除
去を容易に且つ確実に行え、従って特性・信頼性の優れ
た薄膜素子の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
めに本発明の薄膜素子の製造方法は、半導体薄膜を有す
る薄膜素子において、有機材料からなるマスク材を形成
し、前記半導体薄膜の前記マスク材のない領域に対して
水素及び価電子制御用の不純物を含むイオンの注入を行
った後、酸素イオンを含んだ雰囲気中に晒し、スパッタ
エッチングすることを特徴とする。
めに本発明の薄膜素子の製造方法は、半導体薄膜を有す
る薄膜素子において、有機材料からなるマスク材を形成
し、前記半導体薄膜の前記マスク材のない領域に対して
水素及び価電子制御用の不純物を含むイオンの注入を行
った後、酸素イオンを含んだ雰囲気中に晒し、スパッタ
エッチングすることを特徴とする。
【０００７】また、第２の本発明の薄膜素子の製造方法
は、半導体薄膜を有する薄膜素子において、半導体薄膜
上に膜厚１０００オングストローム以下の保護膜を形成
し、前記保護膜上に有機材料からなるマスク材を形成
し、前記半導体薄膜の前記マスク材のない領域に対して
水素及び価電子制御用の不純物を含むイオンの注入を行
った後、酸素イオンを含んだ雰囲気中に晒し、スパッタ
エッチングすることを特徴とする。
は、半導体薄膜を有する薄膜素子において、半導体薄膜
上に膜厚１０００オングストローム以下の保護膜を形成
し、前記保護膜上に有機材料からなるマスク材を形成
し、前記半導体薄膜の前記マスク材のない領域に対して
水素及び価電子制御用の不純物を含むイオンの注入を行
った後、酸素イオンを含んだ雰囲気中に晒し、スパッタ
エッチングすることを特徴とする。
【０００８】前記第１または第２の発明に於いては、イ
オンの注入後、加熱処理を行なうことが好ましい。ま
た、前記第１または第２の発明に於いては、半導体薄膜
が非晶質シリコン薄膜であることが好ましい。
オンの注入後、加熱処理を行なうことが好ましい。ま
た、前記第１または第２の発明に於いては、半導体薄膜
が非晶質シリコン薄膜であることが好ましい。
【０００９】また、前記第１または第２の発明に於いて
は、半導体薄膜が微結晶シリコン薄膜であることが好ま
しい。更に、前記第１または第２の発明に於いては、半
導体薄膜が多結晶シリコン薄膜であることが好ましい。
は、半導体薄膜が微結晶シリコン薄膜であることが好ま
しい。更に、前記第１または第２の発明に於いては、半
導体薄膜が多結晶シリコン薄膜であることが好ましい。
【００１０】
【作用】本発明の薄膜素子の製造方法は、半導体薄膜を
有する薄膜素子において、有機材料からなるマスク材を
形成し、前記半導体薄膜の前記マスク材のない領域に対
して水素及び価電子制御用の不純物を含むイオンの注入
を行った後、酸素イオンを含んだ雰囲気中に晒し、スパ
ッタエッチングするので、水素及び価電子制御用の不純
物を含むイオンが注入されて変質・硬化したレジスト
を、酸化・スパッタ・エッチングで容易に除去でき、従
って特性・信頼性の優れた薄膜素子の製造方法を提供で
きる。
有する薄膜素子において、有機材料からなるマスク材を
形成し、前記半導体薄膜の前記マスク材のない領域に対
して水素及び価電子制御用の不純物を含むイオンの注入
を行った後、酸素イオンを含んだ雰囲気中に晒し、スパ
ッタエッチングするので、水素及び価電子制御用の不純
物を含むイオンが注入されて変質・硬化したレジスト
を、酸化・スパッタ・エッチングで容易に除去でき、従
って特性・信頼性の優れた薄膜素子の製造方法を提供で
きる。
【００１１】また、第２の本発明の薄膜素子の製造方法
によれば、半導体薄膜上に膜厚１０００オングストロー
ム以下の保護膜を形成することにより、イオン注入され
たドーピング層が直接大気に晒されるのを防ぐことがで
き、イオン注入によって活性化されたドーピング層が酸
化されることを防止できるので、より高品質の薄膜素子
を得ることができる。しかも保護膜の厚みは１０００オ
ングストローム以下にすることにより、イオンはこの厚
みの保護膜であれば保護膜を通過してイオン注入により
半導体薄膜をドーピングできる。また、イオンの注入を
行った後、酸素イオンを含んだ雰囲気中に晒し、スパッ
タエッチングすることにより、水素及び価電子制御用の
不純物を含むイオンが注入されて変質・硬化したレジス
トを、酸化・スパッタ・エッチングで容易に除去でき、
従って特性・信頼性の優れた薄膜素子の製造方法を提供
できる。
によれば、半導体薄膜上に膜厚１０００オングストロー
ム以下の保護膜を形成することにより、イオン注入され
たドーピング層が直接大気に晒されるのを防ぐことがで
き、イオン注入によって活性化されたドーピング層が酸
化されることを防止できるので、より高品質の薄膜素子
を得ることができる。しかも保護膜の厚みは１０００オ
ングストローム以下にすることにより、イオンはこの厚
みの保護膜であれば保護膜を通過してイオン注入により
半導体薄膜をドーピングできる。また、イオンの注入を
行った後、酸素イオンを含んだ雰囲気中に晒し、スパッ
タエッチングすることにより、水素及び価電子制御用の
不純物を含むイオンが注入されて変質・硬化したレジス
トを、酸化・スパッタ・エッチングで容易に除去でき、
従って特性・信頼性の優れた薄膜素子の製造方法を提供
できる。
【００１２】また、本発明方法に於いて、イオンの注入
後、加熱処理を行なう好ましい態様とすることにより、
イオン注入によって生じた損傷を回復することができ、
また、注入された不純物を活性化することができるので
好ましい。
後、加熱処理を行なう好ましい態様とすることにより、
イオン注入によって生じた損傷を回復することができ、
また、注入された不純物を活性化することができるので
好ましい。
【００１３】また、本発明方法に於いて、半導体薄膜と
して非晶質シリコン薄膜を用いる場合には、非晶質シリ
コン薄膜は、プラズマＣＶＤ法などで容易にガラス基板
が使用可能な温度で大面積基板上に均一に薄膜を形成す
ることができるので、低コストで大面積の薄膜素子を製
造することができ好ましい。
して非晶質シリコン薄膜を用いる場合には、非晶質シリ
コン薄膜は、プラズマＣＶＤ法などで容易にガラス基板
が使用可能な温度で大面積基板上に均一に薄膜を形成す
ることができるので、低コストで大面積の薄膜素子を製
造することができ好ましい。
【００１４】また、本発明方法に於いて、半導体薄膜と
して微結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜、すなわち薄膜トランジスタ（ＴＦＴ）の特性
をより安定なものとすることができ好ましい。
して微結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜、すなわち薄膜トランジスタ（ＴＦＴ）の特性
をより安定なものとすることができ好ましい。
【００１５】更に、本発明方法に於いて、半導体薄膜と
して多結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜、すなわち薄膜トランジスタ（ＴＦＴ）の電界
移動度をより高いものとすることができる、ｐ型ＴＦＴ
とすることができる、周辺回路用ＣＭＯＳを形成できる
などのメリットがあり好ましい。
して多結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜、すなわち薄膜トランジスタ（ＴＦＴ）の電界
移動度をより高いものとすることができる、ｐ型ＴＦＴ
とすることができる、周辺回路用ＣＭＯＳを形成できる
などのメリットがあり好ましい。
【００１６】
【実施例】本発明に於いてマスク材としては有機材料か
らなるマスク材であれば特に制限はなく、有機のフォト
レジスト等で、例えばポジ型のレジストとしては、代表
例として石炭酸樹脂にスルホン基を介してキノンジアジ
ド類が結合した化合物、またネガ型としてポリメチルメ
タクリレート、環化ゴム系、ポリ桂皮酸系などのフォト
レジストなどが例示される。
らなるマスク材であれば特に制限はなく、有機のフォト
レジスト等で、例えばポジ型のレジストとしては、代表
例として石炭酸樹脂にスルホン基を介してキノンジアジ
ド類が結合した化合物、またネガ型としてポリメチルメ
タクリレート、環化ゴム系、ポリ桂皮酸系などのフォト
レジストなどが例示される。
【００１７】イオン注入に用いる価電子制御用の不純物
としては、用いる半導体の価電子制御用の不純物であれ
ばよく、シリコン半導体の場合には、リン（Ｐ）、ホウ
素（Ｂ）、砒素（Ａｓ）などが代表的な例である。
としては、用いる半導体の価電子制御用の不純物であれ
ばよく、シリコン半導体の場合には、リン（Ｐ）、ホウ
素（Ｂ）、砒素（Ａｓ）などが代表的な例である。
【００１８】イオン注入の際に水素を併用することによ
り、イオン注入によるドーピング層の損傷を水素で補償
でき、特性の向上に有効であることと、非質量分離型イ
オン注入を用いることができるので、低コストで大面積
の試料を処理できるメリットがある。
り、イオン注入によるドーピング層の損傷を水素で補償
でき、特性の向上に有効であることと、非質量分離型イ
オン注入を用いることができるので、低コストで大面積
の試料を処理できるメリットがある。
【００１９】イオン注入は、特に制限するものではない
が、例えばイオン加速電圧１ＫＶ以上で、注入量は１０
14ｃｍ-2〜１０17ｃｍ-2程度とすることができる。特
に、大口径の高周波イオン源で高周波パワーによりイオ
ンを発生させ非質量分離型イオン注入を行う方法が、前
述のごとく低コストで大面積の試料を処理できるので好
ましい。
が、例えばイオン加速電圧１ＫＶ以上で、注入量は１０
14ｃｍ-2〜１０17ｃｍ-2程度とすることができる。特
に、大口径の高周波イオン源で高周波パワーによりイオ
ンを発生させ非質量分離型イオン注入を行う方法が、前
述のごとく低コストで大面積の試料を処理できるので好
ましい。
【００２０】酸素イオンを含んだ雰囲気中に晒し、スパ
ッタエッチングするには、酸素プラズマを発生させ、プ
ラズマ中のイオンによるスパッタエッチングが起こる条
件にすればよく、特に限定するものではないが、例え
ば、装置としては、平行平板型高周波放電装置（リアク
ティブイオンエッチング装置）を用い、高周波印加電極
上に試料を置いて処理すればよく、酸素プラズマを発生
させるには、例えば、酸素１Ｔｏｒｒ〜１ｍＴｏｒｒ
で、高周波パワー密度を０．１〜５Ｗ／ｃｍ2 とするこ
とが好ましい。
ッタエッチングするには、酸素プラズマを発生させ、プ
ラズマ中のイオンによるスパッタエッチングが起こる条
件にすればよく、特に限定するものではないが、例え
ば、装置としては、平行平板型高周波放電装置（リアク
ティブイオンエッチング装置）を用い、高周波印加電極
上に試料を置いて処理すればよく、酸素プラズマを発生
させるには、例えば、酸素１Ｔｏｒｒ〜１ｍＴｏｒｒ
で、高周波パワー密度を０．１〜５Ｗ／ｃｍ2 とするこ
とが好ましい。
【００２１】また、半導体薄膜上に膜厚１０００オング
ストローム以下の保護膜を設けておく場合に、保護膜と
しては特に限定するものではないが、窒化シリコン（Ｓ
ｉＮ）、酸化シリコン（ＳｉＯ2 ）などが好適な例とし
て挙げられる。保護膜の厚みの下限は特に制限はない
が、１０オングストローム程度である。
ストローム以下の保護膜を設けておく場合に、保護膜と
しては特に限定するものではないが、窒化シリコン（Ｓ
ｉＮ）、酸化シリコン（ＳｉＯ2 ）などが好適な例とし
て挙げられる。保護膜の厚みの下限は特に制限はない
が、１０オングストローム程度である。
【００２２】本発明に於いては、イオンの注入後、加熱
処理を行なうことが好ましく、加熱処理により、イオン
注入によって生じた損傷を回復することができ、また、
注入された不純物を活性化することができる。
処理を行なうことが好ましく、加熱処理により、イオン
注入によって生じた損傷を回復することができ、また、
注入された不純物を活性化することができる。
【００２３】この加熱処理の温度については、用いる半
導体の種類に応じて変わるので一概に規定できないが、
それぞれに応じて前記目的が達成できる温度で加熱すれ
ばよく、例えば非晶質シリコンの場合は、２００〜３０
０℃程度、微結晶シリコンや多結晶シリコンでは５００
℃〜基板の融点（例えばガラス基板なら約５５０℃程
度）もしくは薄膜の融点（シリコンの場合１２００℃程
度）以下が好ましい。
導体の種類に応じて変わるので一概に規定できないが、
それぞれに応じて前記目的が達成できる温度で加熱すれ
ばよく、例えば非晶質シリコンの場合は、２００〜３０
０℃程度、微結晶シリコンや多結晶シリコンでは５００
℃〜基板の融点（例えばガラス基板なら約５５０℃程
度）もしくは薄膜の融点（シリコンの場合１２００℃程
度）以下が好ましい。
【００２４】本発明の薄膜素子の半導体層の厚みも特に
制限はないが、例えばＴＦＴの半導体の膜厚としては通
常５０〜５０００オングストローム程度である。また、
半導体薄膜を形成する基体については、通常これらの薄
膜の形成の際に用いられている適宜のものを使用すれば
よく、代表的には、石英基板やガラス基板などが挙げら
れる。
制限はないが、例えばＴＦＴの半導体の膜厚としては通
常５０〜５０００オングストローム程度である。また、
半導体薄膜を形成する基体については、通常これらの薄
膜の形成の際に用いられている適宜のものを使用すれば
よく、代表的には、石英基板やガラス基板などが挙げら
れる。
【００２５】以下図面を用いて本発明についてさらに詳
しく説明する。図１は、本発明に係る薄膜素子の製造方
法の第１実施例の工程を示す模式図である。ガラス等の
基体１上に、非晶質シリコンの半導体薄膜２を、プラズ
マＣＶＤ法により形成し、レジスト３を図１の（ａ）に
示した形に蝕刻してマスクとする。この例ではポジ型の
石炭酸樹脂にスルホン基を介してキノンジアジド類が結
合した化合物からなるフォトレジストを用いた。半導体
薄膜２の材料としては、非晶質シリコン以外に、微結晶
シリコンあるいは多結晶シリコンでもよい。この後にレ
ジスト３をマスクとし、例えばＰＨ3 とＨ2 の混合ガス
の放電分解により発生するＰを含んだイオン４及び水素
イオン５を、質量分離せずに打ち込んでドーピングし
（図１の（ａ））、半導体薄膜２のレジスト３からなる
マスクの下以外の領域をｎ型のドーピング層６にする
（図１の（ｂ））。このとき、Ｐを含んだイオン及び水
素イオンの注入によって、レジスト３に変質・硬化層７
が形成される。この変質・硬化層７の形成は、例えば、
ドーピングガス：Ｈ2 希釈５％ＰＨ3 ，ガス圧：１ｍＴ
ｏｒｒを、大口径の高周波イオン源（直径５０ｃｍ）中
で、高周波（１３．５６ＭＨｚ）パワー：５０Ｗで放電
分解し、発生したイオンを、イオンのエネルギー：２０
ｋＶ，イオン照射量：５×１０15ｃｍ-2でイオン注入し
た場合に於いても確認された。なお、この注入工程は非
質量分離のイオンビ−ムによる注入であるため、装置構
成が簡易で大面積処理が可能であり、かつ処理時間が短
い。この後レジスト３を除去するために、酸素イオン
８，酸素ラジカル９を含んだ雰囲気中に晒す（図１の
（ｃ））。本発明の実施例では、例えば平行平板高周波
放電装置の高周波印加電極上に試料を置き、０．３Ｔｏ
ｒｒの酸素を導入し、高周波パワー密度１Ｗ／ｃｍ2 で
酸素プラズマを発生させて、酸素イオン８，酸素ラジカ
ル９の照射を行なう。酸素イオン８，酸素ラジカル９の
照射により、レジストの変質・硬化した層７を酸化・ス
パッタ・エッチングし、除去する。この後、有機溶媒・
発煙硝酸等により洗浄して、レジスト３及び変質・硬化
層７を完全に除去するとともに、希弗酸等でドーピング
層６上の酸化層を除去する（図１の（ｄ））。
しく説明する。図１は、本発明に係る薄膜素子の製造方
法の第１実施例の工程を示す模式図である。ガラス等の
基体１上に、非晶質シリコンの半導体薄膜２を、プラズ
マＣＶＤ法により形成し、レジスト３を図１の（ａ）に
示した形に蝕刻してマスクとする。この例ではポジ型の
石炭酸樹脂にスルホン基を介してキノンジアジド類が結
合した化合物からなるフォトレジストを用いた。半導体
薄膜２の材料としては、非晶質シリコン以外に、微結晶
シリコンあるいは多結晶シリコンでもよい。この後にレ
ジスト３をマスクとし、例えばＰＨ3 とＨ2 の混合ガス
の放電分解により発生するＰを含んだイオン４及び水素
イオン５を、質量分離せずに打ち込んでドーピングし
（図１の（ａ））、半導体薄膜２のレジスト３からなる
マスクの下以外の領域をｎ型のドーピング層６にする
（図１の（ｂ））。このとき、Ｐを含んだイオン及び水
素イオンの注入によって、レジスト３に変質・硬化層７
が形成される。この変質・硬化層７の形成は、例えば、
ドーピングガス：Ｈ2 希釈５％ＰＨ3 ，ガス圧：１ｍＴ
ｏｒｒを、大口径の高周波イオン源（直径５０ｃｍ）中
で、高周波（１３．５６ＭＨｚ）パワー：５０Ｗで放電
分解し、発生したイオンを、イオンのエネルギー：２０
ｋＶ，イオン照射量：５×１０15ｃｍ-2でイオン注入し
た場合に於いても確認された。なお、この注入工程は非
質量分離のイオンビ−ムによる注入であるため、装置構
成が簡易で大面積処理が可能であり、かつ処理時間が短
い。この後レジスト３を除去するために、酸素イオン
８，酸素ラジカル９を含んだ雰囲気中に晒す（図１の
（ｃ））。本発明の実施例では、例えば平行平板高周波
放電装置の高周波印加電極上に試料を置き、０．３Ｔｏ
ｒｒの酸素を導入し、高周波パワー密度１Ｗ／ｃｍ2 で
酸素プラズマを発生させて、酸素イオン８，酸素ラジカ
ル９の照射を行なう。酸素イオン８，酸素ラジカル９の
照射により、レジストの変質・硬化した層７を酸化・ス
パッタ・エッチングし、除去する。この後、有機溶媒・
発煙硝酸等により洗浄して、レジスト３及び変質・硬化
層７を完全に除去するとともに、希弗酸等でドーピング
層６上の酸化層を除去する（図１の（ｄ））。
【００２６】図２は、本発明に係る薄膜素子の製造方法
の第２実施例の工程を示す模式図である。ガラス等の基
体１０上に、非晶質シリコン薄膜１１、保護膜となるシ
リコン窒化膜１２を、プラズマＣＶＤ法により形成し、
レジスト１３を図２（ａ）に示した形のように蝕刻す
る。半導体薄膜１１の材料としては、非晶質シリコン以
外に、微結晶シリコンあるいは多結晶シリコンでもよ
い。この後に前記実施例と同様のレジスト１３をマスク
とし、例えば前記実施例と同様にＰＨ3 とＨ2 の混合ガ
スの放電分解により発生するＰを含んだイオン１４及び
水素イオン１５を、質量分離せずに打ち込んでドーピン
グし（図２の（ａ））、半導体薄膜１１のマスク１３の
下以外の領域をｎ型のドーピング層１６にする（図２の
（ｂ））。このとき、Ｐを含んだイオン及び水素イオン
の注入によって、レジスト１３に変質・硬化層１７が形
成される。この後変質・硬化層１７を除去するために、
前記実施例と同様に酸素イオン１８，酸素ラジカル１９
を含んだ雰囲気中に晒す（図２の（ｃ））。本実施例で
は、前記実施例と同様の条件で、平行平板高周波放電装
置の高周波印加電極上に試料を置き、酸素プラズマを発
生させて、酸素イオン１８，酸素ラジカル１９の照射を
行なった。酸素イオン１８，酸素ラジカル１９の照射に
より、変質・硬化層１７のレジストを酸化・スパッタ・
エッチングし、除去する。この後、有機溶媒・発煙硝酸
等により洗浄して、レジスト１３及び変質・硬化層１７
を完全に除去するとともに、希弗酸等でドーピング層１
６上の保護膜を除去する（図２の（ｄ））。なお保護膜
１２の膜厚は、注入するイオンのエネルギーに依存す
る。例えば最大１００ｋｅＶまでの加速能力をもつ大面
積処理装置を使用する場合には、１００ｋｅＶのＰイオ
ンの、シリコン窒化膜中での平均の注入深さが約１００
０オングストロームであることから、ドーピング層とす
る半導体薄膜上の保護膜であるシリコン窒化膜１２の膜
厚は１０００オングストローム以下となる。
の第２実施例の工程を示す模式図である。ガラス等の基
体１０上に、非晶質シリコン薄膜１１、保護膜となるシ
リコン窒化膜１２を、プラズマＣＶＤ法により形成し、
レジスト１３を図２（ａ）に示した形のように蝕刻す
る。半導体薄膜１１の材料としては、非晶質シリコン以
外に、微結晶シリコンあるいは多結晶シリコンでもよ
い。この後に前記実施例と同様のレジスト１３をマスク
とし、例えば前記実施例と同様にＰＨ3 とＨ2 の混合ガ
スの放電分解により発生するＰを含んだイオン１４及び
水素イオン１５を、質量分離せずに打ち込んでドーピン
グし（図２の（ａ））、半導体薄膜１１のマスク１３の
下以外の領域をｎ型のドーピング層１６にする（図２の
（ｂ））。このとき、Ｐを含んだイオン及び水素イオン
の注入によって、レジスト１３に変質・硬化層１７が形
成される。この後変質・硬化層１７を除去するために、
前記実施例と同様に酸素イオン１８，酸素ラジカル１９
を含んだ雰囲気中に晒す（図２の（ｃ））。本実施例で
は、前記実施例と同様の条件で、平行平板高周波放電装
置の高周波印加電極上に試料を置き、酸素プラズマを発
生させて、酸素イオン１８，酸素ラジカル１９の照射を
行なった。酸素イオン１８，酸素ラジカル１９の照射に
より、変質・硬化層１７のレジストを酸化・スパッタ・
エッチングし、除去する。この後、有機溶媒・発煙硝酸
等により洗浄して、レジスト１３及び変質・硬化層１７
を完全に除去するとともに、希弗酸等でドーピング層１
６上の保護膜を除去する（図２の（ｄ））。なお保護膜
１２の膜厚は、注入するイオンのエネルギーに依存す
る。例えば最大１００ｋｅＶまでの加速能力をもつ大面
積処理装置を使用する場合には、１００ｋｅＶのＰイオ
ンの、シリコン窒化膜中での平均の注入深さが約１００
０オングストロームであることから、ドーピング層とす
る半導体薄膜上の保護膜であるシリコン窒化膜１２の膜
厚は１０００オングストローム以下となる。
【００２７】以上、本発明の薄膜素子の製造方法によ
り、イオン注入によって、レジストをマスクとしてドー
ピング層を選択的に形成した場合に、変質・硬化したレ
ジストを容易に除去することが可能となる。従って薄膜
素子、例えば液晶ディスプレイなどの様に大面積基板に
薄膜半導体素子を作成するときにおいても、特性・信頼
性の優れた薄膜半導体素子を作製することが可能とな
る。
り、イオン注入によって、レジストをマスクとしてドー
ピング層を選択的に形成した場合に、変質・硬化したレ
ジストを容易に除去することが可能となる。従って薄膜
素子、例えば液晶ディスプレイなどの様に大面積基板に
薄膜半導体素子を作成するときにおいても、特性・信頼
性の優れた薄膜半導体素子を作製することが可能とな
る。
【００２８】
【発明の効果】本発明の薄膜素子の製造方法により、イ
オン注入によって、レジストをマスクとしてドーピング
層を選択的に形成した場合に、変質・硬化したレジスト
を容易に除去することが可能となる。従って特性・信頼
性の優れた薄膜半導体素子を作製することが可能とな
る。
オン注入によって、レジストをマスクとしてドーピング
層を選択的に形成した場合に、変質・硬化したレジスト
を容易に除去することが可能となる。従って特性・信頼
性の優れた薄膜半導体素子を作製することが可能とな
る。
【００２９】また、本発明の薄膜素子の製造方法に於い
て、半導体薄膜上に膜厚１０００オングストローム以下
の保護膜を形成することにより、イオン注入されたドー
ピング層が直接大気に晒されるのを防ぐことができ、イ
オン注入によって活性化されたドーピング層が酸化され
ることを防止できるので、より高品質の薄膜素子を得る
ことができる。
て、半導体薄膜上に膜厚１０００オングストローム以下
の保護膜を形成することにより、イオン注入されたドー
ピング層が直接大気に晒されるのを防ぐことができ、イ
オン注入によって活性化されたドーピング層が酸化され
ることを防止できるので、より高品質の薄膜素子を得る
ことができる。
【００３０】また、本発明方法に於いて、イオンの注入
後、加熱処理を行なう好ましい態様とすることにより、
イオン注入によって生じた損傷を回復することができ、
また、注入された不純物を活性化することができる。
後、加熱処理を行なう好ましい態様とすることにより、
イオン注入によって生じた損傷を回復することができ、
また、注入された不純物を活性化することができる。
【００３１】また、本発明方法に於いて、半導体薄膜と
して非晶質シリコン薄膜を用いる場合には、低コストで
大面積の薄膜素子を製造することができ好ましい。ま
た、本発明方法に於いて、半導体薄膜として微結晶シリ
コン薄膜を用いる場合には、得られる半導体薄膜の薄膜
トランジスタ（ＴＦＴ）の特性をより安定なものとする
ことができ好ましい。
して非晶質シリコン薄膜を用いる場合には、低コストで
大面積の薄膜素子を製造することができ好ましい。ま
た、本発明方法に於いて、半導体薄膜として微結晶シリ
コン薄膜を用いる場合には、得られる半導体薄膜の薄膜
トランジスタ（ＴＦＴ）の特性をより安定なものとする
ことができ好ましい。
【００３２】更に、本発明方法に於いて、半導体薄膜と
して多結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜の薄膜トランジスタ（ＴＦＴ）の電界移動度を
より高いものとすることができる、ｐ型ＴＦＴとするこ
とができる、周辺回路用ＣＭＯＳを形成できるなどのメ
リットがあり好ましい。
して多結晶シリコン薄膜を用いる場合には、得られる半
導体薄膜の薄膜トランジスタ（ＴＦＴ）の電界移動度を
より高いものとすることができる、ｐ型ＴＦＴとするこ
とができる、周辺回路用ＣＭＯＳを形成できるなどのメ
リットがあり好ましい。
【図１】本発明に係る薄膜素子の製造方法の一実施例の
工程を示す模式図。
工程を示す模式図。
【図２】本発明に係る薄膜素子の製造方法の一実施例の
工程を示す模式図。
工程を示す模式図。
【図３】従来技術から想定される薄膜素子の製造方法の
工程を示す模式図。
工程を示す模式図。
１ 基体 ２ 半導体薄膜 ３ レジスト ４ Ｐを含んだイオン ５ Ｈ+ イオン ６ ドーピング層（ｎ型のオーム性接触層） ７ 変質・硬化層 ８ 酸素イオン ９ 酸素ラジカル １０ 基体 １１ 半導体薄膜 １２ 保護膜 １３ レジスト １４ Ｐを含んだイオン １５ Ｈ+ イオン １６ ドーピング層（ｎ型のオーム性接触層） １７ 変質・硬化層 １８ 酸素イオン １９ 酸素ラジカル ２０ 基体 ２１ 半導体薄膜 １２ 保護膜 ２２ レジスト ２３ Ｐを含んだイオン ２４ Ｈ+ イオン ２５ ドーピング層（ｎ型のオーム性接触層） ２６ 変質・硬化層 ２７ 酸素ラジカル
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (6)
- 【請求項１】 半導体薄膜を有する薄膜素子において、
有機材料からなるマスク材を形成し、前記半導体薄膜の
前記マスク材のない領域に対して水素及び価電子制御用
の不純物を含むイオンの注入を行った後、酸素イオンを
含んだ雰囲気中に晒し、スパッタエッチングすることを
特徴とする薄膜素子の製造方法。 - 【請求項２】 半導体薄膜を有する薄膜素子において、
半導体薄膜上に膜厚１０００オングストローム以下の保
護膜を形成し、前記保護膜上に有機材料からなるマスク
材を形成し、前記半導体薄膜の前記マスク材のない領域
に対して水素及び価電子制御用の不純物を含むイオンの
注入を行った後、酸素イオンを含んだ雰囲気中に晒し、
スパッタエッチングすることを特徴とする薄膜素子の製
造方法。 - 【請求項３】 イオンの注入後、加熱処理を行なう請求
項１または２に記載の薄膜素子の製造方法。 - 【請求項４】 半導体薄膜が非晶質シリコン薄膜である
請求項１または２に記載の薄膜素子の製造方法。 - 【請求項５】 半導体薄膜が微結晶シリコン薄膜である
請求項１または２に記載の薄膜素子の製造方法。 - 【請求項６】 半導体薄膜が多結晶シリコン薄膜である
請求項１または２に記載の薄膜素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20284092A JP3260165B2 (ja) | 1992-07-30 | 1992-07-30 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20284092A JP3260165B2 (ja) | 1992-07-30 | 1992-07-30 | 薄膜素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653183A true JPH0653183A (ja) | 1994-02-25 |
| JP3260165B2 JP3260165B2 (ja) | 2002-02-25 |
Family
ID=16464065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20284092A Expired - Lifetime JP3260165B2 (ja) | 1992-07-30 | 1992-07-30 | 薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260165B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719416A1 (fr) * | 1994-04-29 | 1995-11-03 | Thomson Lcd | Procédé de passivation des flancs d'un composant semiconducteur à couches minces. |
| JP2007109724A (ja) * | 2005-10-11 | 2007-04-26 | Tokyo Electron Ltd | レジスト膜の除去方法、制御プログラム、コンピュータ読取可能な記憶媒体 |
| JP2015037166A (ja) * | 2013-08-16 | 2015-02-23 | 株式会社アルバック | レジスト剥離方法およびレジスト剥離装置 |
-
1992
- 1992-07-30 JP JP20284092A patent/JP3260165B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719416A1 (fr) * | 1994-04-29 | 1995-11-03 | Thomson Lcd | Procédé de passivation des flancs d'un composant semiconducteur à couches minces. |
| JP2007109724A (ja) * | 2005-10-11 | 2007-04-26 | Tokyo Electron Ltd | レジスト膜の除去方法、制御プログラム、コンピュータ読取可能な記憶媒体 |
| JP2015037166A (ja) * | 2013-08-16 | 2015-02-23 | 株式会社アルバック | レジスト剥離方法およびレジスト剥離装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3260165B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4880493A (en) | Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication | |
| JP3609131B2 (ja) | イオンドーピング装置のクリーニング方法 | |
| JP3122177B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| US5631178A (en) | Method for forming a stable semiconductor device having an arsenic doped ROM portion | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| JP3235549B2 (ja) | 導電層形成法 | |
| US20080227265A1 (en) | Methods for Fabricating Semiconductor Devices | |
| JPS58220431A (ja) | 多結晶シリコン層中の開孔の端部角度を設定する方法 | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06349786A (ja) | 半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPS6258663A (ja) | 半導体装置の製造方法 | |
| JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| JPH07193204A (ja) | 半導体基板の製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
| JP3348556B2 (ja) | ダイアモンドのエッチング方法 | |
| JPH10270706A (ja) | 半導体装置の作製方法 | |
| JPS6147670A (ja) | 半導体装置の製造方法 | |
| JPH0637110A (ja) | 薄膜トランジスターの製造方法 | |
| JPH06275643A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071214 |
|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081214 |
|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091214 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101214 |
|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20111214 |
|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121214 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121214 |