JP3348556B2 - ダイアモンドのエッチング方法 - Google Patents

ダイアモンドのエッチング方法

Info

Publication number
JP3348556B2
JP3348556B2 JP04037195A JP4037195A JP3348556B2 JP 3348556 B2 JP3348556 B2 JP 3348556B2 JP 04037195 A JP04037195 A JP 04037195A JP 4037195 A JP4037195 A JP 4037195A JP 3348556 B2 JP3348556 B2 JP 3348556B2
Authority
JP
Japan
Prior art keywords
diamond
etching
mask
layer
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04037195A
Other languages
English (en)
Other versions
JPH0883790A (ja
Inventor
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04037195A priority Critical patent/JP3348556B2/ja
Publication of JPH0883790A publication Critical patent/JPH0883790A/ja
Application granted granted Critical
Publication of JP3348556B2 publication Critical patent/JP3348556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイアモンドのエッチ
ング方法に関し、例えばMIS型FETなどのダイアモ
ンド半導体デバイスの製造プロセスに利用して有用なダ
イアモンドのエッチング方法に関する。
【0002】
【従来の技術】近年、ダイアモンドの薄膜を使って半導
体デバイスを製作しようとする動きが盛んである。半導
体デバイスの材料としてのダイアモンドはシリコンと比
べ、キャリア移動度が大きいため、動作速度が数倍速
い、バンドギャップが5.5eVと広く、700℃程度
の高温でも動作可能である、超LSIで特に問題となる
α線などの放射線に強い、等の特性を有し、シリコン半
導体デバイスでは対応できない宇宙空間や原子炉周りな
どの環境に適合するダイアモンド半導体デバイスの開発
が期待されている。ダイアモンド半導体デバイスの開発
にあたっては、単結晶の薄膜を成長させる安価な方法の
開発や、n型半導体を得るためのドーピング方法、複雑
な回路を描くためのエッチング技術などの開発が重要で
ある。
【0003】既知のダイアモンド半導体デバイスの一例
としてMIS型FETについて、その製造プロセスの一
部を図4を参照して概説する。
【0004】まず図4(a)に示すように、基板101
の上にダイアモンド半導体層102を形成する。つぎに
ダイアモンド半導体層102の表面全体にダイアモンド
絶縁体層103を形成し、さらにその上にアルミニウム
膜等からなるマスク層104をパターン形成する。つぎ
に図4(b)に示すように、FET構造を作るために、
マスク層104で被覆されていないダイアモンド絶縁体
層103をエッチングする。このエッチング工程では、
ダイアモンド半導体層102に対してダイアモンド絶縁
体層103を高い選択比でエッチングすることが重要で
あり、正確に時間をコントロールしてエッチングを行っ
ている。この後、図4(c)に示すように、マスク層1
04を除去してダイアモンド絶縁体層103のパターン
を残す。
【0005】
【発明が解決しようとする課題】前記のダイアモンド半
導体デバイスの製造プロセスにおけるダイアモンドのエ
ッチングは、低温プラズマを用いた周知のドライエッチ
ング方法(プラズマエッチング方法)によって行われ
る。ダイアモンドの構成元素は炭素なので、エッチング
としては酸素ガスを用いれば良い訳であるが、酸素ガス
は低温プラズマ中での解離が悪いという理由で、通常は
解離効率のよいN2 Oを用いている。しかし、N2 Oガ
スではエッチングの効率が悪いという基本的な問題があ
った。この問題の原因は、N2 Oガスから発生する酸素
ラジカルの量が少ないためと考えられる。
【0006】また酸素ガスを使用しない理由はもう1つ
ある。それは、酸素ガスを使用する場合には、通常のレ
ジストマスクを使用できない点である。つまり、酸素ガ
スはレジストマスクをもエッチングするので、実用的な
選択比が得られない。このように、ダイアモンド半導体
デバイスを製作するにあたり、ダイアモンド層を効率よ
く高精度にエッチングすることが難しく、このことがデ
バイス開発の隘路となっていた。
【0007】本発明は、前述した従来の問題点に鑑みて
なされたもので、その目的は、ダイアモンド層を効率よ
く高精度にエッチングする技術を提供することにある。
【0008】
【課題を解決するための手段】そこで本発明では、ダイ
ヤモンドをエッチングするにあたり、エッチングしよう
とする部分に、マスクを用いて事前に特定物質を打ち込
んで改質し、その上でドライエッチングを行うようにし
た。打ち込みの方法としては、イオンインプランテーシ
ョン法、またはプラズマドーピング法を採用する。この
際、エッチングしようとする部分の厚さ方向にわたり、
特定物質が略均一に分布するように特定物質の注入エネ
ルギーを変更するなどの打ち込み条件を設定する。特定
物質は、例えば酸素が望ましい。
【0009】また本発明では、ダイアモンドの特定部分
に特定物質を打ち込むためのマスクを除去した後、マス
クレスのドライエッチングを行うこととした。
【0010】あるいは本発明においては、ダイアモンド
の特定部分に特定物質を打ち込むためのマスクを、その
ままドライエッチングのマスクとして用いてもよい。
【0011】
【作用】ダイアモンドの特定部分に打ち込まれた、例え
ば酸素のような特定物質は、そのままの状態では特定部
分に留まってこの個所を改質するものの、直ちにエッチ
ング作用を示現することはない。しかしながら、改質部
分のドライエッチングにともなうイオンエネルギ等によ
り活性化されて酸素活性種を放出し、ダイアモンドのC
−C結合を切断してC−O結合を形成し、ダイアモンド
のエッチャントとして機能する。したがって、ドライエ
ッチング時のエッチングガスと共同してエッチング作用
を示すこととなり、エッチングレートが増大する。
【0012】またエッチングすべき特定部分のみを改質
しておくことにより、ドライエッチング時のエッチング
レートが高くなるので、マスクレスのエッチングでも選
択比を保ってダイアモンドをパターニングすることが可
能となる。もちろん、特定物質を打ち込むために使用し
たマスクを除去せずに、そのまま次工程のドライエッチ
ングのマスクとして使用することも可能である。
【0013】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。最初に本発明のダイアモンドの
エッチング方法の説明に先立ち、各実施例で共通して用
いたドライエッチング装置につき、図3に示す概略断面
図を参照して説明する。
【0014】図3に示すその概略断面図を示すドライエ
ッチング装置は、基板バイアス印加型の有磁場マイクロ
波プラズマエッチング装置である。マグネトロン1で発
生した2.45GHzのマイクロ波2を、導波管3を通
じて石英べルジャ4で隔成された反応室5に導入する。
石英べルジャ4の外周にはソレノイドコイル6が巻回さ
れており、ソレノイドコイル6が発生する0.0875
Tの磁界とマイクロ波2の相互作用により、反応室5内
にECR(Electron Cyclotron R
esonance)放電によるプラズマ7を生成する。
エッチング対象物である基板8は、反応室5下部のサセ
プタ9上に図示しない搬送手段により載置される。サセ
プタ9の内部には、冷却管が挿通されており、図示しな
いチラーとの間で冷却媒体が循環している。エッチング
ガスは、多数のガス吹き出し孔を有するリング状の導入
管11から反応室5内に供給され、図示しない排気系で
排気管12から真空排気される。なおサセプタ9には基
板バイアス印加手段が接続されるが、これも図示を省略
する。
【0015】実施例1 以下、本発明のダイアモンドのエッチング方法の第1の
実施例につき、図1(a)〜(d)を参照して説明す
る。以下の各実施例は、一例として前述したダイアモン
ド薄膜を用いたMIS型FETの製造プロセスの一部を
とりあげる。
【0016】まず図1(a)に示すように、基板101
上にダイアモンド半導体層102を形成し、このダイア
モンド半導体層102にはn型ドーパントとして窒素を
ドープする。つぎにダイアモンド半導体層102の表面
全面にダイアモンド絶縁体層103を形成する。なお各
ダイアモンド層は、CH4 とH2 との混合ガスを用いた
公知のマイクロ波プラズマCVDに準拠して形成した。
ダイアモンド絶縁体層103の上部には、フォトレジス
ト膜からなるマスク層104をパターン形成する。
【0017】つぎにマスク層104で被覆されていない
ダイアモンド絶縁体層103に対し、イオンインプラン
テーション法により酸素を打ち込んでこの部分を改質処
理する。イオンインプランテーションの具体的条件とし
ては、例えば 使用ガス O2 加速エネルギ 20 KeV ドーズ量 5×1015 cm-2 の条件を用いた。この際加速エネルギを段階的あるいは
連続的に変えて、その飛程がダイアモンド絶縁体層10
3の厚さ方向に略均一に分布するように条件を設定して
もよい。また飛程は、下層のダイアモンド半導体層10
2にはかからないように配慮する。イオンインプランテ
ーションによりダイアモンド絶縁体層103中に酸素が
打ち込まれ、改質領域105が形成された状態を図1
(b)に示す。この後、マスク層104をアッシング除
去した状態が図1(c)である。
【0018】つぎに図2に示す基板バイアス印加型の有
磁場マイクロ波プラズマエッチング装置を用い、一例と
して下記条件によりマスクレスエッチングを行い、ダイ
アモンド絶縁体層103の改質領域105を除去する。 N2 O流量 40 sccm ガス圧力 1.33 Pa マイクロ波電源パワー 850 W(2.45G
Hz) 基板バイアス電源パワー 30 W(13.56
MHz) 基板温度 50 ℃ このエッチング過程では、改質領域105に打ち込まれ
た酸素はドライエッチングにともなうイオンエネルギ等
により活性化され、大量の酸素活性種を放出する。この
酸素活性種は、C−C結合を切断してC−O結合を形成
し、エッチャントとして機能する。したがって、ドライ
エッチング時のエッチングガスと共同してエッチング作
用を示すこととなり、エッチングレートが従来の約2倍
に増大する。この結果、ダイアモンド絶縁体層103の
非改質部分に対して選択的にエッチングが進行し、図1
(d)に示すようにダイアモンド絶縁体層103のパタ
ーンが形成される。
【0019】この後、周知の方法に準拠してダイアモン
ド絶縁体層103上にゲート電極を、また露出したダイ
アモンド半導体層102上にソース電極およびドレイン
電極(いずれも図示せず)を形成することにより、MI
S型FETを作成した。本実施例によれば、イオンイン
プランテーションによりダイアモンド絶縁体層を改質
し、マスクレスエッチングを行うことにより、効率的か
つ高精度のパターニングが可能となる。
【0020】実施例2 本実施例は同じくMIS型FETの製造プロセスの一部
につき、図2(a)〜(d)を参照して説明する。本実
施例のエッチング方法は基本的には実施例1と同じであ
るが、相違点はイオンインプランテーション際のマスク
を、ドライエッチング時のマスクとして共用した点にあ
る。
【0021】本実施例においては、イオンインプランテ
ーションにより改質領域105を形成する図2(a)〜
(b)までのプロセスは、実施例1で図1(a)〜
(b)を参照して説明したプロセスと同じであるので、
重複する説明を省略する。つぎに本実施例ではマスク層
104を残したまま、図2に示す基板バイアス印加型有
磁場マイクロ波プラズマエッチング装置を用い、ダイア
モンド絶縁体層103の改質領域を除去する。プラズマ
エッチング条件は実施例1における条件と同じでよい。
エッチング終了後の状態を図2(c)に示す。さらにマ
スク層104をアッシング除去した状態が図2(d)で
ある。この後、周知の方法に準拠してダイアモンド絶縁
体層103上にゲート電極を、また露出したダイアモン
ド半導体層102上にソース電極およびドレイン電極
(いずれも図示せず)を形成することにより、MIS型
FETを作成した。本実施例によれば、イオンインプラ
ンテーションによりダイアモンド絶縁体層を改質し、イ
オンインプランテーション時のマスクとエッチング時の
マスクを共用してエッチングを行うことにより、効率的
かつ高精度のパターニングが可能となる。
【0022】実施例3 本実施例は同じくMIS型FETの製造プロセスの一部
につき、再び図1(a)〜(d)を参照して説明する。
本実施例も基本的には実施例1とおなじであるが、相違
点はイオンインプランテーションの替わりにプラズマド
ーピングにより改質層を形成した点である。
【0023】本実施例においては、マスク層104を形
成する図1(a)までのプロセスは実施例1と同じであ
るので重複する説明を省略する。つぎに、ダイアモンド
絶縁体層103の露出部分に対し、プラズマドーピング
法により酸素を打ち込む。このプラズマドーピングは、
一般的なプラズマドーピング装置により、一例として下
記条件により行った。 使用ガス O ガス流量 50 sccm ガス圧力 26.7 Pa 高周波出力 300 W イオンエネルギ 500 V このプラズマドーピングによりダイアモンド絶縁体層1
03中に酸素が打ち込まれ、改質領域105が形成され
た状態を図1(b)に示す。この際イオンエネルギを段
階的あるいは連続的に変えて、打ち込まれた酸素の濃度
分布ががダイアモンド絶縁体層103の厚さ方向に略均
一に分布するように条件を設定してもよい。また打ち込
まれた酸素は、下層のダイアモンド半導体層102には
かからないように配慮する。この後、マスク層104を
アッシング除去した状態が図1(c)である。
【0024】つぎに図3に示す基板バイアス印加型の有
磁場マイクロ波プラズマエッチング装置を用い、マスク
レスエッチングを行い、ダイアモンド絶縁体層103の
改質領域105を除去する。プラズマエッチング条件は
実施例1における条件と同じでよい。エッチング終了後
の状態を図1(d)に示す。本エッチング過程における
改質領域105の除去の機構は実施例1における機構と
大略同じであり、従来の約2倍のエッチングレートでエ
ッチングが進行する。この結果、ダイアモンド絶縁体層
103の非改質部分に対し、改質領域105のエッチン
グが選択的に進行し、図1(d)に示すようにダイアモ
ンド絶縁体層103の、パターンが形成される。この
後、同じく周知の方法に準拠してダイアモンド絶縁体層
103上にゲート電極を、また露出したダイアモンド半
導体層102上にソース電極およびドレイン電極(いず
れも図示せず)を形成することにより、MIS型FET
を作成した。本実施例によれば、プラズマドーピングに
よりダイアモンド絶縁体層を改質し、マスクレスエッチ
ングを行うことにより、効率的かつ高精度のパターニン
グが可能となる。
【0025】実施例4 本実施例は同じくMIS型FETの製造プロセスの一部
につき、再び図2(a)〜(d)を参照して説明する。
本実施例のエッチング方法は基本的には実施例1と同じ
であるが、相違点はプラズマドーピングの際のマスク
を、ドライエッチング時のマスクとして共用した点にあ
る。
【0026】本実施例においては、プラズマドーピング
により改質領域105を形成する図2(a)〜(b)ま
でのプロセスは、実施例3におけるプロセスと同じであ
るので、重複する説明を省略する。つぎに本実施例では
マスク層104を残したまま、図2に示す基板バイアス
印加型有磁場マイクロ波プラズマエッチング装置を用
い、ダイアモンド絶縁体層103の改質領域を除去す
る。プラズマエッチング条件は実施例1における条件と
同じでよい。エッチング終了後の状態を図2(c)に示
す。さらにマスク層104をアッシング除去した状態が
図2(d)である。この後、周知の方法に準拠してダイ
アモンド絶縁体層103上にゲート電極を、また露出し
たダイアモンド半導体層102上にソース電極およびド
レイン電極(いずれも図示せず)を形成することによ
り、MIS型FETを作成した。本実施例によれば、プ
ラズマドーピングによりダイアモンド絶縁体層を改質
し、プラズマドーピング時のマスクとエッチング時のマ
スクを共用してエッチングを行うことにより、効率的か
つ高精度のパターニングが可能となる。
【0027】以上本発明を4つの実施例を用いて説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。例えば、以上の実施例ではダイアモンド絶縁体層
をエッチングしているが、ダイアモンド半導体層にもま
ったく同様にしてこの発明を適用することができる。ダ
イアモンドの結晶形態も単結晶に限らず、非晶質ダイア
モンド等のエッチングに適用してもよい。その他、イオ
ンインプランテーション条件やプラズマドーピング条
件、エッチング条件やエッチング装置についても、本発
明の技術的思想の範囲内で適宜変更は可能である。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
のダイヤモンドのエッチング方法によれば、ダイヤモン
ドのエッチング工程に先立って、エッチングしようとす
る部分に事前に特定物質の注入エネルギーを変更して打
ち込んで改質し、その上でドライエッチングを行う。ド
ライエッチングにともなうイオンエネルギ等により、改
質部分に打ち込まれた特定物質が活性化され、エッチャ
ントとなり、エッチングガスとともにエッチング作用を
示すことになる。したがって、エッチングレートが大き
くなり、非改質部分との選択比の大きいエッチングが可
能となる。
【0029】また、マスクでパターニングしてエッチン
グすべき部分のみに改質処理を施しておくことで、改質
処理のマスクと、エッチング時のマスクとを共用するこ
とが可能であり、プロセスの簡略化に寄与する。さらに
改質処理時のマスクは、改質処理終了後除去しておけ
ば、マスクレスエッチングが可能となる。
【図面の簡単な説明】
【図1】本発明を適用した実施例1および3のダイアモ
ンドのエッチング方法を説明する概略断面図であり、
(a)は基板上にダイアモンド半導体層、ダイアモンド
絶縁体層およびマスク層を順次形成した状態、(b)は
マスク層をマスクとしてダイアモンド絶縁体層を改質し
た状態、(c)はマスク層を除去した状態、そして
(d)はマスクレスエッチングによりダイアモンド絶縁
体の改質部分を除去した状態である。
【図2】本発明を適用した実施例2および4のダイアモ
ンドのエッチング方法を説明する概略断面図であり、
(a)は基板上にダイアモンド半導体層、ダイアモンド
絶縁体層およびマスク層を順次形成した状態、(b)は
マスク層をマスクとしてダイアモンド絶縁体層を改質し
た状態、(c)はマスク層をエッチング用のマスクとし
てダイアモンド絶縁体の改質部分を除去した状態、そし
て(d)はマスク層を除去した状態である。
【図3】本発明を適用した各実施例で使用した基板バイ
アス印加型有磁場マイクロ波プラズマエッチング装置の
概略断面図である。
【図4】従来のダイアモンドのエッチング方法を説明す
る概略断面図であり、(a)は基板上にダイアモンド半
導体層、ダイアモンド絶縁体層およびマスク層を順次形
成した状態、(b)はマスク層をマスクとしてダイアモ
ンド絶縁体層をエッチングした状態、そして(c)はマ
スク層を除去した状態である。
【符号の説明】
101 基板 102 ダイアモンド半導体層 103 ダイアモンド絶縁体層 104 マスク層 105 改質領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C01B 31/06 H01L 21/265 H01L 21/31

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 ダイヤモンドをエッチングするにあた
    り、エッチングしようとする部分に事前に特定物質の注
    入エネルギーを変更して打ち込んで改質し、その上でド
    ライエッチングを行うことを特徴とする、ダイヤモンド
    のエッチング方法。
  2. 【請求項2】 イオンインプランテーション法により、
    ダイヤモンドの特定部分に特定物質の注入エネルギーを
    連続的または段階的に変更して打ち込むことを特徴とす
    る、請求項1記載のダイヤモンドのエッチング方法。
  3. 【請求項3】 プラズマドーピング法により、ダイヤモ
    ンドの特定部分に特定物質の注入エネルギーを連続的ま
    たは段階的に変更して打ち込むことを特徴とする、請求
    項1記載のダイヤモンドのエッチング方法。
  4. 【請求項4】 特定物質は酸素であることを特徴とす
    る、請求項1記載のダイヤモンドのエッチング方法。
JP04037195A 1994-07-12 1995-02-28 ダイアモンドのエッチング方法 Expired - Fee Related JP3348556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04037195A JP3348556B2 (ja) 1994-07-12 1995-02-28 ダイアモンドのエッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15972894 1994-07-12
JP6-159728 1994-07-12
JP04037195A JP3348556B2 (ja) 1994-07-12 1995-02-28 ダイアモンドのエッチング方法

Publications (2)

Publication Number Publication Date
JPH0883790A JPH0883790A (ja) 1996-03-26
JP3348556B2 true JP3348556B2 (ja) 2002-11-20

Family

ID=26379828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04037195A Expired - Fee Related JP3348556B2 (ja) 1994-07-12 1995-02-28 ダイアモンドのエッチング方法

Country Status (1)

Country Link
JP (1) JP3348556B2 (ja)

Also Published As

Publication number Publication date
JPH0883790A (ja) 1996-03-26

Similar Documents

Publication Publication Date Title
JP3430552B2 (ja) ダイヤモンド半導体の製造方法
EP0313683A1 (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
JPH0141253B2 (ja)
US5549784A (en) Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5508208A (en) Method of manufacturing diamond semiconductor
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US7067429B2 (en) Processing method of forming MRAM circuitry
US6524958B2 (en) Method of forming channel in thin film transistor using non-ionic excited species
JP3348556B2 (ja) ダイアモンドのエッチング方法
JPS6041229A (ja) 半導体装置の製造方法及びその製造装置
JP3260165B2 (ja) 薄膜素子の製造方法
JP2005032851A (ja) 半導体装置の製造方法
JP2000164732A (ja) 半導体装置およびその製造方法
JP2795781B2 (ja) 不純物層の形成方法
JP3219501B2 (ja) 薄膜トランジスタの製造方法
JPH03155621A (ja) ドライエッチング方法
JPH0831798A (ja) ダイアモンドのエッチング方法
KR100285938B1 (ko) 폴리실리콘 전극 형성 방법
JP2001237229A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2672185B2 (ja) 薄膜素子加工方法とその装置
JPH08279492A (ja) ドライエッチング方法
JPH07321317A (ja) Mis型電界効果トランジスタ及びその作製方法
JPH0629263A (ja) 半導体装置の製造方法
JP2004063921A (ja) 半導体装置の製造方法
JPH08293481A (ja) パターン形成方法および素子形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees