JP2005032851A

JP2005032851A - 半導体装置の製造方法

Info

Publication number: JP2005032851A
Application number: JP2003194177A
Authority: JP
Inventors: Hideyuki Shoji; 秀行庄司; Hirotomo Nishimori; 浩友西森
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2003-07-09
Filing date: 2003-07-09
Publication date: 2005-02-03
Anticipated expiration: 2023-07-09
Also published as: JP4282391B2

Abstract

【課題】ゲート電極のサイドエッチングを防いでＨｉｇｈ−ｋ膜をエッチングすることのできる半導体装置の製造方法を提供する。
【解決手段】Ｈｉｇｈ−ｋ膜１０５上に、ゲート電極としての多結晶シリコン膜パターン１１１が形成されている場合において、三塩化ホウ素ガスおよび窒素ガスを用いてＨｉｇｈ−ｋ膜１０５をドライエッチングする。その後、フッ酸またはリン酸を用いたウェットエッチングによって、ＳｉＯ_２膜１０４および窒化ホウ素からなる側壁保護膜１１２を除去する。Ｈｉｇｈ−ｋ膜１０５としては、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜およびＨｆＳｉＯ_ｘ膜よりなる群から選ばれるいずれか１の膜を用いることができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、高誘電率絶縁膜上にゲート電極が形成された半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ_２膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、１３０ｎｍノードのデバイスで要求されるゲート絶縁膜の膜厚はＳｉＯ_２膜で２ｎｍ程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてＳｉＯ_２膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
【０００４】
そこで、ＳｉＯ_２膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、従来、ＴｉＯ_２膜、Ｔａ_２Ｏ_５膜およびＡｌ_２Ｏ_５膜などが検討されてきたが、最近では、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜およびＨｆＳｉＯ_ｘ膜などがシリコン上での安定性に優れていることから注目されている。
【０００５】
図４は、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いた場合の従来法による電界効果トランジスタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の製造工程を示す断面図である。
【０００６】
シリコン基板４０１上に素子分離領域４０２，４０３を形成した後、熱酸化法によってＳｉＯ_２膜４０４を形成する。次に、Ｈｉｇｈ−ｋ膜４０５、ゲート電極としての多結晶シリコン膜４０６およびマスク材としてのＳｉＯ_２膜４０７を順に成長させる。その後、ゲート電極の寸法均一性向上を目的として反射防止膜４０８を形成してから、フォトリソグラフィ法を用いてレジストパターン４０９を形成する（図４（ａ））。
【０００７】
次に、レジストパターン４０９をマスクとして反射防止膜４０８、ＳｉＯ_２膜４０７をドライエッチングし、ＳｉＯ_２膜パターン４１０を形成する（図４（ｂ））。
【０００８】
次に、ＳｉＯ_２膜パターン４１０をマスクとして多結晶シリコン膜４０６をドライエッチングし、多結晶シリコン膜パターン４１１を形成する（図４（ｃ））。
【０００９】
最後に、Ｈｉｇｈ−ｋ膜４０５およびＳｉＯ_２膜４０４をエッチングすることによってゲート電極が完成する。
【００１０】
ここで、Ｈｉｇｈ−ｋ膜４０５をエッチングする方法としては、ＢＣｌ_３を用いてＺｒ_１−ｘＡｌ_ｘＯ_ｙのドライエッチングを行う方法（例えば、非特許文献１参照。）や、Ｃｌ_２、ＢＣｌ_３またはＨＣｌなどの塩素含有ガスを用いてＡｌ_２Ｏ_３のドライエッチングを行う方法などの他に、フルオロカーボンガスまたはＨＢｒおよびＯ_２の混合ガスを用いてドライエッチングを行う方法などがある。
【００１１】
【非特許文献１】
ケー・ペルホス（Ｋ．Ｐｅｌｈｏｓ）ら、「塩素含有プラズマ中における高誘電率の絶縁性Ｚｒ_１−ｘＡｌ_ｘＯ_ｙ膜のエッチング（Ｅｔｃｈｉｎｇｏｆｈｉｇｈ−ｋｄｉｅｌｅｃｔｒｉｃＺｒ_１−ｘＡｌ_ｘＯ_ｙｆｉｌｍｓｉｎｃｈｌｏｒｉｎｅ−ｃｏｎｔａｉｎｉｎｇｐｌａｓｍａｓ）」、“ＪｏｕｒｎａｌｏｆＶａｃｕｕｍＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ”、アメリカ真空学会、２００１年７月／８月、Ａ第１９巻、第４号、ｐ．１３６１−１３６６
【００１２】
【発明が解決しようとする課題】
しかしながら、エッチングガスとしてハロゲンガスを用いた従来の方法では、Ｈｉｇｈ−ｋ膜４０５をエッチングする際に多結晶シリコン膜パターン４１１もエッチングされてしまうために、所望の寸法を有するゲート電極が得られなくなるという問題があった（図４（ｄ））。
【００１３】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、Ｈｉｇｈ−ｋ膜をエッチングする際に多結晶シリコン膜パターンがエッチングされるのを防いで、所望の寸法を有するゲート電極を形成することのできる半導体装置の製造方法を提供することにある。
【００１４】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１５】
【課題を解決するための手段】
本発明は、高誘電率絶縁膜上にシリコンを含むゲート電極が形成された半導体装置の製造方法において、三塩化ホウ素ガスおよび窒素ガスを用いて高誘電率絶縁膜をドライエッチングすることを特徴とするものである。
【００１６】
本発明において、高誘電率絶縁膜の下にはシリコンを含む酸化膜が形成されていて、ドライエッチングの後に、シリコンを含む酸化膜と、ドライエッチングの際にゲート電極の側壁に形成された窒化ホウ素からなる膜とを除去することができる。
【００１７】
また、本発明は、半導体基板上に、シリコンを含む酸化膜、高誘電率絶縁膜およびシリコンを含むゲート電極がこの順に形成された半導体装置の製造方法において、三塩化ホウ素ガスおよび窒素ガスを用いて高誘電率絶縁膜のドライエッチングを行い、シリコンを含む酸化膜が露出すると同時にドライエッチングを停止した後、臭化水素ガスおよび酸素ガスを用いて残りの高誘電率絶縁膜をドライエッチングすることを特徴とする。
【００１８】
本発明においては、ドライエッチングの後に、シリコンを含む酸化膜と、ドライエッチングの際にゲート電極の側壁に形成された窒化ホウ素からなる膜とを除去することができる。
【００１９】
また、本発明において、シリコンを含む酸化膜および窒化ホウ素からなる膜の除去は、フッ酸およびリン酸のいずれか一方を用いたウェットエッチングによって行うことができる。
【００２０】
本発明において、高誘電率絶縁膜は、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜およびＨｆＳｉＯ_ｘ膜よりなる群から選ばれる１の膜とすることができる。
【００２１】
【発明の実施の形態】
実施の形態１．
図１（ａ）〜（ｅ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【００２２】
まず、半導体基板としてのシリコン基板１０１上に公知の方法を用いて素子分離領域１０２，１０３を形成した後、素子分離領域１０２と素子分離領域１０３によって挟まれた領域に、シリコンを含む酸化膜としてのＳｉＯ_２膜１０４を形成する。ＳｉＯ_２膜１０４は、例えば熱酸化法などによって形成することができるが、他の方法によって形成されてもよい。また、ＳｉＯ_２膜１０４の膜厚は、例えば１ｎｍ程度とすることができる。
【００２３】
次に、素子分離領域１０２，１０３およびＳｉＯ_２膜１０４の上にＨｉｇｈ−ｋ膜１０５を形成する。本発明において、Ｈｉｇｈ−ｋ膜とは、ＳｉＯ_２膜よりも比誘電率の大きい絶縁膜をいう。Ｈｉｇｈ−ｋ膜１０５としては、例えば、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜またはＨｆＳｉＯ_ｘ膜などを用いることができる。尚、Ｈｉｇｈ−ｋ膜１０５の膜厚は、例えば２ｎｍ〜３ｎｍ程度とすることができる。
【００２４】
Ｈｉｇｈ−ｋ膜１０５を形成した後は、この上に、ゲート電極となる多結晶シリコン膜１０６、マスク材となるＳｉＯ_２膜１０７を順に形成する。多結晶シリコン膜１０６の膜厚は、例えば１５０ｎｍ程度とすることができる。また、ＳｉＯ_２膜１０７の膜厚は、例えば１００ｎｍ程度とすることができる。
【００２５】
ＳｉＯ_２膜１０７を形成した後は、この上に反射防止膜１０８を形成する。反射防止膜１０８は、次に形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜１０８としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００２６】
次に、反射防止膜１０８の上にレジスト膜（図示せず）を形成し、フォトリソグラフィ法によって所望の線幅を有するレジストパターン１０９を形成する。以上の工程によって、図１（ａ）の構造が得られる。
【００２７】
次に、図１（ｂ）に示すように、ゲートマスクとなるＳｉＯ_２膜パターン１１０を形成する。
【００２８】
まず、図１（ａ）のレジストパターン１０９をマスクとして反射防止膜１０８，ＳｉＯ_２膜１０７をエッチングする。その後、不要となったレジストパターン１０９を除去する。尚、反射防止膜１０８のエッチングが進行してＳｉＯ_２膜１０７が露出すると略同時に、レジストパターン１０９がエッチングによって消失するようにエッチング条件を設定してもよい。この場合、ＳｉＯ_２膜１０７のエッチングは、反射防止膜パターン（図示せず）をマスクとして行う。ＳｉＯ_２膜パターン１１０が形成された後は、例えば、酸素ガスを用いたプラズマ処理を行うことによって反射防止膜パターンを除去することができる。
【００２９】
次に、ＳｉＯ_２膜パターン１１０をマスクとして、多結晶シリコン膜１０６のエッチングを行うことによって、図１（ｃ）に示す構造が得られる。図において、多結晶シリコン膜パターン１１１はゲート電極であり、シリコン基板１０１上に、ＳｉＯ_２膜１０４、Ｈｉｇｈ−ｋ膜１０５およびゲート電極がこの順に形成された構造を有する。
【００３０】
次に、ＳｉＯ_２膜パターン１１０をマスクとしてＨｉｇｈ−ｋ膜１０５のエッチングを行う。エッチングは、例えば、誘導結合による低圧高密度プラズマによって行うことができる。本実施の形態においては、エッチング雰囲気中にＢＣｌ_３（三塩化ホウ素）ガスおよびＮ_２（窒素）ガスを供給することにより、多結晶シリコン膜パターン１１１の側壁に側壁保護膜１１２を形成しつつ、Ｈｉｇｈ−ｋ膜１０５のエッチングを行うことを特徴とする。以下、このことについて詳細に説明する。
【００３１】
図２は、本実施の形態において使用されるドライエッチング装置の一例である。図に示すように、ドライエッチング装置２００は、真空チャンバ２０１内に、下部電極２０２と、下部電極２０２と対向する位置に所定の間隔をおいて配置された上部電極２０３とを有する。下部電極２０２は高周波（ＲＦ）電源２０４に接続し、上部電極２０３は高周波（ＲＦ）電源２０５に接続している。
【００３２】
下部電極２０２は基板載置台を兼ねており、シリコン基板２０６は下部電極２０２上に載置される。この際、シリコン基板２０６は、Ｈｉｇｈ−ｋ膜（図示せず）が形成されている面が上部電極２０３に対向するようにして置かれる。尚、下部リング２０７は、下部電極２０２上でシリコン基板２０６を位置決めする役割を有する。
【００３３】
真空チャンバ２０１には、エッチングガスＧを供給するエッチングガス供給管２０８が接続している。上部電極２０３は内部に中空部（図示せず）を有し、エッチングガス供給管２０８から中空部にエッチングガスＧが導入されるようになっている。また、上部電極２０３のシリコン基板２０６に対向する面には複数のガス噴出し口（図示せず）が設けられていて、中空部内のエッチングガスＧはガス噴出し口から真空チャンバ２０１内に導入される。また、ガス噴出し口の周囲には、ガスの噴出し方向を制御するための板状部材２０９と、板状部材２０９を支持するための上部リング２１０とが設けられている。
【００３４】
次に、図１および図２を参照しながら、Ｈｉｇｈ−ｋ膜のエッチングを行う工程について説明する。
【００３５】
まず、下部電極２０２の上にシリコン基板２０６を載置する。ここで、シリコン基板２０６は図１（ｃ）の構造を有している。すなわち、シリコン基板１０１上には、ＳｉＯ_２膜１０４と、Ｈｉｇｈ−ｋ膜１０５と、多結晶シリコン膜パターン１１１と、ＳｉＯ_２膜パターン１１０とがこの順に形成されている。そして、シリコン基板２０６は、これらの膜が形成されている面が上部電極２０３の側を向くようにして置かれる。
【００３６】
次に、エッチングガスＧを所定の流量で真空チャンバ２０１内に導入する。本実施の形態においては、エッチングガスＧは、エッチングガス供給管２０８を通り、上部電極２０３の内部に設けられた中空部を経て、ガス噴出し口から真空チャンバ２０１内に入る。本実施の形態においては、エッチングガスＧとして、ＢＣｌ_３ガスとＮ_２ガスとの混合ガスを用いる。
【００３７】
次に、上部電極２０３および下部電極２０２にそれぞれ高周波を印加すると、プラズマ放電域２１１に到達したエッチングガスがプラズマ化する。これにより、エッチング雰囲気中にはＢＣｌ_３とＮ_２との反応によってＢ_ｘＮ_ｙ（窒化ホウ素）が生成し、これが多結晶シリコン膜パターン１１１の側壁に付着する。Ｂ_ｘＮ_ｙ膜は非常に硬質な膜であり、側壁保護膜として十分な物理的強度を有している。
【００３８】
また、ＢＣｌ_３ガスはＨｉｇｈ−ｋ膜１１１の加工に適していることから、Ｂ_ｘＮ_ｙの付着によって側壁保護膜１１２が形成される一方で、Ｈｉｇｈ−ｋ膜１０５のエッチングも進行する。この際、多結晶シリコン膜パターン１１１の側壁は側壁保護膜１１２が形成されているために、Ｈｉｇｈ−ｋ膜１０５とともに多結晶シリコン膜パターン１１１の側壁がエッチングされることはない。したがって、ゲート電極のサイドエッチングを抑制しつつＨｉｇｈ−ｋ膜１０５のエッチングを行うことが可能となる。図１（ｄ）は、Ｈｉｇｈ−ｋ膜１０５のエッチングが終了した後の半導体装置の断面図である。
【００３９】
尚、エッチングにより発生したガスや余剰のエッチングガスＧなどは、図２に示す排気口２１２から真空チャンバ２０１の外へ排出される。
【００４０】
Ｈｉｇｈ−ｋ膜１０５のエッチング終了後は、フッ酸溶液またはリン酸溶液を用いたウェットエッチング法によって、ＳｉＯ_２膜１０４とともに、不要となった側壁保護膜１１２を除去する。
【００４１】
以上の工程によって、図１（ｅ）に示す構造を得ることができる。
【００４２】
本実施の形態によれば、ＢＣｌ_３ガスおよびＣｌ_２ガスを用いてＨｉｇｈ−ｋ膜のエッチングを行うことにより、多結晶シリコン膜パターンの側壁に側壁保護膜を形成しながら、Ｈｉｇｈ−ｋ膜のエッチングを行うことができる。したがって、多結晶シリコン膜パターンのサイドエッチングを防いで、所望の寸法を有するゲート電極を形成することが可能となる。
【００４３】
尚、本実施の形態におけるＨｉｇｈ−ｋ膜１０５のエッチング工程では、まず、ドライエッチング装置２００の上部電極２０３にのみ高周波を印加して側壁保護膜Ｂ_ｘＮ_ｙを形成した後、上部電極２０３および下部電極２０２に高周波を印加してＨｉｇｈ−ｋ膜１０５のエッチングを行ってもよい。上部電極２０３にのみ高周波を印加することによって、ＢＣｌ_３とＮ_２とを反応させてＢ_ｘＮ_ｙを生成することができる。生成したＢ_ｘＮ_ｙは多結晶シリコン膜パターン１１１の側壁に付着して側壁保護膜１１２を形成する。次に、下部電極２０２にも高周波を印加すると、プラズマ化したエッチングガスがシリコン基板２０６側に引き寄せられるのでＨｉｇｈ−ｋ膜１０５のエッチングを行うことができる。このように、先に側壁保護膜１１２が形成されやすい条件に設定した後にＨｉｇｈ−ｋ膜１０５のエッチングを行うことによって、より効果的にサイドエッチングを防ぐことが可能となる。
【００４４】
また、本実施の形態におけるドライエッチング装置は、プラズマ生成部と半導体基板へのイオンエネルギー制御部とにそれぞれ独立したＲＦ電源を有する装置であれば図２に示す以外の装置を用いてもよい。
【００４５】
実施の形態２．
本実施の形態では、Ｈｉｇｈ−ｋ膜のエッチング工程を２段階に分けて行うことを特徴とする。
【００４６】
図２および図３を用いて、本実施の形態によるＨｉｇｈ−ｋ膜のエッチング方法を説明する。
【００４７】
まず、実施の形態１で説明した図１（ａ）〜図１（ｃ）に示す方法と同様にして、半導体基板としてのシリコン基板３０１上に素子分離領域３０２，３０３を形成した後、ＳｉＯ_２膜３０４、Ｈｉｇｈ−ｋ膜３０５を介して、多結晶シリコン膜パターン３１１およびＳｉＯ_２膜パターン３１０を形成する（図３（ａ））。ここで、Ｈｉｇｈ−ｋ膜３０５としては、実施の形態１と同様に、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜またはＨｆＳｉＯ_ｘ膜などを用いることができる。
【００４８】
次に、Ｈｉｇｈ−ｋ膜３０５のエッチングを行う。本発明においては、実施の形態１で説明したドライエッチング装置（図２）と同様の装置を用いることができる。尚、プラズマ生成部と半導体基板へのイオンエネルギー制御部とにそれぞれ独立したＲＦ電源を有する装置であれば他のドライエッチング装置を用いてもよい。
【００４９】
まず、下部電極２０２の上にシリコン基板２０６を載置する。この際、シリコン基板２０６は、ＳｉＯ_２膜パターン（図示せず）が上部電極２０３の側を向くようにして載置する。尚、本実施の形態において、シリコン基板２０６は、図３（ａ）に示すように、シリコン基板３０１上に、ＳｉＯ_２膜３０４、Ｈｉｇｈ−ｋ膜３０５およびゲート電極としての多結晶シリコン膜パターン３１１がこの順に形成された構造を有している。
【００５０】
次に、エッチングガスＧとして、ＢＣｌ_３ガスとＮ_２ガスとの混合ガスを所定の流量で真空チャンバ２０１内に導入する。具体的には、エッチングガスＧは、エッチングガス供給管２０８を通り、上部電極２０３の内部に設けられた中空部（図示せず）を経て、ガス噴出し口（図示せず）から真空チャンバ２０１内に入る。
【００５１】
次に、上部電極２０３および下部電極２０２にそれぞれ高周波を印加すると、プラズマ放電域２１１に到達したエッチングガスがプラズマ化する。この際、プラズマ雰囲気中には、ＢＣｌ_３とＮ_２との反応によってＢ_ｘＮ_ｙが生成し、これが多結晶シリコン膜パターン３１１の側壁に付着することによって側壁保護膜３１２を形成する。また、同時に、Ｈｉｇｈ−ｋ膜３０５はＢＣｌ_３ガスによってエッチングされる。
【００５２】
本実施の形態においては、Ｈｉｇｈ−ｋ膜３０５がエッチングされ、下地のＳｉＯ_２膜３０４の一部が露出したところでエッチングを停止する。この際、Ｈｉｇｈ−ｋ膜３０５のエッチングが完全に終了している必要はなく、例えば、図３（ｂ）に示すように、部分的にＨｇｉｈ−ｋ膜３０５が残っている状態であってよい。
【００５３】
次に、エッチングガスＧをＳｉＯ_２膜との選択比が大きいガスに変え、所定の流量で真空チャンバ２０１内に導入する。例えば、ＨＢｒ（臭化水素）ガスとＯ_２（酸素）ガスとの混合ガスを用いることができる。そして、引き続きＨｉｇｈ−ｋ膜３０５のエッチングを行う。ＳｉＯ_２膜との選択比の大きいエッチングガスを使用することによって、ＳｉＯ_２膜３０４のエッチングを抑制しながら残りのＨｉｇｈ−ｋ膜３０５をエッチングすることができる。
【００５４】
尚、エッチングにより発生したガスや余剰のエッチングガスＧは、実施の形態１と同様に、図２に示す排気口２１２から真空チャンバ２０１の外へ排出される。
【００５５】
以上の工程によって、図３（ｃ）に示す構造を得ることができる。この後、フッ酸溶液またはリン酸溶液を用いたウェットエッチング法によりＳｉＯ_２膜３０４および側壁保護膜３１２を除去することによってゲート電極構造が完成する（図３（ｄ））。
【００５６】
本実施の形態によれば、エッチングガスとしてＢＣｌ_３ガスおよびＮ_２ガスを用いることによって、側壁保護膜を形成しながらＨｉｇｈ−ｋ膜のエッチングを行うので、多結晶シリコン膜パターンのサイドエッチングを防いで所望の寸法を有するゲート電極を形成することができる。
【００５７】
また、本実施の形態によれば、Ｈｉｇｈ−ｋ膜のエッチングを下地であるＳｉＯ_２膜が露出したところでエッチングを一旦停止し、エッチングガスをＳｉＯ_２膜との選択比の大きいものに変えてから再びＨｉｇｈ−ｋ膜のエッチングを行うことによって、ＳｉＯ_２膜がエッチングされるのを抑制しながらＨｉｇｈ−ｋ膜のエッチングを進めることができる。
【００５８】
実施の形態１および２においては、ゲート電極材料として多結晶シリコン膜を用いた例について述べたが、本発明はこれに限られるものではない。アモルファスシリコンまたはシリコンゲルマニウムなどのシリコンを含む膜であれば、ゲート電極材料として用いることができる。また、多層構造を有するゲート電極であって、その一部に多結晶シリコン膜、アモルファスシリコン膜またはシリコンゲルマニウム膜などが含まれていてもよい。
【００５９】
実施の形態１および２においては、Ｈｉｇｈ−ｋ膜の下地膜としてＳｉＯ_２膜を用いた例について示したが、本発明はこれに限られるものではない。Ｈｉｇｈ−ｋ膜の下地膜はシリコンを含む酸化膜であればよく、例えばシリコン酸窒化膜などを用いてもよい。
【００６０】
また、実施の形態１および２においては、トランジスタのゲート絶縁膜にＨｉｇｈ−ｋ膜を用いた例について述べたが、本発明はこれに限られるものではない。例えば、受動素子としてのキャパシタ膜にＨｉｇｈ−ｋ膜を用いた例にも適用することが可能である。
【００６１】
【発明の効果】
本発明によれば、エッチングガスとしてＢＣｌ_３ガスおよびＮ_２ガスを用いることにより、側壁保護膜を形成しながらＨｉｇｈ−ｋ膜のエッチングを行うことができるので、ゲート電極のサイドエッチングを防止して所望の寸法を有するゲート電極を形成することが可能となる。
【００６２】
また、本発明によれば、Ｈｉｇｈ−ｋ膜のエッチングを、ＢＣｌ_３ガスおよびＮ_２ガスを用いるエッチングと、下地のＳｉＯ_２膜に対する選択比が大きいガスを用いるエッチングとに分けて行うことにより、ゲート電極のサイドエッチングを防止するとともに、ＳｉＯ_２膜がエッチングされるのを抑制することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、実施の形態１による半導体装置の製造工程を示す断面図である。
【図２】本発明で使用されるドライエッチング装置の一例である。
【図３】（ａ）〜（ｄ）は、実施の形態２による半導体装置の製造工程を示す断面図である。
【図４】（ａ）〜（ｄ）は、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
１０１，２０６，３０１，４０１シリコン基板、１０２，１０３，３０２，３０３，４０２，４０３素子分離領域、１１１，３１１，４１１多結晶シリコン膜パターン、１０４，１０７，３０４，４０４，４０７ＳｉＯ_２膜、１０５，３０５，４０５Ｈｉｇｈ−ｋ膜、１０６，４０６多結晶シリコン膜、１０８，４０８反射防止膜、１０９，４０９レジストパターン、１１０，３１０，４１０ＳｉＯ_２膜パターン、１１２，３１２側壁保護膜、２００ドライエッチング装置、２０１真空チャンバ、２０２下部電極、２０３上部電極、２０４，２０５高周波電源、２０７下部リング、２０８エッチングガス供給管、２０９板状部材、２１０状部リング、２１１プラズマ放電域、２１２排気口。

Claims

高誘電率絶縁膜上にシリコンを含むゲート電極が形成された半導体装置の製造方法において、
三塩化ホウ素ガスおよび窒素ガスを用いて前記高誘電率絶縁膜をドライエッチングすることを特徴とする半導体装置の製造方法。
前記高誘電率絶縁膜の下にはシリコンを含む酸化膜が形成されていて、前記ドライエッチングの後に、前記シリコンを含む酸化膜と、前記ドライエッチングの際に前記ゲート電極の側壁に形成された窒化ホウ素からなる膜とを除去することを特徴とする請求項１に記載の半導体装置の製造方法。
半導体基板上に、シリコンを含む酸化膜、高誘電率絶縁膜およびシリコンを含むゲート電極がこの順に形成された半導体装置の製造方法において、
三塩化ホウ素ガスおよび窒素ガスを用いて前記高誘電率絶縁膜のドライエッチングを行い、前記シリコンを含む酸化膜が露出すると同時に前記ドライエッチングを停止した後、臭化水素ガスおよび酸素ガスを用いて残りの前記高誘電率絶縁膜をドライエッチングすることを特徴とする半導体装置の製造方法。
前記ドライエッチングの後に、前記シリコンを含む酸化膜と、前記ドライエッチングの際に前記ゲート電極の側壁に形成された窒化ホウ素からなる膜とを除去することを特徴とする請求項３に記載の半導体装置の製造方法。
前記シリコンを含む酸化膜および前記窒化ホウ素からなる膜の除去は、フッ酸およびリン酸のいずれか一方を用いたウェットエッチングによって行うことを特徴とする請求項２または４に記載の半導体装置の製造方法。
前記高誘電率絶縁膜は、ＨｆＯ_２膜、ＨｆＡｌＯ_ｘ膜およびＨｆＳｉＯ_ｘ膜よりなる群から選ばれる１の膜であることを特徴とする請求項１〜５のいずれか１に記載の半導体装置の製造方法。