JP4152271B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4152271B2 JP4152271B2 JP2003201029A JP2003201029A JP4152271B2 JP 4152271 B2 JP4152271 B2 JP 4152271B2 JP 2003201029 A JP2003201029 A JP 2003201029A JP 2003201029 A JP2003201029 A JP 2003201029A JP 4152271 B2 JP4152271 B2 JP 4152271B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- semiconductor device
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、１３０ｎｍノードのデバイスで要求されるゲート絶縁膜の膜厚はＳｉＯ２膜で２ｎｍ程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてＳｉＯ２膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
【０００４】
そこで、ＳｉＯ２膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。
【０００５】
高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、従来より、ＨｆＡｌＯｘ膜、ＨｆＳｉＯｘ膜およびＨｆＯ２膜などが検討されている。しかしながら、これらの膜では、シリコン基板との間に膜厚１ｎｍ程度のＳｉＯ２膜などが必要であり、こうした膜が存在しない場合には、高温での加熱処理の際にＨｉｇｈ−ｋ膜とシリコンとの間で反応が起こり、ゲート絶縁膜としての特性が低下するという問題があった。このため、ＨｆＡｌＯｘ膜、ＨｆＳｉＯｘ膜およびＨｆＯ２膜などをＨｉｇｈ−ｋ膜として用いる場合には、ゲート絶縁膜の薄膜化に限界があった。
【０００６】
これに対して、Ｙ、ＧｄおよびＤｙなどのＬａ系の酸化物ではシリコンとの反応が起こり難い。したがって、これらの酸化物からなる膜をＨｉｇｈ−ｋ膜として用いる場合には、シリコン基板上に直接成膜して良好な特性を有するゲート絶縁膜とすることができる。
【０００７】
ところで、Ｈｉｇｈ−ｋ膜の実用化に際しては、良好な特性とともに良好な特性を実現できる加工技術も重要となる。
【０００８】
【発明が解決しようとする課題】
図５は、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いた場合の従来法による電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造工程を示す断面図である。
【０００９】
シリコン基板５０１上に素子分離領域５０２，５０３を形成した後、熱酸化法によってＳｉＯ２膜５０４を形成する。次に、Ｈｉｇｈ−ｋ膜５０５、ゲート電極としての多結晶シリコン膜５０６およびマスク材としてのＳｉＯ２膜５０７を順に成長させる。その後、ゲート電極の寸法均一性向上を目的として反射防止膜５０８を形成してから、フォトリソグラフィ法を用いてレジストパターン５０９を形成する（図５（ａ））。
【００１０】
次に、レジストパターン５０９をマスクとして反射防止膜５０８、ＳｉＯ２膜５０７をドライエッチングし、ＳｉＯ２膜パターン５１０を形成する（図５（ｂ））。
【００１１】
次に、ＳｉＯ２膜パターン５１０をマスクとして多結晶シリコン膜５０６をドライエッチングし、多結晶シリコン膜パターン５１１を形成する（図５（ｃ））。
【００１２】
その後、Ｈｉｇｈ−ｋ膜５０５およびＳｉＯ２膜５０４をエッチングすることによってゲート電極が完成するが、この際に次のような問題があった。
【００１３】
図５（ｂ）の構造において、Ｈｉｇｈ−ｋ膜５０５が存在しない場合には、多結晶シリコン膜５０６と下地のＳｉＯ２膜５０４との間の選択比が大きいために、ＳｉＯ２膜５０４が露出したところでエッチングが停止する。そして、希フッ酸などを用いたウェットエッチングによってＳｉＯ２膜５０４を除去することによりゲート電極を形成することができる。
【００１４】
一方、Ｈｉｇｈ−ｋ膜５０５がある場合には、上記のようにして多結晶シリコン膜パターン５１１を形成した後、ＢＣｌ３、ＨＢｒ、Ｏ２またはフルオロカーボンなどのエッチングガスを用いて、Ｈｉｇｈ−ｋ膜５０５のドライエッチングを行う。
【００１５】
しかしながら、この際に、Ｈｉｇｈ−ｋ膜５０５と下地のＳｉＯ２膜５０４との選択比が小さいために、ＳｉＯ２膜５０４、さらにはその下のシリコン基板５０１までエッチングされてしまうという問題があった（図５（ｄ））。このことは、エクステンション領域およびソース・ドレイン領域の形成を阻害することになる。
【００１６】
シリコン基板への損傷を避けるには、Ｈｉｇｈ−ｋ膜をエッチングする際のオーバーエッチング量を小さくすることが好ましい。しかしながら、この場合には、Ｈｉｇｈ−ｋ膜の断面形状がテーパ形状、すなわち、上面から見てＨｉｇｈ−ｋ膜が多結晶シリコン膜パターンから突き出した形状に加工される。このため、突き出した部分のＨｉｇｈ−ｋ膜によって生じる電界の影響により半導体装置の電気的特性が低下するという問題があった。
【００１７】
また、半導体装置の製造工程では、Ｈｉｇｈ−ｋ膜に比較的高温の熱処理が加えられる。しかしながら、シリコン基板上に形成されたＨｉｇｈ−ｋ膜と、素子分離領域上に形成されたＨｉｇｈ−ｋ膜とでは熱の伝わり方に違いが生じる。そして、このことを原因としてＨｉｇｈ−ｋ膜のエッチングにも違いが生じるという問題があった。
【００１８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、シリコン基板に損傷を与えずにＨｉｇｈ−ｋ膜をエッチングすることのできる半導体装置の製造方法を提供することにある。
【００１９】
また、本発明の目的は、良好な特性を有するＨｉｇｈ−ｋ膜を用い、この良好な特性を実現可能なエッチング技術と組み合わせることによって、電気的特性に優れた半導体装置を製造する方法を提供することにある。
【００２０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、シリコン基板の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、前記絶縁膜の上に、ゲート電極を形成する工程と、前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とするものである。
【００２２】
また、本発明の半導体装置の製造方法は、シリコン基板の上に、ＳｉＯ２膜を形成する工程と、前記ＳｉＯ２膜の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、前記絶縁膜の上に、ゲート電極を形成する工程と、前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とするものである。
【００２３】
本発明の半導体装置の製造方法において、薬液はフッ素およびアミンを含むものとすることができる。この場合、薬液はフッ化アンモニウム水溶液とすることができる。
【００２４】
また、本発明の半導体装置の製造方法において、薬液は過酸化水素を含むことができる。
【００２５】
【発明の実施の形態】
本発明が対象とするＨｉｇｈ−ｋ膜は、Ｌａ（ランタン）およびＡｌ（アルミニウム）の酸化物であるＬａＡｌＯｘ並びにＰｒ（プラセオジム）およびＡｌの酸化物であるＰｒＡｌＯｘからなる膜である。ＬａＡｌＯｘおよびＰｒＡｌＯｘは、シリコンと反応し難く熱安定性が高いことから将来的に有望視されている材料である。尚、本明細書において、Ｈｉｇｈ−ｋ膜とは、ＳｉＯ２膜よりも誘電率の大きい絶縁膜をいう。
【００２６】
一般に、金属酸化膜をＨｉｇｈ−ｋ膜として用いた場合に使用されるエッチング液はフッ酸系の薬液である。しかしながら、ＬａおよびＰｒの水溶液への溶解特性と、Ａｌの水溶液への溶解特性とが大きく異なるために、従来は、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜を制御よく均一にエッチングすることは困難であった。
【００２７】
図１は、Ｌａ、ＰｒおよびＡｌの溶解度のｐＨ依存性を示したものである。図から分かるように、ＬａおよびＰｒは、ｐＨの増加とともに一次関数的に溶解度が減少する。すなわち、酸性から中性領域での溶解度は大きいが、塩基性領域になると溶解度は小さくなる。一方、ＡｌはｐＨ５程度で極小値をとり、強酸性および弱アルカリ性での溶解度は大きな値を示す。
【００２８】
本発明者は、鋭意研究した結果、ＬａとＡｌの溶解度が比較的近いｐＨ領域の薬液を用いてＬａＡｌＯｘ膜のエッチングを行うことにより、ＬａＡｌＯｘ膜を制御よく均一にエッチングできることを見出した。同様に、ＰｒとＡｌの溶解度が比較的近いｐＨ領域の薬液を用いてＰｒＡｌＯｘ膜のエッチングを行うことにより、ＰｒＡｌＯｘ膜についても制御よく均一にエッチングできることを見出した。
【００２９】
以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。
【００３０】
実施の形態１
図２〜図４は、本実施の形態による半導体装置の製造工程を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００３１】
まず、シリコン基板２０１上に公知の方法を用いて素子分離領域２０２，２０３を形成する。
【００３２】
次に、シリコン基板２０１および素子分離領域２０２，２０３の上に、絶縁膜としてＨｉｇｈ−ｋ膜２０５を形成する。Ｈｉｇｈ−ｋ膜２０５としては、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜のいずれか一方を使用する。Ｈｉｇｈ−ｋ膜２０５の膜厚は、例えば３ｎｍ〜７ｎｍ程度とすることができる。尚、Ｈｉｇｈ−ｋ膜２０５を成膜した後は、膜の緻密化および不純物濃度低減のために熱処理を加えることが好ましい。熱処理の条件は、例えば６００℃で２分間程度とすることができる。
【００３３】
また、本実施の形態においては、図４（ａ）に示すように、素子分離領域２０２，２０３を形成した後、シリコン基板２０１上にＳｉＯ２膜２０４を形成してからＨｉｇｈ−ｋ膜２０５を形成してもよい。シリコン基板２０１とＨｉｇｈ−ｋ膜２０５との間にＳｉＯ２膜２０４を形成することによって、シリコン基板２０１とＨｉｇｈ−ｋ膜２０５との間の反応を抑制することができるので、高温の熱処理を必要とする場合に好適である。また、このような構成とすることによって、Ｈｉｇｈ−ｋ膜２０５のシリコン酸化膜換算膜厚を小さくすることが可能となる。尚、ＳｉＯ２膜２０４の膜厚は、例えば１ｎｍ程度とすることができ、熱酸化法などによって形成することができる。
【００３４】
次に、図２（ａ）に示すように、Ｈｉｇｈ−ｋ膜２０５の上に、ゲート電極となる多結晶シリコン膜２０６を形成する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜または多結晶シリコンゲルマニウム膜などを用いてもよい。
【００３５】
多結晶シリコン膜２０６を形成した後は、これをパターニングしてゲート電極を形成する。ゲート電極の形成方法は、例えば、多結晶シリコン膜上にレジスト膜を形成し、これを露光・現像することにより形成したレジストパターンをマスクとして多結晶シリコン膜をエッチングすることによって形成することができる。また、多結晶シリコン膜上にシリコン酸化膜、レジスト膜を順に形成した後、シリコン酸化膜にレジストパターンを転写してハードマスクを形成し、このハードマスクを用いて多結晶シリコン膜をエッチングすることによっても形成することができる。
【００３６】
図２は、ハードマスクを用いて多結晶シリコン膜をエッチングする例である。
【００３７】
図２（ａ）に示すように、多結晶シリコン膜２０６上にハードマスクとなるＳｉＯ２膜２０７、反射防止膜２０８およびレジスト膜２０９をこの順に形成する。反射防止膜２０８は、レジスト膜２０９をパターニングする際に、レジスト膜２０９を透過した露光光を吸収することによって、レジスト膜２０９と反射防止膜２０８との界面における露光光の反射をなくす役割を果たす。反射防止膜２０８としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本実施の形態においては、反射防止膜２０８はなくてもよい。
【００３８】
次に、フォトリソグラフィ法によって所望の線幅を有するレジストパターン２１０を形成し、図２（ｂ）の構造とする。
【００３９】
次に、レジストパターン２１０をマスクとして反射防止膜２０８およびＳｉＯ２膜２０７を順にエッチングする。その後、不要となったレジストパターン２１０を除去する。尚、反射防止膜２０８のエッチングが進行してＳｉＯ２膜２０７が露出すると略同時に、レジストパターン２１０がエッチングによって消失するようにエッチング条件を設定してもよい。この場合、ＳｉＯ２膜２０７のエッチングは、反射防止膜パターン（図示せず）をマスクとして行う。ハードマスクとしてのＳｉＯ２膜パターン２１０が形成された後は、例えば、酸素ガスを用いたプラズマ処理を行うことによって反射防止膜パターンを除去することができる。図２（ｃ）は、ＳｉＯ２膜パターン２１１形成後の様子を示す断面図である。
【００４０】
次に、ＳｉＯ２膜パターン２１１をマスクとして、多結晶シリコン膜２０６のエッチングを行い、図３（ａ）に示す構造とする。図において、多結晶シリコン膜パターン２１２はゲート電極である。
【００４１】
一方、レジストパターンをマスクとしてゲート電極を形成する場合には、図２（ａ）において、多結晶シリコン膜２０６の上にレジスト膜のみを形成する。次に、レジスト膜を露光・現像することによってレジストパターンを形成し、このレジストパターンをマスクとした多結晶シリコン膜２０６のエッチングによってゲート電極を形成することができる。
【００４２】
レジストパターンをマスクとして多結晶シリコン膜をエッチングする方が、工程数が少なくなり簡便である。これに対して、ハードマスクを用いる方法は、微細な電極パターンを形成するのに適している。
【００４３】
次に、図３（ａ）において、ＳｉＯ２膜パターン２１１をマスクとしてＨｉｇｈ−ｋ膜２０５のエッチングを行う。本実施の形態においては、ｐＨ９〜１０、好ましくはｐＨ９．０〜９．５の薬液を用いてＨｉｇｈ−ｋ膜２０５をウェットエッチングする。
【００４４】
図１から明らかなように、Ｐｒ、ＬａおよびＡｌの溶解度は、ｐＨ９〜１０、特にｐＨ９．０〜９．５の領域で同程度の値を示す。したがって、このようなｐＨを有する薬液を用いてＬａＡｌＯｘ膜またはＰｒＡｌＯｘ膜のエッチングを行えば、Ｌａ、ＰｒおよびＡｌが一様に溶液中に溶け出す（すなわち、同程度のエッチング速度で溶液中に溶け出す）ので、制御よく均一なエッチングを行うことが可能となる。
【００４５】
また、Ｈｉｇｈ−ｋ膜２０５のエッチングに使用する薬液は、フッ素およびアミンを含むものであることが好ましい。例えば、ＮＨ４Ｆ（フッ化アンモニウム）水溶液にＨ２Ｏ２（過酸化水素）を添加した薬液を用いることができる。この場合、薬液のｐＨを９とし、Ｈｉｇｈ−ｋ膜中のＬａまたはＰｒの比率を０．５とすると、エッチング速度は室温で１ｎｍ／分程度となる。したがって、例えば、膜厚３ｎｍのＬａＡｌＯｘ膜またはＰｒＡｌＯｘ膜に対して、５分間〜６分間程度のエッチングを行うことによって、段差部分も含めてこれらの膜を良好な形状に加工することができる。
【００４６】
このように、ｐＨ９〜１０の薬液を用いたウェットエッチングによって、シリコン基板２０１への損傷を防いで選択的にＨｉｇｈ−ｋ膜２０５を加工することが可能となる。この場合、薬液にＨ２Ｏ２を添加することによって、シリコン基板２０１の損傷を一層防ぐことができる。
【００４７】
本実施の形態によれば、Ｈｉｇｈ−ｋ膜の断面形状がテーパ形状に加工されることはなく、電気的特性に優れた半導体装置を製造することができる。また、Ｈｉｇｈ−ｋ膜中のＬａやＰｒの比率にかかわらず、Ｈｉｇｈ−ｋ膜を良好にエッチングすることができる。さらに、シリコン基板上に形成されたＨｉｇｈ−ｋ膜、素子分離領域上に形成されたＨｉｇｈ−ｋ膜にかかわらず、均一にＨｉｇｈ−ｋ膜をエッチングすることができる。
【００４８】
以上の工程によって、図３（ｂ）に示す構造を得ることができる。尚、図３（ｂ）において、ゲート電極上にはＳｉＯ２膜パターン２１１が形成されているが、レジストパターンをマスクとして多結晶シリコン膜２０６をエッチングする場合にはＳｉＯ２膜パターン２１１が形成されないことはいうまでもない。
【００４９】
尚、図４（ａ）に示すＳｉＯ２膜２０４を形成した場合には、上記と同様の工程を経ることによって、図４（ｂ）に示す構造が得られる。図４（ｂ）において、ＳｉＯ２膜２０４の上には、Ｈｉｇｈ−ｋ膜２０５、ゲート電極としての多結晶シリコン膜パターン２１２およびＳｉＯ２膜パターン２１１が形成されている。尚、レジストパターンをマスクとして多結晶シリコン膜パターン２１２を形成する場合ではＳｉＯ２膜パターン２１１は形成されない。
【００５０】
図３（ｂ）または図４（ｂ）に示す構造を形成した後は、層間絶縁膜、コンタクトおよび配線層の形成などの他、半導体装置の製造に必要な公知の工程を経ることによって本発明による半導体装置を製造することができる。
【００５１】
【発明の効果】
本発明によれば、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜のいずれか一方をＨｉｇｈ−ｋ膜として用い、ｐＨ９〜１０の薬液でＨｉｇｈ−ｋ膜をウェットエッチングすることによって、良好な電気的特性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 Ｌａ、ＰｒおよびＡｌの溶解度のｐＨ依存性を示す図である。
【図２】 （ａ）〜（ｃ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図３】 （ａ）および（ｂ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図４】 （ａ）および（ｂ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図５】 （ａ）〜（ｄ）は、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
２０１，５０１ シリコン基板、
２０２，２０３，５０２，５０３ 素子分離領域、
２０４，５０４ ＳｉＯ２膜
２０５，５０５ Ｈｉｇｈ−ｋ膜、
２０６，５０６ 多結晶シリコン膜、
２０７，５０７ ＳｉＯ２膜、
２０８，５０８ 反射防止膜、
２０９ レジスト膜、
２１０，５０９ レジストパターン、
２１１，５１０ ＳｉＯ２膜パターン、
２１２，５１１ 多結晶シリコン膜パターン。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、１３０ｎｍノードのデバイスで要求されるゲート絶縁膜の膜厚はＳｉＯ２膜で２ｎｍ程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてＳｉＯ２膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
【０００４】
そこで、ＳｉＯ２膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。
【０００５】
高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）としては、従来より、ＨｆＡｌＯｘ膜、ＨｆＳｉＯｘ膜およびＨｆＯ２膜などが検討されている。しかしながら、これらの膜では、シリコン基板との間に膜厚１ｎｍ程度のＳｉＯ２膜などが必要であり、こうした膜が存在しない場合には、高温での加熱処理の際にＨｉｇｈ−ｋ膜とシリコンとの間で反応が起こり、ゲート絶縁膜としての特性が低下するという問題があった。このため、ＨｆＡｌＯｘ膜、ＨｆＳｉＯｘ膜およびＨｆＯ２膜などをＨｉｇｈ−ｋ膜として用いる場合には、ゲート絶縁膜の薄膜化に限界があった。
【０００６】
これに対して、Ｙ、ＧｄおよびＤｙなどのＬａ系の酸化物ではシリコンとの反応が起こり難い。したがって、これらの酸化物からなる膜をＨｉｇｈ−ｋ膜として用いる場合には、シリコン基板上に直接成膜して良好な特性を有するゲート絶縁膜とすることができる。
【０００７】
ところで、Ｈｉｇｈ−ｋ膜の実用化に際しては、良好な特性とともに良好な特性を実現できる加工技術も重要となる。
【０００８】
【発明が解決しようとする課題】
図５は、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いた場合の従来法による電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造工程を示す断面図である。
【０００９】
シリコン基板５０１上に素子分離領域５０２，５０３を形成した後、熱酸化法によってＳｉＯ２膜５０４を形成する。次に、Ｈｉｇｈ−ｋ膜５０５、ゲート電極としての多結晶シリコン膜５０６およびマスク材としてのＳｉＯ２膜５０７を順に成長させる。その後、ゲート電極の寸法均一性向上を目的として反射防止膜５０８を形成してから、フォトリソグラフィ法を用いてレジストパターン５０９を形成する（図５（ａ））。
【００１０】
次に、レジストパターン５０９をマスクとして反射防止膜５０８、ＳｉＯ２膜５０７をドライエッチングし、ＳｉＯ２膜パターン５１０を形成する（図５（ｂ））。
【００１１】
次に、ＳｉＯ２膜パターン５１０をマスクとして多結晶シリコン膜５０６をドライエッチングし、多結晶シリコン膜パターン５１１を形成する（図５（ｃ））。
【００１２】
その後、Ｈｉｇｈ−ｋ膜５０５およびＳｉＯ２膜５０４をエッチングすることによってゲート電極が完成するが、この際に次のような問題があった。
【００１３】
図５（ｂ）の構造において、Ｈｉｇｈ−ｋ膜５０５が存在しない場合には、多結晶シリコン膜５０６と下地のＳｉＯ２膜５０４との間の選択比が大きいために、ＳｉＯ２膜５０４が露出したところでエッチングが停止する。そして、希フッ酸などを用いたウェットエッチングによってＳｉＯ２膜５０４を除去することによりゲート電極を形成することができる。
【００１４】
一方、Ｈｉｇｈ−ｋ膜５０５がある場合には、上記のようにして多結晶シリコン膜パターン５１１を形成した後、ＢＣｌ３、ＨＢｒ、Ｏ２またはフルオロカーボンなどのエッチングガスを用いて、Ｈｉｇｈ−ｋ膜５０５のドライエッチングを行う。
【００１５】
しかしながら、この際に、Ｈｉｇｈ−ｋ膜５０５と下地のＳｉＯ２膜５０４との選択比が小さいために、ＳｉＯ２膜５０４、さらにはその下のシリコン基板５０１までエッチングされてしまうという問題があった（図５（ｄ））。このことは、エクステンション領域およびソース・ドレイン領域の形成を阻害することになる。
【００１６】
シリコン基板への損傷を避けるには、Ｈｉｇｈ−ｋ膜をエッチングする際のオーバーエッチング量を小さくすることが好ましい。しかしながら、この場合には、Ｈｉｇｈ−ｋ膜の断面形状がテーパ形状、すなわち、上面から見てＨｉｇｈ−ｋ膜が多結晶シリコン膜パターンから突き出した形状に加工される。このため、突き出した部分のＨｉｇｈ−ｋ膜によって生じる電界の影響により半導体装置の電気的特性が低下するという問題があった。
【００１７】
また、半導体装置の製造工程では、Ｈｉｇｈ−ｋ膜に比較的高温の熱処理が加えられる。しかしながら、シリコン基板上に形成されたＨｉｇｈ−ｋ膜と、素子分離領域上に形成されたＨｉｇｈ−ｋ膜とでは熱の伝わり方に違いが生じる。そして、このことを原因としてＨｉｇｈ−ｋ膜のエッチングにも違いが生じるという問題があった。
【００１８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、シリコン基板に損傷を与えずにＨｉｇｈ−ｋ膜をエッチングすることのできる半導体装置の製造方法を提供することにある。
【００１９】
また、本発明の目的は、良好な特性を有するＨｉｇｈ−ｋ膜を用い、この良好な特性を実現可能なエッチング技術と組み合わせることによって、電気的特性に優れた半導体装置を製造する方法を提供することにある。
【００２０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、シリコン基板の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、前記絶縁膜の上に、ゲート電極を形成する工程と、前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とするものである。
【００２２】
また、本発明の半導体装置の製造方法は、シリコン基板の上に、ＳｉＯ２膜を形成する工程と、前記ＳｉＯ２膜の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、前記絶縁膜の上に、ゲート電極を形成する工程と、前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とするものである。
【００２３】
本発明の半導体装置の製造方法において、薬液はフッ素およびアミンを含むものとすることができる。この場合、薬液はフッ化アンモニウム水溶液とすることができる。
【００２４】
また、本発明の半導体装置の製造方法において、薬液は過酸化水素を含むことができる。
【００２５】
【発明の実施の形態】
本発明が対象とするＨｉｇｈ−ｋ膜は、Ｌａ（ランタン）およびＡｌ（アルミニウム）の酸化物であるＬａＡｌＯｘ並びにＰｒ（プラセオジム）およびＡｌの酸化物であるＰｒＡｌＯｘからなる膜である。ＬａＡｌＯｘおよびＰｒＡｌＯｘは、シリコンと反応し難く熱安定性が高いことから将来的に有望視されている材料である。尚、本明細書において、Ｈｉｇｈ−ｋ膜とは、ＳｉＯ２膜よりも誘電率の大きい絶縁膜をいう。
【００２６】
一般に、金属酸化膜をＨｉｇｈ−ｋ膜として用いた場合に使用されるエッチング液はフッ酸系の薬液である。しかしながら、ＬａおよびＰｒの水溶液への溶解特性と、Ａｌの水溶液への溶解特性とが大きく異なるために、従来は、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜を制御よく均一にエッチングすることは困難であった。
【００２７】
図１は、Ｌａ、ＰｒおよびＡｌの溶解度のｐＨ依存性を示したものである。図から分かるように、ＬａおよびＰｒは、ｐＨの増加とともに一次関数的に溶解度が減少する。すなわち、酸性から中性領域での溶解度は大きいが、塩基性領域になると溶解度は小さくなる。一方、ＡｌはｐＨ５程度で極小値をとり、強酸性および弱アルカリ性での溶解度は大きな値を示す。
【００２８】
本発明者は、鋭意研究した結果、ＬａとＡｌの溶解度が比較的近いｐＨ領域の薬液を用いてＬａＡｌＯｘ膜のエッチングを行うことにより、ＬａＡｌＯｘ膜を制御よく均一にエッチングできることを見出した。同様に、ＰｒとＡｌの溶解度が比較的近いｐＨ領域の薬液を用いてＰｒＡｌＯｘ膜のエッチングを行うことにより、ＰｒＡｌＯｘ膜についても制御よく均一にエッチングできることを見出した。
【００２９】
以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。
【００３０】
実施の形態１
図２〜図４は、本実施の形態による半導体装置の製造工程を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００３１】
まず、シリコン基板２０１上に公知の方法を用いて素子分離領域２０２，２０３を形成する。
【００３２】
次に、シリコン基板２０１および素子分離領域２０２，２０３の上に、絶縁膜としてＨｉｇｈ−ｋ膜２０５を形成する。Ｈｉｇｈ−ｋ膜２０５としては、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜のいずれか一方を使用する。Ｈｉｇｈ−ｋ膜２０５の膜厚は、例えば３ｎｍ〜７ｎｍ程度とすることができる。尚、Ｈｉｇｈ−ｋ膜２０５を成膜した後は、膜の緻密化および不純物濃度低減のために熱処理を加えることが好ましい。熱処理の条件は、例えば６００℃で２分間程度とすることができる。
【００３３】
また、本実施の形態においては、図４（ａ）に示すように、素子分離領域２０２，２０３を形成した後、シリコン基板２０１上にＳｉＯ２膜２０４を形成してからＨｉｇｈ−ｋ膜２０５を形成してもよい。シリコン基板２０１とＨｉｇｈ−ｋ膜２０５との間にＳｉＯ２膜２０４を形成することによって、シリコン基板２０１とＨｉｇｈ−ｋ膜２０５との間の反応を抑制することができるので、高温の熱処理を必要とする場合に好適である。また、このような構成とすることによって、Ｈｉｇｈ−ｋ膜２０５のシリコン酸化膜換算膜厚を小さくすることが可能となる。尚、ＳｉＯ２膜２０４の膜厚は、例えば１ｎｍ程度とすることができ、熱酸化法などによって形成することができる。
【００３４】
次に、図２（ａ）に示すように、Ｈｉｇｈ−ｋ膜２０５の上に、ゲート電極となる多結晶シリコン膜２０６を形成する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜または多結晶シリコンゲルマニウム膜などを用いてもよい。
【００３５】
多結晶シリコン膜２０６を形成した後は、これをパターニングしてゲート電極を形成する。ゲート電極の形成方法は、例えば、多結晶シリコン膜上にレジスト膜を形成し、これを露光・現像することにより形成したレジストパターンをマスクとして多結晶シリコン膜をエッチングすることによって形成することができる。また、多結晶シリコン膜上にシリコン酸化膜、レジスト膜を順に形成した後、シリコン酸化膜にレジストパターンを転写してハードマスクを形成し、このハードマスクを用いて多結晶シリコン膜をエッチングすることによっても形成することができる。
【００３６】
図２は、ハードマスクを用いて多結晶シリコン膜をエッチングする例である。
【００３７】
図２（ａ）に示すように、多結晶シリコン膜２０６上にハードマスクとなるＳｉＯ２膜２０７、反射防止膜２０８およびレジスト膜２０９をこの順に形成する。反射防止膜２０８は、レジスト膜２０９をパターニングする際に、レジスト膜２０９を透過した露光光を吸収することによって、レジスト膜２０９と反射防止膜２０８との界面における露光光の反射をなくす役割を果たす。反射防止膜２０８としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本実施の形態においては、反射防止膜２０８はなくてもよい。
【００３８】
次に、フォトリソグラフィ法によって所望の線幅を有するレジストパターン２１０を形成し、図２（ｂ）の構造とする。
【００３９】
次に、レジストパターン２１０をマスクとして反射防止膜２０８およびＳｉＯ２膜２０７を順にエッチングする。その後、不要となったレジストパターン２１０を除去する。尚、反射防止膜２０８のエッチングが進行してＳｉＯ２膜２０７が露出すると略同時に、レジストパターン２１０がエッチングによって消失するようにエッチング条件を設定してもよい。この場合、ＳｉＯ２膜２０７のエッチングは、反射防止膜パターン（図示せず）をマスクとして行う。ハードマスクとしてのＳｉＯ２膜パターン２１０が形成された後は、例えば、酸素ガスを用いたプラズマ処理を行うことによって反射防止膜パターンを除去することができる。図２（ｃ）は、ＳｉＯ２膜パターン２１１形成後の様子を示す断面図である。
【００４０】
次に、ＳｉＯ２膜パターン２１１をマスクとして、多結晶シリコン膜２０６のエッチングを行い、図３（ａ）に示す構造とする。図において、多結晶シリコン膜パターン２１２はゲート電極である。
【００４１】
一方、レジストパターンをマスクとしてゲート電極を形成する場合には、図２（ａ）において、多結晶シリコン膜２０６の上にレジスト膜のみを形成する。次に、レジスト膜を露光・現像することによってレジストパターンを形成し、このレジストパターンをマスクとした多結晶シリコン膜２０６のエッチングによってゲート電極を形成することができる。
【００４２】
レジストパターンをマスクとして多結晶シリコン膜をエッチングする方が、工程数が少なくなり簡便である。これに対して、ハードマスクを用いる方法は、微細な電極パターンを形成するのに適している。
【００４３】
次に、図３（ａ）において、ＳｉＯ２膜パターン２１１をマスクとしてＨｉｇｈ−ｋ膜２０５のエッチングを行う。本実施の形態においては、ｐＨ９〜１０、好ましくはｐＨ９．０〜９．５の薬液を用いてＨｉｇｈ−ｋ膜２０５をウェットエッチングする。
【００４４】
図１から明らかなように、Ｐｒ、ＬａおよびＡｌの溶解度は、ｐＨ９〜１０、特にｐＨ９．０〜９．５の領域で同程度の値を示す。したがって、このようなｐＨを有する薬液を用いてＬａＡｌＯｘ膜またはＰｒＡｌＯｘ膜のエッチングを行えば、Ｌａ、ＰｒおよびＡｌが一様に溶液中に溶け出す（すなわち、同程度のエッチング速度で溶液中に溶け出す）ので、制御よく均一なエッチングを行うことが可能となる。
【００４５】
また、Ｈｉｇｈ−ｋ膜２０５のエッチングに使用する薬液は、フッ素およびアミンを含むものであることが好ましい。例えば、ＮＨ４Ｆ（フッ化アンモニウム）水溶液にＨ２Ｏ２（過酸化水素）を添加した薬液を用いることができる。この場合、薬液のｐＨを９とし、Ｈｉｇｈ−ｋ膜中のＬａまたはＰｒの比率を０．５とすると、エッチング速度は室温で１ｎｍ／分程度となる。したがって、例えば、膜厚３ｎｍのＬａＡｌＯｘ膜またはＰｒＡｌＯｘ膜に対して、５分間〜６分間程度のエッチングを行うことによって、段差部分も含めてこれらの膜を良好な形状に加工することができる。
【００４６】
このように、ｐＨ９〜１０の薬液を用いたウェットエッチングによって、シリコン基板２０１への損傷を防いで選択的にＨｉｇｈ−ｋ膜２０５を加工することが可能となる。この場合、薬液にＨ２Ｏ２を添加することによって、シリコン基板２０１の損傷を一層防ぐことができる。
【００４７】
本実施の形態によれば、Ｈｉｇｈ−ｋ膜の断面形状がテーパ形状に加工されることはなく、電気的特性に優れた半導体装置を製造することができる。また、Ｈｉｇｈ−ｋ膜中のＬａやＰｒの比率にかかわらず、Ｈｉｇｈ−ｋ膜を良好にエッチングすることができる。さらに、シリコン基板上に形成されたＨｉｇｈ−ｋ膜、素子分離領域上に形成されたＨｉｇｈ−ｋ膜にかかわらず、均一にＨｉｇｈ−ｋ膜をエッチングすることができる。
【００４８】
以上の工程によって、図３（ｂ）に示す構造を得ることができる。尚、図３（ｂ）において、ゲート電極上にはＳｉＯ２膜パターン２１１が形成されているが、レジストパターンをマスクとして多結晶シリコン膜２０６をエッチングする場合にはＳｉＯ２膜パターン２１１が形成されないことはいうまでもない。
【００４９】
尚、図４（ａ）に示すＳｉＯ２膜２０４を形成した場合には、上記と同様の工程を経ることによって、図４（ｂ）に示す構造が得られる。図４（ｂ）において、ＳｉＯ２膜２０４の上には、Ｈｉｇｈ−ｋ膜２０５、ゲート電極としての多結晶シリコン膜パターン２１２およびＳｉＯ２膜パターン２１１が形成されている。尚、レジストパターンをマスクとして多結晶シリコン膜パターン２１２を形成する場合ではＳｉＯ２膜パターン２１１は形成されない。
【００５０】
図３（ｂ）または図４（ｂ）に示す構造を形成した後は、層間絶縁膜、コンタクトおよび配線層の形成などの他、半導体装置の製造に必要な公知の工程を経ることによって本発明による半導体装置を製造することができる。
【００５１】
【発明の効果】
本発明によれば、ＬａＡｌＯｘ膜およびＰｒＡｌＯｘ膜のいずれか一方をＨｉｇｈ−ｋ膜として用い、ｐＨ９〜１０の薬液でＨｉｇｈ−ｋ膜をウェットエッチングすることによって、良好な電気的特性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】 Ｌａ、ＰｒおよびＡｌの溶解度のｐＨ依存性を示す図である。
【図２】 （ａ）〜（ｃ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図３】 （ａ）および（ｂ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図４】 （ａ）および（ｂ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図５】 （ａ）〜（ｄ）は、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
２０１，５０１ シリコン基板、
２０２，２０３，５０２，５０３ 素子分離領域、
２０４，５０４ ＳｉＯ２膜
２０５，５０５ Ｈｉｇｈ−ｋ膜、
２０６，５０６ 多結晶シリコン膜、
２０７，５０７ ＳｉＯ２膜、
２０８，５０８ 反射防止膜、
２０９ レジスト膜、
２１０，５０９ レジストパターン、
２１１，５１０ ＳｉＯ２膜パターン、
２１２，５１１ 多結晶シリコン膜パターン。
Claims (3)
- シリコン基板の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、
前記絶縁膜の上に、ゲート電極を形成する工程と、
前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とする半導体装置の製造方法。 - シリコン基板の上に、ＳｉＯ２膜を形成する工程と、
前記ＳｉＯ２膜の上に、ＬａおよびＡｌの酸化物膜ならびにＰｒおよびＡｌの酸化物膜のいずれか一方の絶縁膜を形成する工程と、
前記絶縁膜の上に、ゲート電極を形成する工程と、
前記絶縁膜を、フッ化アンモニウム水溶液に過酸化水素を添加したｐＨ９〜１０の薬液を用いてウェットエッチングする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記薬液のｐＨは、９．０〜９．５であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201029A JP4152271B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201029A JP4152271B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005044890A JP2005044890A (ja) | 2005-02-17 |
| JP4152271B2 true JP4152271B2 (ja) | 2008-09-17 |
Family
ID=34261236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201029A Expired - Fee Related JP4152271B2 (ja) | 2003-07-24 | 2003-07-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4152271B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442536C (zh) * | 2005-11-03 | 2008-12-10 | 上海交通大学 | 高介电常数栅介质PrAlxOy薄膜 |
| JP2011100822A (ja) | 2009-11-05 | 2011-05-19 | Hitachi High-Technologies Corp | 半導体素子加工方法 |
-
2003
- 2003-07-24 JP JP2003201029A patent/JP4152271B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005044890A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4598639B2 (ja) | 半導体装置の製造方法 | |
| US8129287B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US7718532B2 (en) | Method of forming a high-k film on a semiconductor device | |
| KR20080067970A (ko) | 핀형 전계 효과 트랜지스터의 제조 방법 | |
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JP3228230B2 (ja) | 半導体装置の製造方法 | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| JP3727299B2 (ja) | 半導体装置の製造方法 | |
| JP4283017B2 (ja) | 半導体装置の製造方法 | |
| US20060138570A1 (en) | Semiconductor device and fabricating method thereof | |
| JP4152271B2 (ja) | 半導体装置の製造方法 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| CN105990234A (zh) | 半导体器件的形成方法 | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| JP4101130B2 (ja) | 半導体装置の製造方法 | |
| JP2005044889A (ja) | 半導体装置の製造方法 | |
| JP2005045126A (ja) | 半導体装置の製造方法 | |
| US6989331B2 (en) | Hard mask removal | |
| JP2008135765A (ja) | 半導体装置 | |
| JP2005079316A (ja) | エッチング方法及び半導体装置の製造方法 | |
| JPH07120649B2 (ja) | コンタクトホールの形成方法 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR20050066201A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP2006080353A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050621 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |