JP2006080353A

JP2006080353A - 半導体装置の製造方法

Info

Publication number: JP2006080353A
Application number: JP2004263782A
Authority: JP
Inventors: Hiroyuki Ito; 浩之伊藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-09-10
Filing date: 2004-09-10
Publication date: 2006-03-23

Abstract

【課題】半導体装置の製造方法において、高誘電体材料膜を選択的に容易にエッチングできるようにすること。
【解決手段】シリコン基板１０４の上に、少なくとも高誘電体材料膜１０６を含む絶縁膜１０６，１１１を形成し、絶縁膜１０６，１１１上にゲート電極層１０９を形成し、ゲート電極層１０９をパターニングしてゲート電極１０９を形成し、ゲート電極１０９以外の高誘電体材料膜１０６を、フッ素化合物を含む強酸水溶液で除去する半導体装置の製造方法。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関するものであり、より特定的には、電界効果トランジスタを含む半導体装置の製造方法に関するものである。

今日の半導体装置では、微細化プロセスの進歩とともに、０．１μｍ以下のゲート長が可能になりつつある。一般に微細化とともに半導体装置の動作速度は向上するが、このように非常に微細化された半導体装置では、ゲート絶縁膜の膜厚を、微細化によるゲート長の短縮に伴って、スケーリング則に従って減少させる必要がある。

しかし、ゲート長が０．１μｍ以下になると、ゲート絶縁膜の厚さも、ＳｉＯ_２を使った場合、１ｎｍ〜２ｎｍ、あるいはそれ以下に設定する必要があるが、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果、ゲートリーク電流が増大する問題を回避することができない。

このため、比誘電率がＳｉＯ_２膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもＳｉＯ_２膜に換算した場合の膜厚が小さい、Ｔａ_２Ｏ_５、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＨｆＯ_２、ＺｒＳｉＯ、ＨｆＳｉＯのような高誘電体材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に短い半導体装置においても３ｎｍ程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。

そこで、ゲート絶縁膜以外の残りの高誘電材料をドライエッチングで除去する方法が検討されているが、下地膜である、シリコン酸化膜と高誘電体材料との選択比が小さく、ドライエッチング技術による、選択エッチングが困難であること、さらに、その下層のシリコン基板と高誘電材料の選択比はさらに小さいため、容易にシリコン基板をエッチングしてしまうことになる。そのためゲート直下以外の高誘電体材料だけを選択的にエッチングできず、よりよいトランジスタ形成が困難になる問題がある。

特許文献１には、この高誘電体材料の中のＨｆＯ_２膜について、エッチングして除去する方法が示されている。ＨｆＯ_２膜は、堆積後の熱処理によってアモルファスからモノクリニック結晶に変化し、緻密化され、ＨｆＯ_２膜を除去することが困難となる。そこで、ＨｆＯ_２膜の熱処理後、ＨｆＯ_２膜の表面をプラズマに暴露し、その暴露したＨｆＯ_２膜をアモルファス化してフッ酸を含む希フッ酸溶液でウエットエッチングして除去している。

しかしながら、この方法によれば、ＨｆＯ_２膜をプラズマ処理後フッ酸溶液で処理していることから、この方法によって依然として、シリコン酸化膜と選択性の高いエッチングが困難であり、十分な特性を有する半導体デバイスを実現することが困難であった。

特開２００３−２３４３２５

本発明は、半導体装置の製造方法において、高誘電体材料膜を選択的に容易にエッチングできるようにすることにある。

本発明は、上記課題を解決するために、電界効果トランジスタを含む半導体装置の製造方法であって、シリコン基板の上に、少なくとも高誘電体材料膜を含む絶縁膜を形成する工程と、絶縁膜上にゲート電極層を形成する工程と、ゲート電極層をパターニングしてゲート電極を形成する工程と、ゲート電極以外の高誘電体材料膜を、フッ素化合物を含む強酸水溶液で除去する工程とを備えていることを特徴とする半導体装置の製造方法にある。

本発明の実施の形態は、図１を用いて説明する。図１（ａ）〜（ｄ）には、高誘電体材料膜の除去方法を採用するのに好適な半導体装置の製造プロセスを示す。先ず、図１（ａ）に示すように酸化拡散工程とＣＶＤ（Chemical Vapor Deposition）工程とを行うことにより、シリコン基板（ウェハー）1０４の表面上にシリコン酸化膜１０３とシリコン窒化膜１０２を積層して形成する。次に、シリコン基板1０４の表面に素子分離領域１０５を作成する。

次に、図１（ｂ）に示すように、シリコン基板１０４の前面にホウ素イオンを所定の方法にて注入した後、熱処理工程（例えば急速ランプアニール）を行い、拡散層となるべき不純物拡散領域１０８を形成する。次に、シリコン窒化膜１０２とシリコン酸化膜１０３を除去する。

更に、シリコン基板上１０４に熱酸化によりシリコン酸化膜１０７をほぼ１ｎｍの厚さに形成し、次に高誘電体材料膜１０６をスパッタ法、ＭＯＣＶＤ法（有機金属気相成長法）、ＡＬＤ法（原子層蒸着法）などの方法でシリコン酸化膜１０７上に３〜４ｎｍ堆積する。

その後、図１（ｃ）に示すように、高誘電材料膜１０６とゲート電極となるシリコンゲート膜（ゲート電極層）１０９との界面反応を抑制するための無機窒化膜１１１を堆積した後、ゲート電極となる多結晶シリコン膜１０９を堆積する。その後、マスク材となるシリコン酸化膜１１０を堆積させる。さらに、フォトレジスト１０１を塗布し、公知のリソグラフィー技術によりゲート電極層１０９をパターンニングして、ゲート電極を形成する。

その後、図１（ｄ）に示すように、公知のドライエッチング技術により、シリコン酸化膜１１０、多結晶シリコン膜１０９、無機窒化膜１１１をエッチングし、最後に、高誘電体材料膜１０６をエッチングする。この時、高誘電体材料膜１０６のエッチングは、高誘電体材料膜を０〜１ｎｍ程度残すようにエッチングを行う。

ここで、図１（ｅ）に示すように、フッ素化合物を含む水溶液を用い、半導体基板を洗浄し、高誘電体材料１０６を溶解して、除去する。この半導体基板の洗浄方法は、浸漬洗浄法、又は、スプレー洗浄法のどちらを用いてもよい。

また、このフッ素化合物を含む水溶液は、強酸とする。これにより、半導体装置の製造方法において、高誘電体材料膜１０６を選択的に容易にエッチングできるようになる。特に、ゲート領域以外の高誘電体材料膜１０６を除去することができると同時に、例えば、素子分離領域に用いたシリコン酸化物およびシリコン基板の減少を防止することができ、所望のトランジスタ特性を持った半導体装置を得ることができる。即ち、高誘電体材料膜１０６とシリコン酸化物あるいはシリコン基板との選択比が大きいため、高誘電体材料膜のみを選択的に除去できるのみならず、高誘電体材料膜下部の熱酸化膜１０７、シリコン基板１０４に対して除去作用がほとんど及ぼされないので、良好なトランジスタの形成が容易になる。

なお、図１（ｄ）におけるドライエッチングにおいて、ドライエッチングにより除去されなかった高誘電体材料膜１０６の厚さが、ゲート絶縁膜の高誘電体材料膜の所望の厚さより厚い場合は、ゲート領域の形成において所望のゲート絶縁膜の形状が得られず、所望のトランジスタ特性が発揮できない恐れがある。そこで、ドライエッチングにより除去されなかった高誘電体材料膜１０６の厚さは、ゲート絶縁膜の高誘電体材料膜１０６の所望の厚さより薄くする必要がある。ここで、ゲート絶縁膜は、シリコン酸化膜１０７、高誘電体材料膜１０６、及びシリコン窒化膜１１１を含んでいる。

フッ素化合物を含む水溶液は、フッ素化合物の単独水溶液、あるいはこれに、ｐＨを調整するための塩酸、硫酸、硝酸などの無機酸を加えた水溶液である。この水溶液内のフッ素化合物は、好ましくは、フッ酸、フッ化アンモニウム、フッ化水素アンモニウム、テトラメチルアンモニウムフルオライド（フッ化テトラメチルアンモニウム）の内１種類あるいは複数のフッ素化合物が含まれる。フッ素化合物の割合（濃度）は特に限定されるものではないが、フッ素化合物の割合は、０．０１重量％〜０．３重量％であることが望ましい。ただし、この水溶液のｐＨは、１以下であることがのぞましい。

フッ素化合物の割合が０．０１重量％未満であると、高誘電体材料を溶解除去する能力が乏しくなる恐れがあり、また、０．３重量％以上であると、高誘電体材料のみならず、シリコン酸化物をエッチングする能力が大きくなりすぎ、素子分離領域等のシリコン酸化物１０５をエッチングすることによる、リーク電流の増大を引き起こす可能性がある。

水溶液のｐＨは、１以下の強酸であることがのぞましく、ｐＨが１以上であると、シリコン酸化物をエッチングする能力が大きくなりすぎ、素子分離領域等のシリコン酸化物をエッチングすることによる、リーク電流の増大を引き起こす可能性がある。

さらに、高誘電体材料除去時の薬液の温度は２０℃〜６０℃が望ましく、２０℃未満の場合は、水溶液と高誘電体材料膜１０６との反応がおこりにくく、エッチングの速度が遅くなるために実用に供さない。また、６０℃以上になるとフッ素化合物の影響による、シリコン酸化物のエッチング速度が高誘電体材料のエッチング速度より早くなるために、素子分離領域のシリコン酸化物が減少しすぎ、素子分離特性の低下による、リーク電流の増大を招く恐れがある。

このようにフッ素化合物を含む水溶液を特定することにより、洗浄によって除去すべき物質を選択的に溶解して除去することができるので、ゲート電極パターン直下以外の高誘電体材料を除去することができ、かつ、シリコン酸化物、シリコン基板をエッチングすることが無いので、基板にリーク電流の発生（電流がリークする）を防止することができると共に、基板の電極の信頼性を向上することができる。

高誘電体材料としては、ＳｉＯ_２膜に換算した場合の膜厚が小さいＴａ_２Ｏ_５、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＨｆＯ_２、ＺｒＳｉＯ、ＨｆＳｉＯ、ＨｆＳｉＯＮなどがあるが、特に、ＨｆＳｉＯ、ＨｆＳｉＯＮが好ましい。

以下、本発明の実施例および比較例について、さらに具体的に説明する。

（実施例１）
シリコン酸化物膜１０７の膜厚は１ｎｍ、高誘電体材料膜１０６にはＨｆＳｉＯＮを用い、その膜厚は３ｎｍとした。また、多結晶シリコン膜１０９の厚さは１５０ｎｍとし、不純物拡散領域形成地の熱処理工程（アニール）条件は１０００℃で１秒とした。また、ドライエッチングによって得られた（残った）、ゲート電極下部以外のＨｆＳｉＯＮの膜厚は２ｎｍであった。ここで、フッ化水素化合物を含む水溶液は、ＨＦ濃度が０．１重量％でｐＨ＝１の溶液を用い、５０℃、１分間、スプレー方式で洗浄をおこなった。素子分離領域のＨｆＳｉＯＮ、および、シリコン酸化物の膜厚を表１に示す。

洗浄前には、ＨｆＳｉＯＮは２ｎｍ、シリコン酸化物は２７０ｎｍであったが、洗浄後には、ＨｆＳｉＯＮは０ｎｍとなり、シリコン酸化物は２６８ｎｍであった。ＨｆＳｉＯＮは、除去されていることがわかった。また、この薬液使用に伴うシリコン酸化物の除去膜厚は２ｎｍであり、素子分離特性に何ら影響を及ぼさない除去量であることがわかった。実施例１では下地としてＳｉＯ_２を用いているが、ＳｉＯＮであってもよい。また、ＨｆＳｉＯＮ上にＳｉＮ、ＡｌＮなどの上部界面膜があってもよいことは言うまでもない。

（比較例１）
比較例１は、実施例１と同様の製造方法をもって半導体装置を製造すると共に、この半導体装置を比較用の洗浄液で洗浄した。シリコン酸化物１０７の膜厚は１ｎｍ、高誘電体材料膜にはＨｆＳｉＯＮを用い、その膜厚は３ｎｍとした。また、多結晶シリコン膜１０９の厚さは１５０ｎｍとし、不純物拡散領域形成地の熱処理工程（アニール）条件は１０００℃で１秒とした。また、ドライエッチングによって得られた（残った）、ゲート電極下部以外のＨｆＳｉＯＮの膜厚は２ｎｍであった。ここで、比較のため、フッ化水素化合物を含む比較用の水溶液は、ＨＦ濃度が０．５重量％の溶液を用い、５０℃、１分間の洗浄をおこなった。素子分離領域のＨｆＳｉＯＮ、および、シリコン酸化物の膜厚を表２に示す。

洗浄前にはＨｆＳｉＯＮは２ｎｍであり、シリコン酸化物は２７０ｎｍであったが、洗浄後には、ＨｆＳｉＯＮは、０ｎｍであり、シリコン酸化物は１９６ｎｍであった。ＨｆＳｉＯＮは除去されているが、素子分離領域のシリコン酸化物の膜厚は７４ｎｍの減少が見られ、素子分離能力が低下することが類推できる。

本発明は、上記実施の形態や実施例に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。

本発明の製造方法を示す半導体装置の断面の模式図

符号の説明

１０１フォトレジスト
１０２シリコン窒化膜
１０３シリコン酸化膜
１０４シリコン基板
１０５素子分離領域
１０６高誘電体材料膜
１０７シリコン酸化膜
１０８不純物拡散領域
１０９多結晶シリコン膜
１１０シリコン酸化膜
１１１無機窒化膜

Claims

電界効果トランジスタを含む半導体装置の製造方法であって、
シリコン基板の上に、少なくとも高誘電体材料膜を含む絶縁膜を形成する工程と、絶縁膜上にゲート電極層を形成する工程と、ゲート電極層をパターニングしてゲート電極を形成する工程と、ゲート電極以外の高誘電体材料膜を、フッ素化合物を含む強酸水溶液で除去する工程とを備えていることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、前記フッ素化合物を含む水溶液は、フッ酸、フッ化アンモニウム、フッ化水素アンモニウム、テトラメチルアンモニウムフルオライドを少なくとも１種類を含む水溶液であることを特徴とする半導体装置の製造方法。
請求項１又は２に記載の半導体装置の製造方法において、前記フッ素化合物を含む水溶液のフッ素化合物の濃度は、０．０１重量％〜０．３重量％であることを特徴とする半導体装置の製造方法。
請求項１〜３のいずれかに記載の半導体装置の製造方法において、フッ素化合物を含む水溶液のｐＨは、１以下であることを特徴とする半導体装置の製造方法。
請求項１〜４のいずれかに記載の半導体装置の製造方法において、高誘電体材料膜は、ＨｆＳｉＯ又はＨｆＳｉＯＮであることを特徴とする半導体装置の製造方法。
請求項１〜５のいずれかに記載の半導体装置の製造方法において、高誘電体材料膜を、フッ素化合物を含む水溶液で除去する温度は、２０℃〜６０℃であることを特徴とする半導体装置の製造方法。
請求項１〜６のいずれかに記載の半導体装置の製造方法において、高誘電体材料膜を、フッ素化合物を含む水溶液で除去する工程は、浸漬洗浄法によって行われることを特徴とする半導体装置の製造方法。
請求項１〜６のいずれかに記載の半導体装置の製造方法において、高誘電体材料膜を、フッ素化合物を含む水溶液で除去する工程は、スプレー洗浄法によって行われることを特徴とする半導体装置の製造方法。