JPH07321317A - Ｍｉｓ型電界効果トランジスタ及びその作製方法 - Google Patents
Ｍｉｓ型電界効果トランジスタ及びその作製方法Info
- Publication number
- JPH07321317A JPH07321317A JP13497594A JP13497594A JPH07321317A JP H07321317 A JPH07321317 A JP H07321317A JP 13497594 A JP13497594 A JP 13497594A JP 13497594 A JP13497594 A JP 13497594A JP H07321317 A JPH07321317 A JP H07321317A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- insulating layer
- effect transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】簡素な工程でゲート電極及びソース・ドレイン
電極を同時に形成することを可能にする、ダイアモンド
薄膜を構成材料としたＭＩＳ型電界効果トランジスタの
作製方法を提供する。 【構成】ＭＩＳ型電界効果トランジスタの作製方法は、
（イ）基体１０上にダイアモンド半導体層１２を形成す
る工程と、（ロ）ダイアモンド半導体層１２上にダイア
モンド絶縁層１４を形成し、次いでダイアモンド絶縁層
上に導電材料から成るマスク層１６を形成し、ゲート部
形成予定領域以外の領域のマスク層及びダイアモンド絶
縁層を除去し、ソース・ドレイン形成予定領域のダイア
モンド半導体層１２を露出させる工程と、（ハ）マスク
層１６上、及びソース・ドレイン形成予定領域のダイア
モンド半導体層１２上に、導電材料から成るゲート電極
１８Ａ及びソース・ドレイン電極１８Ｂを選択的に成長
させる工程、から成る。
電極を同時に形成することを可能にする、ダイアモンド
薄膜を構成材料としたＭＩＳ型電界効果トランジスタの
作製方法を提供する。 【構成】ＭＩＳ型電界効果トランジスタの作製方法は、
（イ）基体１０上にダイアモンド半導体層１２を形成す
る工程と、（ロ）ダイアモンド半導体層１２上にダイア
モンド絶縁層１４を形成し、次いでダイアモンド絶縁層
上に導電材料から成るマスク層１６を形成し、ゲート部
形成予定領域以外の領域のマスク層及びダイアモンド絶
縁層を除去し、ソース・ドレイン形成予定領域のダイア
モンド半導体層１２を露出させる工程と、（ハ）マスク
層１６上、及びソース・ドレイン形成予定領域のダイア
モンド半導体層１２上に、導電材料から成るゲート電極
１８Ａ及びソース・ドレイン電極１８Ｂを選択的に成長
させる工程、から成る。
Description
【０００１】
【産業上の利用分野】本発明は、ダイアモンド薄膜を構
成材料として用いたＭＩＳ型電界効果トランジスタ及び
その作製方法に関する。
成材料として用いたＭＩＳ型電界効果トランジスタ及び
その作製方法に関する。
【０００２】
【従来の技術】ダイアモンド薄膜を人工的に合成しよう
とする試みは古くから行われてきているが、１９６０年
代に入り、低圧下での合成に成功し、現在では真空下に
近い圧力でダイアモンド薄膜が作製できるようになって
きた。これに伴い、ダイアモンド薄膜を使って、半導体
装置を作製する試みも盛んになってきている。
とする試みは古くから行われてきているが、１９６０年
代に入り、低圧下での合成に成功し、現在では真空下に
近い圧力でダイアモンド薄膜が作製できるようになって
きた。これに伴い、ダイアモンド薄膜を使って、半導体
装置を作製する試みも盛んになってきている。
【０００３】ダイアモンド薄膜を用いた半導体装置（以
下、ダイアモンド半導体装置とも呼ぶ）は、シリコン半
導体装置に比べ、 （Ａ）キャリア移動度が大きいため、動作速度が数倍速
い。 （Ｂ）バンドギャップが５．５ｅＶと広い。しかも、耐
熱性に優れ、７００゜Ｃでも破壊されずに動作する。こ
のような動作温度は、シリコンより圧倒的に高い。 （Ｃ）放射線に強い。とりわけ、超ＬＳＩで問題となる
α線によるソフトエラーが少ない。 等の優れた特性を有する。それ故、シリコン半導体装置
では対応することが極めて困難な宇宙空間や原子炉周り
等の使用環境の厳しい場所でのダイアモンド半導体装置
の使用が期待されている。また、ＧａＡｓと同程度若し
くはそれを凌ぐ高速動作が得られると期待されている。
下、ダイアモンド半導体装置とも呼ぶ）は、シリコン半
導体装置に比べ、 （Ａ）キャリア移動度が大きいため、動作速度が数倍速
い。 （Ｂ）バンドギャップが５．５ｅＶと広い。しかも、耐
熱性に優れ、７００゜Ｃでも破壊されずに動作する。こ
のような動作温度は、シリコンより圧倒的に高い。 （Ｃ）放射線に強い。とりわけ、超ＬＳＩで問題となる
α線によるソフトエラーが少ない。 等の優れた特性を有する。それ故、シリコン半導体装置
では対応することが極めて困難な宇宙空間や原子炉周り
等の使用環境の厳しい場所でのダイアモンド半導体装置
の使用が期待されている。また、ＧａＡｓと同程度若し
くはそれを凌ぐ高速動作が得られると期待されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ダイア
モンド半導体装置の実用化に際しては、解決しなければ
ならない幾つかの問題点がある。これらの問題点を以下
に列記する。 （ａ）単結晶のダイアモンド薄膜を成長させる安価な方
法が未だない。 （ｂ）ｎ型のドーピングが困難である。 （ｃ）複雑な回路を形成するためのダイアモンド薄膜の
エッチング技術が未だ十分に確立されていない。
モンド半導体装置の実用化に際しては、解決しなければ
ならない幾つかの問題点がある。これらの問題点を以下
に列記する。 （ａ）単結晶のダイアモンド薄膜を成長させる安価な方
法が未だない。 （ｂ）ｎ型のドーピングが困難である。 （ｃ）複雑な回路を形成するためのダイアモンド薄膜の
エッチング技術が未だ十分に確立されていない。
【０００５】このような問題点はあるものの、ダイアモ
ンド半導体装置を実用化する動きが盛んであり、例え
ば、ＭＩＳ型電界効果トランジスタ等がその一例であ
る。従来のＭＩＳ型電界効果トランジスタの作製工程を
応用したダイアモンド半導体装置の作製工程の概要を、
以下、図４を参照して説明する。尚、説明は必要な部分
に限って行なう。
ンド半導体装置を実用化する動きが盛んであり、例え
ば、ＭＩＳ型電界効果トランジスタ等がその一例であ
る。従来のＭＩＳ型電界効果トランジスタの作製工程を
応用したダイアモンド半導体装置の作製工程の概要を、
以下、図４を参照して説明する。尚、説明は必要な部分
に限って行なう。
【０００６】先ず、図４の（Ａ）に示すように、例えば
単結晶シリコン基板から成る基体１０上にダイアモンド
半導体層１２を成膜する。次に、全面にダイアモンド絶
縁層１４を成膜した後、ダイアモンド絶縁層１４を所望
の形状にエッチングする（図４の（Ｂ）参照）。その
後、例えば全面に電極メタル層１００を形成し、その上
に所望のパターンを有するレジストマスク１０２を形成
する（図４の（Ｃ）参照）。その後、レジストマスク１
０２をエッチング用マスクとして電極メタル層１００を
エッチングして、ゲート電極１００Ａ、ソース・ドレイ
ン電極１００Ｂを残す。
単結晶シリコン基板から成る基体１０上にダイアモンド
半導体層１２を成膜する。次に、全面にダイアモンド絶
縁層１４を成膜した後、ダイアモンド絶縁層１４を所望
の形状にエッチングする（図４の（Ｂ）参照）。その
後、例えば全面に電極メタル層１００を形成し、その上
に所望のパターンを有するレジストマスク１０２を形成
する（図４の（Ｃ）参照）。その後、レジストマスク１
０２をエッチング用マスクとして電極メタル層１００を
エッチングして、ゲート電極１００Ａ、ソース・ドレイ
ン電極１００Ｂを残す。
【０００７】あるいは又、リフトオフ法を用いて各電極
を形成する方法が、特開平５−２９６０８号公報から公
知である。この公開公報に開示された方法は、半導体ダ
イアモンド層２２とゲート電極２５の間に絶縁性ダイア
モンド層２３を有するＭＩＳ構造のダイアモンドＦＥＴ
を製造する方法であって、ソース電極２４、ドレイン電
極２４’、及びゲート電極２５を形成する工程におい
て、ソース電極２４及びドレイン電極２４’上にリフト
オフ用材料層２６を形成し、絶縁性ダイアモンド層２３
とゲート電極２５を形成した後に、リフトオフ用材料層
２６を除去する。
を形成する方法が、特開平５−２９６０８号公報から公
知である。この公開公報に開示された方法は、半導体ダ
イアモンド層２２とゲート電極２５の間に絶縁性ダイア
モンド層２３を有するＭＩＳ構造のダイアモンドＦＥＴ
を製造する方法であって、ソース電極２４、ドレイン電
極２４’、及びゲート電極２５を形成する工程におい
て、ソース電極２４及びドレイン電極２４’上にリフト
オフ用材料層２６を形成し、絶縁性ダイアモンド層２３
とゲート電極２５を形成した後に、リフトオフ用材料層
２６を除去する。
【０００８】このように電界効果トランジスタを作製す
る際、従来技術においては、電極メタル層１００のエッ
チング工程が必要であり、しかも各電極をセルフアライ
ン的に形成することができない。あるいは又、ソース・
ドレイン電極の形成、リフトオフ用材料層の形成、絶縁
性ダイアモンド層の形成、ゲート電極の形成及びリフト
オフ用材料層の除去といった複雑な工程が必要とされ
る。即ち、これらの従来の技術においては、各電極の形
成方法がダイアモンド半導体装置の製造プロセスの複雑
化を引き起こすという問題があり、今後のダイアモンド
半導体装置を製造する上での隘路となっている。
る際、従来技術においては、電極メタル層１００のエッ
チング工程が必要であり、しかも各電極をセルフアライ
ン的に形成することができない。あるいは又、ソース・
ドレイン電極の形成、リフトオフ用材料層の形成、絶縁
性ダイアモンド層の形成、ゲート電極の形成及びリフト
オフ用材料層の除去といった複雑な工程が必要とされ
る。即ち、これらの従来の技術においては、各電極の形
成方法がダイアモンド半導体装置の製造プロセスの複雑
化を引き起こすという問題があり、今後のダイアモンド
半導体装置を製造する上での隘路となっている。
【０００９】従って、本発明の目的は、簡素な工程でゲ
ート電極及びソース・ドレイン電極を同時に形成するこ
とを可能にする、ダイアモンド薄膜を構成材料としたＭ
ＩＳ型電界効果トランジスタの作製方法、並びにかかる
作製方法にて作製された、ダイアモンド薄膜を構成材料
とするＭＩＳ型電界効果トランジスタを提供することに
ある。
ート電極及びソース・ドレイン電極を同時に形成するこ
とを可能にする、ダイアモンド薄膜を構成材料としたＭ
ＩＳ型電界効果トランジスタの作製方法、並びにかかる
作製方法にて作製された、ダイアモンド薄膜を構成材料
とするＭＩＳ型電界効果トランジスタを提供することに
ある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のＭＩＳ型電界効果トランジスタの作製方法
は、（イ）基体上にダイアモンド半導体層を形成する工
程と、（ロ）該ダイアモンド半導体層上にダイアモンド
絶縁層を形成し、次いで該ダイアモンド絶縁層上に導電
材料から成るマスク層を形成し、ゲート部形成予定領域
以外の領域のマスク層及びダイアモンド絶縁層を除去
し、ソース・ドレイン部形成予定領域のダイアモンド半
導体層を露出させる工程と、（ハ）該マスク層上、及び
ソース・ドレイン部形成予定領域のダイアモンド半導体
層上に、導電材料から成るゲート電極及びソース・ドレ
イン電極を選択的に成長させる工程、から成ることを特
徴とする。
めの本発明のＭＩＳ型電界効果トランジスタの作製方法
は、（イ）基体上にダイアモンド半導体層を形成する工
程と、（ロ）該ダイアモンド半導体層上にダイアモンド
絶縁層を形成し、次いで該ダイアモンド絶縁層上に導電
材料から成るマスク層を形成し、ゲート部形成予定領域
以外の領域のマスク層及びダイアモンド絶縁層を除去
し、ソース・ドレイン部形成予定領域のダイアモンド半
導体層を露出させる工程と、（ハ）該マスク層上、及び
ソース・ドレイン部形成予定領域のダイアモンド半導体
層上に、導電材料から成るゲート電極及びソース・ドレ
イン電極を選択的に成長させる工程、から成ることを特
徴とする。
【００１１】本発明のＭＩＳ型電界効果トランジスタの
作製方法においては、前記工程（ロ）と工程（ハ）の間
に、ダイアモンド絶縁層上のマスク層の一部分を除去
し、ダイアモンド絶縁層の一部分を露出させる工程を含
ませることができる。
作製方法においては、前記工程（ロ）と工程（ハ）の間
に、ダイアモンド絶縁層上のマスク層の一部分を除去
し、ダイアモンド絶縁層の一部分を露出させる工程を含
ませることができる。
【００１２】導電材料は、タングステン、アルミニウ
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から成り、ＣＶＤ法にて形成されること
が好ましい。また、マスク層は、導電性を有し且つ導電
材料が選択的にその上に成長し得る材料ならば如何なる
材料をも用いることができるが、中でも、ポリシリコ
ン、アルミニウム若しくはアルミニウム合金から構成す
ることが望ましい。アルミニウム若しくはアルミニウム
合金を用いる場合、マスク層をスパッタ法にて形成する
ことができる。
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から成り、ＣＶＤ法にて形成されること
が好ましい。また、マスク層は、導電性を有し且つ導電
材料が選択的にその上に成長し得る材料ならば如何なる
材料をも用いることができるが、中でも、ポリシリコ
ン、アルミニウム若しくはアルミニウム合金から構成す
ることが望ましい。アルミニウム若しくはアルミニウム
合金を用いる場合、マスク層をスパッタ法にて形成する
ことができる。
【００１３】上記の目的を達成するための本発明のＭＩ
Ｓ型電界効果トランジスタは、（イ）基体上に形成され
たダイアモンド半導体層と、（ロ）該ダイアモンド半導
体層のゲート部領域上に形成されたダイアモンド絶縁層
と、該ダイアモンド絶縁層上に形成された導電材料から
成るマスク層と、該マスク層上に形成された導電材料か
ら成るゲート電極と、（ハ）該ダイアモンド半導体層の
ソース・ドレイン部領域上に形成され、ダイアモンド絶
縁層の側壁まで延びたソース・ドレイン電極、から成る
ことを特徴とする。
Ｓ型電界効果トランジスタは、（イ）基体上に形成され
たダイアモンド半導体層と、（ロ）該ダイアモンド半導
体層のゲート部領域上に形成されたダイアモンド絶縁層
と、該ダイアモンド絶縁層上に形成された導電材料から
成るマスク層と、該マスク層上に形成された導電材料か
ら成るゲート電極と、（ハ）該ダイアモンド半導体層の
ソース・ドレイン部領域上に形成され、ダイアモンド絶
縁層の側壁まで延びたソース・ドレイン電極、から成る
ことを特徴とする。
【００１４】本発明のＭＩＳ型電界効果トランジスタに
おいては、ダイアモンド絶縁層上に形成された前記マス
ク層の面積は、ダイアモンド絶縁層の面積よりも小さい
ことが望ましい。あるいは又、チャネル長よりも狭いゲ
ート長を有することが望ましい。
おいては、ダイアモンド絶縁層上に形成された前記マス
ク層の面積は、ダイアモンド絶縁層の面積よりも小さい
ことが望ましい。あるいは又、チャネル長よりも狭いゲ
ート長を有することが望ましい。
【００１５】導電材料は、タングステン、アルミニウ
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から構成することができる。また、マス
ク層は、導電性を有し且つ導電材料が選択的にその上に
成長し得る材料ならば如何なる材料をも用いることがで
きるが、中でも、ポリシリコン、アルミニウム若しくは
アルミニウム合金から構成することが望ましい。
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から構成することができる。また、マス
ク層は、導電性を有し且つ導電材料が選択的にその上に
成長し得る材料ならば如何なる材料をも用いることがで
きるが、中でも、ポリシリコン、アルミニウム若しくは
アルミニウム合金から構成することが望ましい。
【００１６】
【作用】ダイアモンド薄膜を構成材料としたＭＩＳ型電
界効果トランジスタにおいては、シリコン半導体装置と
異なり、ダイアモンドを酸化して絶縁層を形成すること
はできない。従って、ダイアモンド半導体層を基体上に
形成した後、所望の形状を有するダイアモンド絶縁層／
マスク層を形成する。それ故、ダイアモンド半導体層と
ダイアモンド絶縁層の間には段差が生じる。本発明のＭ
ＩＳ型電界効果トランジスタ及びその作製方法において
は、この段差を利用して、ゲート電極及びソース・ドレ
イン電極を同時に選択メタルＣＶＤ法で形成する。これ
によって、ゲート電極とソース・ドレイン電極とがつな
がり導通することを防止することができ、ほぼ、セルフ
アライン的に各電極の形成が可能となる。また、一般
に、ダイアモンド絶縁層上には、電子密度の差に起因し
て導電材料が選択的に成長しない。本発明においては、
ダイアモンド絶縁層の上にマスク層を形成し、このマス
ク層上に導電材料を選択的に成長させることによってゲ
ート電極を容易に且つ確実に形成することができる。
界効果トランジスタにおいては、シリコン半導体装置と
異なり、ダイアモンドを酸化して絶縁層を形成すること
はできない。従って、ダイアモンド半導体層を基体上に
形成した後、所望の形状を有するダイアモンド絶縁層／
マスク層を形成する。それ故、ダイアモンド半導体層と
ダイアモンド絶縁層の間には段差が生じる。本発明のＭ
ＩＳ型電界効果トランジスタ及びその作製方法において
は、この段差を利用して、ゲート電極及びソース・ドレ
イン電極を同時に選択メタルＣＶＤ法で形成する。これ
によって、ゲート電極とソース・ドレイン電極とがつな
がり導通することを防止することができ、ほぼ、セルフ
アライン的に各電極の形成が可能となる。また、一般
に、ダイアモンド絶縁層上には、電子密度の差に起因し
て導電材料が選択的に成長しない。本発明においては、
ダイアモンド絶縁層の上にマスク層を形成し、このマス
ク層上に導電材料を選択的に成長させることによってゲ
ート電極を容易に且つ確実に形成することができる。
【００１７】本発明のＭＩＳ型電界効果トランジスタの
作製方法の好ましい態様においては、ダイアモンド絶縁
層上のマスク層の一部分を除去し、ダイアモンド絶縁層
の一部分を露出させる。また、本発明のＭＩＳ型電界効
果トランジスタの好ましい態様においては、ダイアモン
ド絶縁層上に形成された前記マスク層の面積はダイアモ
ンド絶縁層の面積よりも小さく、あるいは又、チャネル
長よりも狭いゲート長を有する。このような方法若しく
は構造にすることにより、露出したダイアモンド絶縁層
上には導電材料が選択的に成長しないので、ゲート電極
とソース・ドレイン電極とがつながり導通することを確
実に防止することができる。
作製方法の好ましい態様においては、ダイアモンド絶縁
層上のマスク層の一部分を除去し、ダイアモンド絶縁層
の一部分を露出させる。また、本発明のＭＩＳ型電界効
果トランジスタの好ましい態様においては、ダイアモン
ド絶縁層上に形成された前記マスク層の面積はダイアモ
ンド絶縁層の面積よりも小さく、あるいは又、チャネル
長よりも狭いゲート長を有する。このような方法若しく
は構造にすることにより、露出したダイアモンド絶縁層
上には導電材料が選択的に成長しないので、ゲート電極
とソース・ドレイン電極とがつながり導通することを確
実に防止することができる。
【００１８】
【実施例】以下、図面を参照して、本発明を具体的に説
明する。
明する。
【００１９】ここで、ＭＩＳ型電界効果トランジスタの
作製方法の説明に先立ち、先ず、本発明の実施に適した
導電材料を選択的に成長させ得るＣＶＤ装置について、
図３を参照して説明する。このＣＶＤ装置は、反応室２
０、サセプター２２、サセプター内に組み込まれた複数
の加熱ランプ（図示せず）、ガス導入部２４、サセプタ
ー２２に対向したシャワーヘッド２６、排気部２８から
構成されている。図示しない搬送手段で基体１０を反応
室２０内に搬送し、サセプター２２上に基体１０を載置
した後、サセプター２２の内部に配置された複数の加熱
ランプによってサセプター２２を介して基体１０を加熱
する。基体１０には、ガス源３０、ガス導入部２６及び
シャワーヘッド２８を通じて各種成膜用ガスが導入さ
れ、基体１０上に各種の薄膜がＣＶＤ法にて成膜され
る。ガスは排気部２８から排気される。
作製方法の説明に先立ち、先ず、本発明の実施に適した
導電材料を選択的に成長させ得るＣＶＤ装置について、
図３を参照して説明する。このＣＶＤ装置は、反応室２
０、サセプター２２、サセプター内に組み込まれた複数
の加熱ランプ（図示せず）、ガス導入部２４、サセプタ
ー２２に対向したシャワーヘッド２６、排気部２８から
構成されている。図示しない搬送手段で基体１０を反応
室２０内に搬送し、サセプター２２上に基体１０を載置
した後、サセプター２２の内部に配置された複数の加熱
ランプによってサセプター２２を介して基体１０を加熱
する。基体１０には、ガス源３０、ガス導入部２６及び
シャワーヘッド２８を通じて各種成膜用ガスが導入さ
れ、基体１０上に各種の薄膜がＣＶＤ法にて成膜され
る。ガスは排気部２８から排気される。
【００２０】（実施例１）以下、本発明のＭＩＳ型電界
効果トランジスタ及びその作製方法について、図１を参
照して説明する。
効果トランジスタ及びその作製方法について、図１を参
照して説明する。
【００２１】［工程−１００］先ず、実質的に真性の単
結晶シリコン基板から成る基体１０上にダイアモンド半
導体層１２を形成する（図１の（Ａ）参照）。尚、ダイ
アモンド半導体層１２にはｎ型ドーパントとして窒素を
ドープしてある。ＥＣＲプラズマＣＶＤ装置を用いたダ
イアモンド半導体層１２の形成条件を以下に例示する。 使用ガス ： メタン／アンモニア／ジボラン＝
１０／１／１sccm マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： 約４５０゜Ｃ 圧力 ： ０．１３〜１．３３Ｐａ
結晶シリコン基板から成る基体１０上にダイアモンド半
導体層１２を形成する（図１の（Ａ）参照）。尚、ダイ
アモンド半導体層１２にはｎ型ドーパントとして窒素を
ドープしてある。ＥＣＲプラズマＣＶＤ装置を用いたダ
イアモンド半導体層１２の形成条件を以下に例示する。 使用ガス ： メタン／アンモニア／ジボラン＝
１０／１／１sccm マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： 約４５０゜Ｃ 圧力 ： ０．１３〜１．３３Ｐａ
【００２２】尚、ダイアモンド半導体層１２を形成した
後、例えば窒素イオンをイオン注入法にてダイアモンド
半導体層１２に注入してもよい。イオン注入条件を以下
に例示する。尚、ダイアモンド半導体層１２には予めｎ
型ドーパントとして窒素がドープされているので、イオ
ン注入された窒素がダイアモンド半導体層１２に悪影響
を及ぼすことはない。このようにダイアモンド半導体層
１２に窒素をイオン注入することによって、後のダイア
モンド絶縁層のエッチングの際のエッチング選択比を大
きくすることができる。 エネルギー ： ５ｋｅＶ ドーズ量 ： ５×１０15ｃｍ-2
後、例えば窒素イオンをイオン注入法にてダイアモンド
半導体層１２に注入してもよい。イオン注入条件を以下
に例示する。尚、ダイアモンド半導体層１２には予めｎ
型ドーパントとして窒素がドープされているので、イオ
ン注入された窒素がダイアモンド半導体層１２に悪影響
を及ぼすことはない。このようにダイアモンド半導体層
１２に窒素をイオン注入することによって、後のダイア
モンド絶縁層のエッチングの際のエッチング選択比を大
きくすることができる。 エネルギー ： ５ｋｅＶ ドーズ量 ： ５×１０15ｃｍ-2
【００２３】その後、フォトリソグラフィ技術及びエッ
チング技術により、基体１０上のダイアモンド半導体層
１２を所望の形状にパターニングする。ハロゲンをＥＣ
Ｒプラズマによってイオン化してエッチングする反応性
イオンエッチングの条件を以下のとおりとすることがで
きる。 使用ガス ： Ｓ2Ｆ2／Ｈ2＝３０／５sccm ＲＦパワー ： ０．０３ｋＷ （１３．５６ＭＨ
ｚ） マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： ３０゜Ｃ 圧力 ： １．３３Ｐａ
チング技術により、基体１０上のダイアモンド半導体層
１２を所望の形状にパターニングする。ハロゲンをＥＣ
Ｒプラズマによってイオン化してエッチングする反応性
イオンエッチングの条件を以下のとおりとすることがで
きる。 使用ガス ： Ｓ2Ｆ2／Ｈ2＝３０／５sccm ＲＦパワー ： ０．０３ｋＷ （１３．５６ＭＨ
ｚ） マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： ３０゜Ｃ 圧力 ： １．３３Ｐａ
【００２４】［工程−１１０］次に、ダイアモンド半導
体層１２上にダイアモンド絶縁層１４を形成し、次いで
ダイアモンド絶縁層１４上に導電材料から成るマスク層
１６を形成し、ゲート部形成予定領域以外の領域のマス
ク層及びダイアモンド絶縁層を除去し、ソース・ドレイ
ン部形成予定領域のダイアモンド半導体層１２を露出さ
せる（図１の（Ｂ）参照）。そのために、先ず、ＥＣＲ
プラズマＣＶＤ装置を用い、以下に例示する条件で、ダ
イアモンド半導体層１２上に不純物がドープされていな
い真性のダイアモンド絶縁層１４を形成する。尚、ダイ
アモンド絶縁層１４の厚さ（ｔ1）を２５０ｎｍとし
た。 使用ガス ： メタン＝１０sccm マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： 約４５０゜Ｃ 圧力 ： ０．１３〜１．３３Ｐａ
体層１２上にダイアモンド絶縁層１４を形成し、次いで
ダイアモンド絶縁層１４上に導電材料から成るマスク層
１６を形成し、ゲート部形成予定領域以外の領域のマス
ク層及びダイアモンド絶縁層を除去し、ソース・ドレイ
ン部形成予定領域のダイアモンド半導体層１２を露出さ
せる（図１の（Ｂ）参照）。そのために、先ず、ＥＣＲ
プラズマＣＶＤ装置を用い、以下に例示する条件で、ダ
イアモンド半導体層１２上に不純物がドープされていな
い真性のダイアモンド絶縁層１４を形成する。尚、ダイ
アモンド絶縁層１４の厚さ（ｔ1）を２５０ｎｍとし
た。 使用ガス ： メタン＝１０sccm マイクロ波パワー： ０．８５ｋＷ （２．４５ＧＨ
ｚ） 基体温度 ： 約４５０゜Ｃ 圧力 ： ０．１３〜１．３３Ｐａ
【００２５】その後、ダイアモンド絶縁層１４上に導電
材料から成るマスク層１６を形成する。マスク層１６は
アルミニウムから成る。スパッタ法によるマスク層１６
の成膜条件を以下のとおりとすることができる。 ターゲット ： Ａｌ 使用ガス ： Ａｒ＝１００sccm パワー ： ２２．５ｋＷ （ＤＣ） 基体温度 ： １００゜Ｃ 圧力 ： ０．４７Ｐａ
材料から成るマスク層１６を形成する。マスク層１６は
アルミニウムから成る。スパッタ法によるマスク層１６
の成膜条件を以下のとおりとすることができる。 ターゲット ： Ａｌ 使用ガス ： Ａｒ＝１００sccm パワー ： ２２．５ｋＷ （ＤＣ） 基体温度 ： １００゜Ｃ 圧力 ： ０．４７Ｐａ
【００２６】次いで、フォトリソグラフィ技術及びエッ
チング技術により、ゲート部形成予定領域以外の領域の
マスク層を除去する。その後、マスク層１６をエッチン
グマスクとして用いて、ゲート部形成予定領域以外の領
域のダイアモンド絶縁層を除去する。マスク層１６及び
ダイアモンド絶縁層１４のエッチング条件を以下に例示
する。 マスク層１６のエッチング条件 使用ガス ： ＢＣｌ3／Ｃｌ2＝６０／１００sc
cm 圧力 ： ２．０Ｐａ 基体温度 ： ０゜Ｃ マイクロ波パワー： １．０ｋＷ （２．４５ＧＨｚ） ＲＦバイアス ： ５０Ｗ （２ＭＨｚ） ダイアモンド絶縁層１４のエッチング条件 使用ガス ： Ｓ2Ｆ2／Ｎ2＝３０／５sccm 圧力 ： １．３３Ｐａ 基体温度 ： ５０゜Ｃ マイクロ波パワー： ８５０Ｗ （２．４５ＧＨｚ） ＲＦバイアス ： ３０Ｗ
チング技術により、ゲート部形成予定領域以外の領域の
マスク層を除去する。その後、マスク層１６をエッチン
グマスクとして用いて、ゲート部形成予定領域以外の領
域のダイアモンド絶縁層を除去する。マスク層１６及び
ダイアモンド絶縁層１４のエッチング条件を以下に例示
する。 マスク層１６のエッチング条件 使用ガス ： ＢＣｌ3／Ｃｌ2＝６０／１００sc
cm 圧力 ： ２．０Ｐａ 基体温度 ： ０゜Ｃ マイクロ波パワー： １．０ｋＷ （２．４５ＧＨｚ） ＲＦバイアス ： ５０Ｗ （２ＭＨｚ） ダイアモンド絶縁層１４のエッチング条件 使用ガス ： Ｓ2Ｆ2／Ｎ2＝３０／５sccm 圧力 ： １．３３Ｐａ 基体温度 ： ５０゜Ｃ マイクロ波パワー： ８５０Ｗ （２．４５ＧＨｚ） ＲＦバイアス ： ３０Ｗ
【００２７】Ｓ2Ｆ2、ＳＦ2、ＳＦ4、Ｓ2Ｆ10、Ｓ3Ｃｌ
2、Ｓ2Ｃｌ2、ＳＣｌ2、Ｓ3Ｂｒ2、Ｓ2Ｂｒ2、ＳＢｒ2
等の分子内に硫黄を多く含むガスは、プラズマ中で容易
に解離して、エッチャントであるハロゲンラジカル及び
堆積性を有する硫黄系薄膜が生成される。このエッチン
グと硫黄系薄膜の堆積とが同時に被エッチング材料にお
いて生じるが、イオンが照射される被エッチング材料の
面においては、イオンのエネルギーにより堆積した硫黄
系薄膜が除去され、被エッチング材料のエッチングが進
行する。一方、イオンが照射されない被エッチング材料
の例えば側壁においては、硫黄系薄膜がかかる側壁に堆
積し、側壁はハロゲンラジカルによるエッチングがされ
難くなる。以上のエッチングと硫黄系薄膜の堆積によっ
て、被エッチング材料に対する異方性加工が可能にな
る。
2、Ｓ2Ｃｌ2、ＳＣｌ2、Ｓ3Ｂｒ2、Ｓ2Ｂｒ2、ＳＢｒ2
等の分子内に硫黄を多く含むガスは、プラズマ中で容易
に解離して、エッチャントであるハロゲンラジカル及び
堆積性を有する硫黄系薄膜が生成される。このエッチン
グと硫黄系薄膜の堆積とが同時に被エッチング材料にお
いて生じるが、イオンが照射される被エッチング材料の
面においては、イオンのエネルギーにより堆積した硫黄
系薄膜が除去され、被エッチング材料のエッチングが進
行する。一方、イオンが照射されない被エッチング材料
の例えば側壁においては、硫黄系薄膜がかかる側壁に堆
積し、側壁はハロゲンラジカルによるエッチングがされ
難くなる。以上のエッチングと硫黄系薄膜の堆積によっ
て、被エッチング材料に対する異方性加工が可能にな
る。
【００２８】また、Ｎ2、ＮＦ3，ＮＨ3等の窒素を含む
ガスを添加することによって、プラズマ放電中で生成し
た窒素ラジカルが硫黄ラジカルと反応して、より安定し
た結合を有するポリチアジルポリマー（ＳＮ）Xから成
る硫黄系薄膜が形成されるので、エッチング時、一層強
固に被エッチング材料の側壁等を保護することができ
る。更には、Ｈ2、Ｈ2Ｓ、シラン系化合物を含むガスを
添加することによって、プラズマ放電中で水素ラジカル
が放出され、かかる水素ラジカルがハロゲンラジカルと
反応して、ハロゲンが捕捉され得る。その結果、被エッ
チング材料に対するエッチングと硫黄系薄膜の堆積とが
一層再現性よく且つ安定して行われ、被エッチング材料
に対する一層精密な異方性加工が可能になる。尚、ダイ
アモンド絶縁層は、ハロゲンラジカル、とりわけフッ素
ラジカルと反応して、エッチングが進行する。
ガスを添加することによって、プラズマ放電中で生成し
た窒素ラジカルが硫黄ラジカルと反応して、より安定し
た結合を有するポリチアジルポリマー（ＳＮ）Xから成
る硫黄系薄膜が形成されるので、エッチング時、一層強
固に被エッチング材料の側壁等を保護することができ
る。更には、Ｈ2、Ｈ2Ｓ、シラン系化合物を含むガスを
添加することによって、プラズマ放電中で水素ラジカル
が放出され、かかる水素ラジカルがハロゲンラジカルと
反応して、ハロゲンが捕捉され得る。その結果、被エッ
チング材料に対するエッチングと硫黄系薄膜の堆積とが
一層再現性よく且つ安定して行われ、被エッチング材料
に対する一層精密な異方性加工が可能になる。尚、ダイ
アモンド絶縁層は、ハロゲンラジカル、とりわけフッ素
ラジカルと反応して、エッチングが進行する。
【００２９】上記のダイアモンド絶縁層１４のエッチン
グ条件では、ダイアモンド絶縁層１４とダイアモンド半
導体層１２との選択比２０にすることができた。尚、ダ
イアモンド絶縁層１４のエッチング後、基体１０を約２
００゜Ｃに加熱することで、ポリチアジルポリマー（Ｓ
Ｎ）Xから成る硫黄系薄膜をダイアモンド絶縁層１４の
側壁から除去することができる。
グ条件では、ダイアモンド絶縁層１４とダイアモンド半
導体層１２との選択比２０にすることができた。尚、ダ
イアモンド絶縁層１４のエッチング後、基体１０を約２
００゜Ｃに加熱することで、ポリチアジルポリマー（Ｓ
Ｎ）Xから成る硫黄系薄膜をダイアモンド絶縁層１４の
側壁から除去することができる。
【００３０】［工程−１３０］その後、図３に示したＣ
ＶＤ装置を用いて、マスク層１６上、及びソース・ドレ
イン部形成予定領域のダイアモンド半導体層１２上に、
金属から成るゲート電極１８Ａ及びソース・ドレイン電
極１８Ｂを選択的に成長させる。金属としてはタングス
テン（Ｗ）を選定した。タングステンの選択的な成長を
以下に例示するＣＶＤ法にて行った。 ガス流量：ＷＦ6／ＳｉＨ4／Ｈ2＝１０／７／１０００s
ccm 圧力： ２６．７Ｐａ 温度： ２６０゜Ｃ
ＶＤ装置を用いて、マスク層１６上、及びソース・ドレ
イン部形成予定領域のダイアモンド半導体層１２上に、
金属から成るゲート電極１８Ａ及びソース・ドレイン電
極１８Ｂを選択的に成長させる。金属としてはタングス
テン（Ｗ）を選定した。タングステンの選択的な成長を
以下に例示するＣＶＤ法にて行った。 ガス流量：ＷＦ6／ＳｉＨ4／Ｈ2＝１０／７／１０００s
ccm 圧力： ２６．７Ｐａ 温度： ２６０゜Ｃ
【００３１】ゲート電極１８Ａ及びソース・ドレイン電
極１８Ｂをセルフアライメントにて形成することができ
る。尚、ダイアモンド半導体層１２上に成長したソース
・ドレイン電極１８Ｂがマスク層１６と接触してソース
・ドレイン電極１８Ｂとゲート電極１８Ａが電気的に導
通しないように、ソース・ドレイン電極１８Ｂの厚さ
（ｔ2）を５０ｎｍとした。即ち、ダイアモンド絶縁層
１４の厚さｔ1よりもソース・ドレイン電極１８Ｂの厚
さｔ2を薄くすることが重要である。
極１８Ｂをセルフアライメントにて形成することができ
る。尚、ダイアモンド半導体層１２上に成長したソース
・ドレイン電極１８Ｂがマスク層１６と接触してソース
・ドレイン電極１８Ｂとゲート電極１８Ａが電気的に導
通しないように、ソース・ドレイン電極１８Ｂの厚さ
（ｔ2）を５０ｎｍとした。即ち、ダイアモンド絶縁層
１４の厚さｔ1よりもソース・ドレイン電極１８Ｂの厚
さｔ2を薄くすることが重要である。
【００３２】こうして、図１の（Ｃ）に模式的な一部断
面図を示すＭＩＳ型電界効果トランジスタを作製するこ
とができる。このＭＩＳ型電界効果トランジスタは、
（イ）基体１０上に形成されたダイアモンド半導体層１
２と、（ロ）ダイアモンド半導体層１２のゲート部領域
上に形成されたダイアモンド絶縁層１４と、ダイアモン
ド絶縁層１４上に形成された導電材料から成るマスク層
１６と、マスク層１６上に形成された導電材料から成る
ゲート電極１８Ａと、（ハ）ダイアモンド半導体層１２
のソース・ドレイン部領域上に形成され、そしてダイア
モンド絶縁層１４の側壁まで延びているソース・ドレイ
ン電極１８Ｂから成る。
面図を示すＭＩＳ型電界効果トランジスタを作製するこ
とができる。このＭＩＳ型電界効果トランジスタは、
（イ）基体１０上に形成されたダイアモンド半導体層１
２と、（ロ）ダイアモンド半導体層１２のゲート部領域
上に形成されたダイアモンド絶縁層１４と、ダイアモン
ド絶縁層１４上に形成された導電材料から成るマスク層
１６と、マスク層１６上に形成された導電材料から成る
ゲート電極１８Ａと、（ハ）ダイアモンド半導体層１２
のソース・ドレイン部領域上に形成され、そしてダイア
モンド絶縁層１４の側壁まで延びているソース・ドレイ
ン電極１８Ｂから成る。
【００３３】（実施例２）実施例２は、実施例１の変形
である。実施例１においては、セルフアライメントにて
選択的に成長させたタングステンから成るソース・ドレ
イン電極１８Ｂがマスク層１６と接触し、ソース・ドレ
イン電極１８Ｂとゲート電極１８Ａが電気的に導通して
しまう可能性が絶無とはいえない。そこで、実施例２に
おいては、ソース・ドレイン電極１８Ｂとゲート電極１
８Ａが電気的に導通してしまうことを確実に防止し得る
工程を含めた。
である。実施例１においては、セルフアライメントにて
選択的に成長させたタングステンから成るソース・ドレ
イン電極１８Ｂがマスク層１６と接触し、ソース・ドレ
イン電極１８Ｂとゲート電極１８Ａが電気的に導通して
しまう可能性が絶無とはいえない。そこで、実施例２に
おいては、ソース・ドレイン電極１８Ｂとゲート電極１
８Ａが電気的に導通してしまうことを確実に防止し得る
工程を含めた。
【００３４】即ち、実施例１の［工程−１１０］と［工
程−１２０］との間に、ダイアモンド絶縁層１４上のマ
スク層１６の一部分を除去し、ダイアモンド絶縁層１４
の一部分を露出させる工程を含む。その他の工程は実施
例１と同様とすることができるので、詳細な説明は省略
し、この実施例２に特有の工程を、以下［工程−２０
０］として説明する。
程−１２０］との間に、ダイアモンド絶縁層１４上のマ
スク層１６の一部分を除去し、ダイアモンド絶縁層１４
の一部分を露出させる工程を含む。その他の工程は実施
例１と同様とすることができるので、詳細な説明は省略
し、この実施例２に特有の工程を、以下［工程−２０
０］として説明する。
【００３５】［工程−２００］実施例１の［工程−１１
０］によって図２の（Ａ）に示す構造を形成した後、ア
ルミニウムから成るマスク層１６の一部分を硝酸を少量
添加した燐酸を用いて４０〜５０゜Ｃのウエットエッチ
ングにて除去し、マスク層１６Ａを得る（図２（Ｂ）参
照）。尚、フォトリソグラフィ技術及びエッチング技術
により、マスク層１６の一部分の除去を行ってもよい。
０］によって図２の（Ａ）に示す構造を形成した後、ア
ルミニウムから成るマスク層１６の一部分を硝酸を少量
添加した燐酸を用いて４０〜５０゜Ｃのウエットエッチ
ングにて除去し、マスク層１６Ａを得る（図２（Ｂ）参
照）。尚、フォトリソグラフィ技術及びエッチング技術
により、マスク層１６の一部分の除去を行ってもよい。
【００３６】その後、実施例１の［工程−１３０］と同
様の方法で、マスク層１６上、及びソース・ドレイン部
形成予定領域のダイアモンド半導体層１２上に、タング
ステンから成るゲート電極１８Ａ及びソース・ドレイン
電極１８Ｂを選択的に成長させる。マスク層１６によっ
て被覆されていないダイアモンド絶縁層１４の頂面１４
Ａ上には、電子密度の差に起因してタングステンが成長
しない。これによって、図２の（Ｃ）に模式的な一部断
面図を示すように、ダイアモンド絶縁層１４上に形成さ
れたマスク層１６の面積がダイアモンド絶縁層１４の面
積よりも小さい、ＭＩＳ型電界効果トランジスタをセル
フアライメントにて作製することができる。言い換えれ
ば、チャネル長よりも狭いゲート長を有するＭＩＳ型電
界効果トランジスタを作製することができる。尚、ダイ
アモンド半導体層１２上に成長したソース・ドレイン電
極１８Ｂがマスク層１６と接触することを一層確実に防
止するために、ダイアモンド絶縁層１４の厚さｔ1より
もソース・ドレイン電極１８Ｂの厚さｔ2を薄くするこ
とが望ましい。
様の方法で、マスク層１６上、及びソース・ドレイン部
形成予定領域のダイアモンド半導体層１２上に、タング
ステンから成るゲート電極１８Ａ及びソース・ドレイン
電極１８Ｂを選択的に成長させる。マスク層１６によっ
て被覆されていないダイアモンド絶縁層１４の頂面１４
Ａ上には、電子密度の差に起因してタングステンが成長
しない。これによって、図２の（Ｃ）に模式的な一部断
面図を示すように、ダイアモンド絶縁層１４上に形成さ
れたマスク層１６の面積がダイアモンド絶縁層１４の面
積よりも小さい、ＭＩＳ型電界効果トランジスタをセル
フアライメントにて作製することができる。言い換えれ
ば、チャネル長よりも狭いゲート長を有するＭＩＳ型電
界効果トランジスタを作製することができる。尚、ダイ
アモンド半導体層１２上に成長したソース・ドレイン電
極１８Ｂがマスク層１６と接触することを一層確実に防
止するために、ダイアモンド絶縁層１４の厚さｔ1より
もソース・ドレイン電極１８Ｂの厚さｔ2を薄くするこ
とが望ましい。
【００３７】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した使用材料、各種条件あるい
は数値は例示であり、適宜変更することができる。
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した使用材料、各種条件あるい
は数値は例示であり、適宜変更することができる。
【００３８】実施例においては基体として単結晶シリコ
ン基板を用いたが、その代わりにサファイア基板等を用
いることもできる。また、これらの基板上に水素化アモ
ルファスシリコン（ａ−Ｓｉ：Ｈ）、ポリシリコン、単
結晶シリコン、ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ等の
薄膜を形成しておき、かかる薄膜を基体として用いるこ
ともできる。ダイアモンドをＳｉＣに置き換えてもよ
い。また、導電材料として、タングステンの代わりに、
アルミニウム、モリブデン、金又はチタンシリサイドを
用いることができる。選択ＣＶＤ法を用いたアルミニウ
ムの成膜条件を一例として以下に例示する。 アルミニウム ガス流量：ジメチルアルミニウムハイドライト＝０．１
３Ｐａ 全圧： １６０Ｐａ 温度： ２７０゜Ｃ
ン基板を用いたが、その代わりにサファイア基板等を用
いることもできる。また、これらの基板上に水素化アモ
ルファスシリコン（ａ−Ｓｉ：Ｈ）、ポリシリコン、単
結晶シリコン、ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＣ、ＢＮ等の
薄膜を形成しておき、かかる薄膜を基体として用いるこ
ともできる。ダイアモンドをＳｉＣに置き換えてもよ
い。また、導電材料として、タングステンの代わりに、
アルミニウム、モリブデン、金又はチタンシリサイドを
用いることができる。選択ＣＶＤ法を用いたアルミニウ
ムの成膜条件を一例として以下に例示する。 アルミニウム ガス流量：ジメチルアルミニウムハイドライト＝０．１
３Ｐａ 全圧： １６０Ｐａ 温度： ２７０゜Ｃ
【００３９】マスク層は、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｔｉ等のア
ルミニウム合金やポリシリコン、水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）、ＳｉＯX、ＳｉＮXから構成す
ることもできる。
ｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｔｉ等のア
ルミニウム合金やポリシリコン、水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）、ＳｉＯX、ＳｉＮXから構成す
ることもできる。
【００４０】
【発明の効果】以上の説明のように、本発明によれば、
従来技術の隘路となっていたダイアモンド薄膜を構成材
料としたＭＩＳ型電界効果トランジスタの各電極をセル
フアライメントにて簡便な方法で作製できるので、生産
性良く、且つ安価に高性能のダイアモンド半導体装置を
製造することができる。
従来技術の隘路となっていたダイアモンド薄膜を構成材
料としたＭＩＳ型電界効果トランジスタの各電極をセル
フアライメントにて簡便な方法で作製できるので、生産
性良く、且つ安価に高性能のダイアモンド半導体装置を
製造することができる。
【００４１】本発明のＭＩＳ型電界効果トランジスタの
作製方法の好ましい態様においては、ダイアモンド絶縁
層上のマスク層の一部分を除去し、ダイアモンド絶縁層
の一部分を露出させ、また、本発明のＭＩＳ型電界効果
トランジスタの好ましい態様においては、ダイアモンド
絶縁層上に形成されたマスク層の面積がダイアモンド絶
縁層の面積よりも小さく、あるいは又、チャネル長より
も狭いゲート長を有するので、ゲート電極とソース・ド
レイン電極とがつながり導通することを確実に防止する
ことができる。
作製方法の好ましい態様においては、ダイアモンド絶縁
層上のマスク層の一部分を除去し、ダイアモンド絶縁層
の一部分を露出させ、また、本発明のＭＩＳ型電界効果
トランジスタの好ましい態様においては、ダイアモンド
絶縁層上に形成されたマスク層の面積がダイアモンド絶
縁層の面積よりも小さく、あるいは又、チャネル長より
も狭いゲート長を有するので、ゲート電極とソース・ド
レイン電極とがつながり導通することを確実に防止する
ことができる。
【００４２】本発明のＭＩＳ型電界効果トランジスタに
おいては、ソース・ドレイン電極がダイアモンド絶縁層
の側壁まで延びているので、チャネル領域の機械的強度
を高めることができる。
おいては、ソース・ドレイン電極がダイアモンド絶縁層
の側壁まで延びているので、チャネル領域の機械的強度
を高めることができる。
【図１】実施例１のＭＩＳ型電界効果トランジスタ作製
方法の各工程を説明するための基体等の模式的な一部断
面図である。
方法の各工程を説明するための基体等の模式的な一部断
面図である。
【図２】実施例２のＭＩＳ型電界効果トランジスタ作製
方法の各工程を説明するための基体等の模式的な一部断
面図である。
方法の各工程を説明するための基体等の模式的な一部断
面図である。
【図３】本発明のＭＩＳ型電界効果トランジスタ作製方
法の実施に適したＣＶＤ装置の概要図である。
法の実施に適したＣＶＤ装置の概要図である。
【図４】従来のＭＩＳ型電界効果トランジスタ作製方法
の各工程を説明するための基体等の模式的な一部断面図
である。
の各工程を説明するための基体等の模式的な一部断面図
である。
１０ 基体 １２ ダイアモンド半導体層 １４ ダイアモンド絶縁層 １６ マスク層 １８Ａ ゲート電極 １８Ｂ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２３Ｃ 16/26 Ｃ２３Ｆ 4/00 Ａ 8417−4Ｋ Ｈ０１Ｌ 21/205 21/314 Ａ 29/43
Claims (9)
- 【請求項１】（イ）基体上にダイアモンド半導体層を形
成する工程と、 （ロ）該ダイアモンド半導体層上にダイアモンド絶縁層
を形成し、次いで該ダイアモンド絶縁層上に導電材料か
ら成るマスク層を形成し、ゲート部形成予定領域以外の
領域のマスク層及びダイアモンド絶縁層を除去し、ソー
ス・ドレイン部形成予定領域のダイアモンド半導体層を
露出させる工程と、 （ハ）該マスク層上、及びソース・ドレイン部形成予定
領域のダイアモンド半導体層上に、導電材料から成るゲ
ート電極及びソース・ドレイン電極を選択的に成長させ
る工程、から成ることを特徴とするＭＩＳ型電界効果ト
ランジスタの作製方法。 - 【請求項２】前記工程（ロ）と工程（ハ）の間に、ダイ
アモンド絶縁層上のマスク層の一部分を除去し、ダイア
モンド絶縁層の一部分を露出させる工程を含むことを特
徴とする請求項１に記載のＭＩＳ型電界効果トランジス
タの作製方法。 - 【請求項３】導電材料は、タングステン、アルミニウ
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から成り、ＣＶＤ法にて形成されること
を特徴とする請求項１又は請求項２に記載のＭＩＳ型電
界効果トランジスタの作製方法。 - 【請求項４】マスク層はアルミニウム若しくはアルミニ
ウム合金から成り、スパッタ法にて形成されることを特
徴とする請求項１乃至請求項３のいずれか１項に記載の
ＭＩＳ型電界効果トランジスタの作製方法。 - 【請求項５】（イ）基体上に形成されたダイアモンド半
導体層と、 （ロ）該ダイアモンド半導体層のゲート部領域上に形成
されたダイアモンド絶縁層と、該ダイアモンド絶縁層上
に形成された導電材料から成るマスク層と、該マスク層
上に形成された導電材料から成るゲート電極と、 （ハ）該ダイアモンド半導体層のソース・ドレイン部領
域上に形成され、ダイアモンド絶縁層の側壁まで延びた
ソース・ドレイン電極、から成ることを特徴とするＭＩ
Ｓ型電界効果トランジスタ。 - 【請求項６】ダイアモンド絶縁層上に形成された前記マ
スク層の面積は、ダイアモンド絶縁層の面積よりも小さ
いことを特徴とする請求項５に記載のＭＩＳ型電界効果
トランジスタ。 - 【請求項７】チャネル長よりも狭いゲート長を有するこ
とを特徴とする請求項５に記載のＭＩＳ型電界効果トラ
ンジスタ。 - 【請求項８】導電材料は、タングステン、アルミニウ
ム、モリブデン、金及びチタンシリサイドから成る群か
ら選ばれた材料から成ることを特徴とする請求項５乃至
請求項７のいずれか１項に記載のＭＩＳ型電界効果トラ
ンジスタ。 - 【請求項９】マスク層はアルミニウム若しくはアルミニ
ウム合金から成ることを特徴とする請求項５乃至請求項
８のいずれか１項に記載のＭＩＳ型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13497594A JPH07321317A (ja) | 1994-05-25 | 1994-05-25 | Ｍｉｓ型電界効果トランジスタ及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13497594A JPH07321317A (ja) | 1994-05-25 | 1994-05-25 | Ｍｉｓ型電界効果トランジスタ及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321317A true JPH07321317A (ja) | 1995-12-08 |
Family
ID=15140989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13497594A Pending JPH07321317A (ja) | 1994-05-25 | 1994-05-25 | Ｍｉｓ型電界効果トランジスタ及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321317A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
| JP2009054641A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
| JP2012513675A (ja) * | 2008-12-22 | 2012-06-14 | レイセオン カンパニー | ダイアモンド層を有する窒化ガリウム・デバイスの製造 |
-
1994
- 1994-05-25 JP JP13497594A patent/JPH07321317A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
| JP2009054641A (ja) * | 2007-08-23 | 2009-03-12 | National Institute Of Advanced Industrial & Technology | 高出力ダイヤモンド半導体素子 |
| JP2012513675A (ja) * | 2008-12-22 | 2012-06-14 | レイセオン カンパニー | ダイアモンド層を有する窒化ガリウム・デバイスの製造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470606B2 (en) | Masking methods | |
| US6432830B1 (en) | Semiconductor fabrication process | |
| KR100508548B1 (ko) | 쇼트키 장벽 트랜지스터 및 그 제조방법 | |
| JPH08186085A (ja) | 半導体装置の製造方法 | |
| KR0147242B1 (ko) | 내화성 금속 규화물 형성부를 가진 반도체 장치의 제조방법 | |
| JPH04133313A (ja) | 半導体作製方法 | |
| JP2738333B2 (ja) | 半導体装置の製造方法 | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| CN114171392B (zh) | 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法 | |
| JP2008112750A (ja) | 半導体素子製造方法 | |
| US6524958B2 (en) | Method of forming channel in thin film transistor using non-ionic excited species | |
| KR930002673B1 (ko) | 고융점금속 성장방법 | |
| JPH07321317A (ja) | Ｍｉｓ型電界効果トランジスタ及びその作製方法 | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| JP3221159B2 (ja) | 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ | |
| US6797598B2 (en) | Method for forming an epitaxial cobalt silicide layer on MOS devices | |
| JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP2652368B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3160269B2 (ja) | 半導体装置の作製方法 | |
| JP3142836B2 (ja) | 半導体装置 | |
| KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP3348556B2 (ja) | ダイアモンドのエッチング方法 | |
| JP2652369B2 (ja) | 半導体装置の作製方法 |