KR100285938B1 - 폴리실리콘 전극 형성 방법 - Google Patents
폴리실리콘 전극 형성 방법 Download PDFInfo
- Publication number
- KR100285938B1 KR100285938B1 KR1019980013233A KR19980013233A KR100285938B1 KR 100285938 B1 KR100285938 B1 KR 100285938B1 KR 1019980013233 A KR1019980013233 A KR 1019980013233A KR 19980013233 A KR19980013233 A KR 19980013233A KR 100285938 B1 KR100285938 B1 KR 100285938B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- layer
- etching
- primary
- polysilicon layer
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
실리콘 기판위의 활성영역에 게이트 산화막을 성장시킨 후 폴리실리콘을 얇게 증착하고 사진 식각 공정을 거쳐 넓은 임계폭을 가지는 1차 게이트 전극을 형성하고 그 위에 다시 폴리실리콘을 두껍게 증착, 사진 식각 공정을 거쳐 좁은 임계폭을 가지는 2차 게이트 전극과 1차 게이트 전극 측벽에 스페이서를 동시에 형성한다. 그 후 1차 게이트 전극을 식각하여 게이트 산화막 양 측벽에 1차 게이트 전극의 스페이서와 동일한 모양을 지닌 스페이서를 형성한다.
Description
본 발명은 폴리실리콘 전극 형성 방법에 관한 것으로, 보다 더 상세하게는 폴리실리콘을 다층으로 증착하여 스페이서가 있는 게이트 산화막을 제조하는 방법에 관한 것이다.
최근 반도체 집적회로의 고속화와 고집적화가 이루어짐에 따라 반도체 집적회로 소자의 주종을 이루고 있는 모스 트랜지스터는 게이트 절연막 폭과 절연성능이 또한 정밀해야 한다. 그러나 폴리실리콘과 게이트 절연막을 게이트 마스크 패턴에 따라 플라즈마로 건식 식각하는 과정에서 게이트 절연막의 손상과 게이트 전연막 상에 전하가 쌓이는 현상(charge build-up)때문에 소자의 성능 저하를 가중시키는 것이 문제가 되고 있다.
그러면, 도 1을 참고로 하여 종래의 기술에 따른 게이트 전극과 게이트 절연막 형성 방법에 대하여 설명한다.
도 1에서 도시한 바와 같이, 규소 기판(1) 위에 열산화 공정을 통하여 게이트 절연막(2)을 성장시키고 그 위에 폴리실리콘(3)을 저압 화학 기상 증착법(LPCVD:low pressure chemical vapor deposition)으로 일정두께를 증착시킨다. 그 다음 감광막(4)을 도포한 후에 게이트 마스크로 게이트 전극의 영역을 정의해 주고 건식 식각으로 나머지 부분을 제거하여 게이트 전극(3)과 게이트 절연막(2)을 형성한다. 이 때 건식 식각은 대부분 플라즈마 식각으로 이루어진다. 플라즈마 식각은 석영관 내에 에칭 가스를 0.1torr정도 넣고 외부에서 13.56MHz의 고주파(rf)전력을 가해 전자가 고에너지 상태가 된 상태에서 에칭 가스와 충돌하여 플라즈마가 발생하고 이것은 등방적인 식각을 한다.
그런데 플라즈마로 식각하는 과정에서 다음과 같은 문제점이 발생하여 소자의 성능을 떨어뜨린다. 첫째, 게이트 전극 아래 게이트 절연막의 가로 방향으로 과도하게 에칭되어 채널의 길이가 짧아진다. 채널의 길이가 짧아지면 모스 트랜지스터의 작동이 드레인 전압의 영향을 많이 받게 되어 핫 캐리어(hot carrier)가 발생하고 이것은 기판 전류의 원인이 된다. 둘째, 플라즈마에 의한 게이트 절연막 측벽의 격자 결함을 가져와 물리적 손상(damage)을 가져오고 이것은 절연막의 성능 저하를 일으킨다. 셋째, 플라즈마 에칭시 건식 식각 양산 장치에서 형성되는 전자의 영향으로 폴리실리콘에 전하가 쌓이는 현상이 일어난다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 게이트 산화막을 플라즈마 식각할 때 게이트 산화막 모서리의 언더 컷(under cut)과 손상을 방지하는 것이 과제이다.
도1은 종래의 게이트 전극과 게이트 산화막을 도시한 단면도이고,
도2a 내지 도2d는 본 발명에 따른 게이트 전극과 게이트 산화막 형성 방법을 공정 순서에 따라 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 게이트 전극과 게이트 산화막 형성 방법에서는 게이트 산화막을 성장시킨 실리콘 기판에 얇게 폴리실리콘을 증착시켜 넓은 임계폭(CD:critical demension)의 1차 폴리실리콘층을 형성한다. 이어서 그 위에 두껍게 폴리실리콘을 다시 증착시킨 다음 1차 폴리실리콘층보다 좁은 임계폭을 가지는 마스크를 이용하여 다층 폴리실리콘층을 형성하고 1차 폴리실리콘층의 측벽에 스페이서를 형성한다. 그 후 넓은 1차 폴리실리콘층과 산화막을 식각하여 다층 폴리실리콘 전극과 스페이서가 형성된 게이트 산화막을 형성하는 것을 특징으로 한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다층 폴리실리콘 전극 형성 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
제2a도 내지 제2d도는 본 발명에 따른 다층 폴리실리콘 전극 형성 방법을 공정 순서에 따라 도시한 실리콘 기판의 단면도로써 특히, 다층 폴리실리콘을 이용하여 게이트 전극과 게이트 산화막을 형성하는 방법을 나타낸 것이다.
제2a도에서와 같이 반응로에 실리콘 기판(1)을 넣고 O2가스를 주입하여 900∼1,000℃정도에서 실리콘 기판 위에 게이트 산화막(2)을 성장시킨다. 그런 다음 게이트 산화막 위에 1차 폴리실리콘을 증착하기 위하여 반응로에 100% SiH4를 주입하여 0.2torr정도의 압력과 625℃정도의 온도하에서 저압 화학 기상 증착법(LPCVD:low pressure chemical vapor deposition)으로 게이트 산화막과 비슷한 두께(ㄴ)로 폴리실리콘(3)을 증착한다. 이렇게 게이트 산화막 두께(ㄱ)와 비슷하게 1차 폴리실리콘(ㄴ)을 증착하는 것은 이 후 게이트 산화막을 식각하는 공정에서 실리콘 기판까지 과도하게 식각되는 것을 방지하기 위해서이다. 그런 다음 감광막(4)을 도포하고 이 후 증착될 2차 폴리실리콘층의 임계폭보다 넓은 1차 폴리실리콘층의 패턴이 들어있는 마스크를 감광막 위에 옮겨 현상하고 노광한 후 게이트 산화막과의 식각 선택비를 고려하여 CF4-O2가스로 식각한다. 1차 폴리실리콘층의 임계폭이 2차 폴리실리콘층보다 넓은 이유는 이 후 공정에서 게이트 산화막을 플라즈마 식각함에 있어서 게이트 산화막의 폭을 게이트 전극보다 넓게 하여 식각으로 인하여 발생하는 게이트 산화막의 과도한 식각과 손상을 막기 위해서이다. 이 때 게이트 산화막은 식각하지 않는다.
그 다음으로 제2b도에서와 같이 2차 폴리실리콘(5)을 상기의 결과물에 두껍게 증착한다. 2차 폴리실리콘을 증착시킬 때도 1차 폴리실리콘을 증착하는 것과 마찬가지로 반응로에 100% SiH4를 주입하여 0.2torr정도의 압력하에서 저압 화학 기상 증착법으로 1차 폴리실리콘보다는 균일하고 두꺼운 폴리실리콘(3)을 증착한다. 이렇게 두꺼운 2차 폴리실리콘을 증착하는 것도 이 후 2차 폴리실리콘을 식각하는 과정에서 2차 폴리실리콘이 얇거나 균일하지 않으면 게이트 산화막이나 1차 폴리실리콘이 식각될 수도 있기 때문이다.
다음으로 제2c도에서와 같이 2차 폴리실리콘(5)을 식각하기 위하여 상기의 결과물에 감광막(4)을 도포하고 1차 폴리실리콘층(5)보다 임계폭이 좁은 패턴을 감광막 위에 옮긴다. 그런 다음 노광, 현상한 후에 C2F6를 반응가스로 하여 2차 폴리실리콘을 플라즈마 식각한다. 이런 과정을 거치면 1차 폴리실리콘층에 2차 폴리실리콘으로 인한 스페이서(6)가 형성된다. 이 때 게이트 절연막과 1차 폴리실리콘층 그리고 2차 폴리실리콘층은 계단 모양을 띄게 된다.
다음으로 제2d도에서와 상기의 결과물에 연속적으로 C2F6가스를 이용하여 스페이서가 형성된 1차 폴리실리콘을 식각하면 게이트 산화막의 두께와 1차 폴리실리콘막의 두께가 같으므로 1차 폴리실리콘의 형태와 동일한 스페이서를 가진 게이트 절연막이 형성된다.
이상에서 설명한 바와 같이 본 발명은 게이트 산화막과 게이트 전극을 형성함에 있어서 얇고 넓은 1차 폴리실리콘과 두껍고 좁은 2차 폴리실리콘을 연속하여 증착, 형성함으로써 종래 게이트 산화막과 게이트 전극을 형성하기 위해 사용되는 플라즈마 식각의 공정에서 발생하는 격자 결함이나 과도 식각으로 인한 핫 캐리어 발생 등과 같은 소자의 성능 저하를 방지할 수 있다.
Claims (3)
- 실리콘 기판 위에 게이트 산화막을 성장시킨 후 1차 폴리실리콘을 증착하는 단계와; 사진 식각 공정에 의하여 상기 1차 폴리실리콘을 식각하여 1차 폴리실리콘층을 형성하는 단계와; 상기 1차 폴리실리콘층 위에 1차 폴리실리콘층보다 두껍게 다시 2차 폴리실리콘을 증착하는 단계와; 상기 2차 폴리실리콘을 사진 식각 공정을 거쳐 2차 폴리실리콘 층을 형성하여 1차 폴리실리콘 층의 양측벽에 스페이서를 형성하는 단계와; 상기 1차 폴리실리콘층의 스페이서를 식각하여 양측벽에 스페이서를 지닌 게이트 절연막을 형성하는 단계를 포함하는 다층 폴리실리콘 전극 제조방법.
- 청구항 1에서, 상기 1차 폴리실리콘을 증착시키는 단계에 있어서, 상기 1차 폴리실리콘의 두께를 게이트 산화막과 같은 두께로 증착하는 것을 특징으로 하는 다층 폴리실리콘 전극 제조방법.
- 청구항 1에서 상기 1차 폴리실리콘에 2차 폴리실리콘층보다 넓은 임계폭을 가지는 마스크 패턴을 사진 식각 공정을 통하여 1차 폴리실리콘층을 형성하는 것을 특징으로 하는 다층 폴리실리콘 전극 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013233A KR100285938B1 (ko) | 1998-04-14 | 1998-04-14 | 폴리실리콘 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013233A KR100285938B1 (ko) | 1998-04-14 | 1998-04-14 | 폴리실리콘 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080170A KR19990080170A (ko) | 1999-11-05 |
| KR100285938B1 true KR100285938B1 (ko) | 2001-05-02 |
Family
ID=37514586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013233A KR100285938B1 (ko) | 1998-04-14 | 1998-04-14 | 폴리실리콘 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100285938B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559036B1 (ko) * | 1999-11-09 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
-
1998
- 1998-04-14 KR KR1019980013233A patent/KR100285938B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990080170A (ko) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486039B2 (en) | Method of fabricating a trench isolation structure having sidewall oxide layers with different thicknesses | |
| US8105929B2 (en) | Gate control and endcap improvement | |
| KR100437451B1 (ko) | 트랩형 비휘발성 메모리 장치의 제조 방법 | |
| KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100285938B1 (ko) | 폴리실리콘 전극 형성 방법 | |
| KR100983724B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100668509B1 (ko) | 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법 | |
| KR100731115B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
| KR100335483B1 (ko) | 반도체소자의스페이서형성방법 | |
| KR0172843B1 (ko) | 반도체소자의 제조방법 | |
| KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| KR100688778B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020010816A (ko) | 반도체소자의 콘택 형성 방법 | |
| KR20040005381A (ko) | 씨모스 이미지 센서 소자의 제조방법 | |
| KR20010021393A (ko) | 반도체 디바이스 및 그 형성 방법과, 콘택트 개구 형성 방법 | |
| KR100929426B1 (ko) | 반도체 소자의 듀얼 게이트 산화막 형성 방법 | |
| KR100688777B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100552806B1 (ko) | 박막 커패시터 제조 방법 | |
| JPH08111525A (ja) | 半導体装置及びその製造方法 | |
| KR20090071053A (ko) | 반도체 메모리소자의 소자분리막 형성방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| KR20000026228A (ko) | 플래쉬 메모리 셀 및 그의 제조 방법 | |
| JPH02303165A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| KR20060029383A (ko) | 비휘발성 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |