JPH10106967A - イオン注入法 - Google Patents
イオン注入法Info
- Publication number
- JPH10106967A JPH10106967A JP25518896A JP25518896A JPH10106967A JP H10106967 A JPH10106967 A JP H10106967A JP 25518896 A JP25518896 A JP 25518896A JP 25518896 A JP25518896 A JP 25518896A JP H10106967 A JPH10106967 A JP H10106967A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ion implantation
- temperature
- irradiation
- baking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】イオン注入時のウェハー上のレジストから発生
するアウトガスを抑制することにより、イオン注入装置
内のイオン注入時の真空悪化やレジストから発生するア
ウトガス成分による汚れを抑制する。 【解決手段】シリコンウェハー１上に、酸化シリコン
膜、窒化膜あるいはＷＳｉ、ＭｏＳｉ、ＰｏｌｙーＳｉ
等の半導体製造プロセスにおいて形成された層２を介
し、イオン注入する領域を形成するためにパターニング
し、１４０℃以下でベークされたレジスト面全面３にＵ
Ｖ照射４を行う。ＵＶ条件は、レジストが比較的薄い場
合、例えば１μｍ以下の場合、初期の温度条件として
は、ベーク温度以上２００℃未満が好ましい。レジスト
が比較的厚い場合、例えば１μｍ〜３μｍの間の場合、
初期の温度条件としては、ベーク温度以上レジストの耐
熱温度未満が好ましい。このようにＵＶ照射したレジス
ト面全面に、イオン注入を行う。
するアウトガスを抑制することにより、イオン注入装置
内のイオン注入時の真空悪化やレジストから発生するア
ウトガス成分による汚れを抑制する。 【解決手段】シリコンウェハー１上に、酸化シリコン
膜、窒化膜あるいはＷＳｉ、ＭｏＳｉ、ＰｏｌｙーＳｉ
等の半導体製造プロセスにおいて形成された層２を介
し、イオン注入する領域を形成するためにパターニング
し、１４０℃以下でベークされたレジスト面全面３にＵ
Ｖ照射４を行う。ＵＶ条件は、レジストが比較的薄い場
合、例えば１μｍ以下の場合、初期の温度条件として
は、ベーク温度以上２００℃未満が好ましい。レジスト
が比較的厚い場合、例えば１μｍ〜３μｍの間の場合、
初期の温度条件としては、ベーク温度以上レジストの耐
熱温度未満が好ましい。このようにＵＶ照射したレジス
ト面全面に、イオン注入を行う。
Description
【０００１】
【発明の属する技術分野】本発明はウェハー上へのイオ
ン注入法に関し、特にイオン注入前のウェハー上のレジ
ストに対しての処理方法に関するものである。
ン注入法に関し、特にイオン注入前のウェハー上のレジ
ストに対しての処理方法に関するものである。
【０００２】
【従来の技術】従来のイオン注入法は、シリコンウェハ
ー上に酸化シリコン膜、窒化膜あるいはＷＳｉ、ＭｏＳ
ｉ、ＰｏｌｙーＳｉ等の半導体製造プロセスにおいて形
成された層を介し、イオン注入する領域を形成するため
にパターニングされ、そのパターニングされたレジスト
の形状を崩さないために１４０℃以下でベークされた
後、ウェハー上全面に付着させたレジストに対し、イオ
ン注入を行うというものであった。
ー上に酸化シリコン膜、窒化膜あるいはＷＳｉ、ＭｏＳ
ｉ、ＰｏｌｙーＳｉ等の半導体製造プロセスにおいて形
成された層を介し、イオン注入する領域を形成するため
にパターニングされ、そのパターニングされたレジスト
の形状を崩さないために１４０℃以下でベークされた
後、ウェハー上全面に付着させたレジストに対し、イオ
ン注入を行うというものであった。
【０００３】しかし、前述の従来技術では、レジストの
硬化状態は不十分なため、レジスト面に対しイオン注入
を行うことにより、レジスト内部よりアウトガスが発生
し、イオン注入装置内の真空悪化につながり、結局、以
下のような問題点を生じさせていた。
硬化状態は不十分なため、レジスト面に対しイオン注入
を行うことにより、レジスト内部よりアウトガスが発生
し、イオン注入装置内の真空悪化につながり、結局、以
下のような問題点を生じさせていた。
【０００４】第一に、真空悪化によるイオン注入量の変
動、つまり、所望の設定イオン注入量と処理後のイオン
注入量に差が生じる問題（真空悪化によるイオンの中性
化）。
動、つまり、所望の設定イオン注入量と処理後のイオン
注入量に差が生じる問題（真空悪化によるイオンの中性
化）。
【０００５】第二に、イオン注入時のレジストからのア
ウトガス成分による装置内の汚れを起因とするイオン注
入量制御の異常が発生。
ウトガス成分による装置内の汚れを起因とするイオン注
入量制御の異常が発生。
【０００６】第三に、イオン注入時のレジストからのア
ウトガス成分による装置内の汚れ清掃実施による装置停
止ロスの発生（装置稼働の低下）。
ウトガス成分による装置内の汚れ清掃実施による装置停
止ロスの発生（装置稼働の低下）。
【０００７】
【発明が解決しようとする課題】本発明は、上述の事情
を考慮してなされたもので、その目的とするところは、
イオン注入時にレジストからのアウトガスを抑制するこ
とにより、真空の悪化がなく、レジストアウトガスの発
生が非常に少ないイオン注入法を提供することにある。
を考慮してなされたもので、その目的とするところは、
イオン注入時にレジストからのアウトガスを抑制するこ
とにより、真空の悪化がなく、レジストアウトガスの発
生が非常に少ないイオン注入法を提供することにある。
【０００８】
【課題を解決するための手段】本発明のイオン注入法
は、シリコンウェハー上に酸化シリコン膜、窒化膜ある
いはＷＳｉ、ＭｏＳｉ、ＰｏｌｙーＳｉ等の半導体製造
プロセスにおいて形成された層を介し、レジストをパタ
ーニングする工程、前記レジストをベークする工程、ベ
ークされた前記レジストにＵＶ照射を施す工程、イオン
注入する工程を有することを特徴とする。
は、シリコンウェハー上に酸化シリコン膜、窒化膜ある
いはＷＳｉ、ＭｏＳｉ、ＰｏｌｙーＳｉ等の半導体製造
プロセスにおいて形成された層を介し、レジストをパタ
ーニングする工程、前記レジストをベークする工程、ベ
ークされた前記レジストにＵＶ照射を施す工程、イオン
注入する工程を有することを特徴とする。
【０００９】また、ＵＶ照射の温度がベーク温度以上で
あることを特徴とする。
あることを特徴とする。
【００１０】さらにまた、ベーク温度が１４０℃以下で
あることを特徴とする。
あることを特徴とする。
【００１１】
【作用】本発明の作用を述べれば、パターニングし１４
０℃以下でベークされた硬化不十分なレジスト面全面に
ＵＶ照射することにより、レジストがさらに硬化がすす
み、レジスト内の脱ガスが十分されるため、イオン注入
時のレジストアウトガス発生が非常に少ない。
０℃以下でベークされた硬化不十分なレジスト面全面に
ＵＶ照射することにより、レジストがさらに硬化がすす
み、レジスト内の脱ガスが十分されるため、イオン注入
時のレジストアウトガス発生が非常に少ない。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。
て詳細に説明する。
【００１３】図１は本発明の実施の形態を工程順に示す
図である。（ａ）図のように、シリコンウェハー上１に
酸化シリコン膜、窒化膜あるいはＷＳｉ、ＭｏＳｉ、Ｐ
ｏｌｙーＳｉ等の半導体製造プロセスにおいて形成され
た層２を介し、イオン注入する領域を形成するためにパ
ターニングし、１４０℃以下でベークされたレジスト面
全面３にＵＶ照射４を行う。
図である。（ａ）図のように、シリコンウェハー上１に
酸化シリコン膜、窒化膜あるいはＷＳｉ、ＭｏＳｉ、Ｐ
ｏｌｙーＳｉ等の半導体製造プロセスにおいて形成され
た層２を介し、イオン注入する領域を形成するためにパ
ターニングし、１４０℃以下でベークされたレジスト面
全面３にＵＶ照射４を行う。
【００１４】ＵＶ条件は、レジストの膜厚、マスクの表
面積、イオン注入での注入エネルギーの大きさ、注入す
るイオンの濃度等により変化するものである。
面積、イオン注入での注入エネルギーの大きさ、注入す
るイオンの濃度等により変化するものである。
【００１５】一例を挙げれば、レジストが比較的薄い場
合、例えば１μｍ以下の場合、初期の温度条件として
は、ベーク温度以上２００℃未満が好ましい。レジスト
が薄くなるほど初期の温度条件も低く設定するのが望ま
しい。レジストが厚くなるにつれて初期の温度条件を高
く設定するのが望ましい。これは、レジストが薄ければ
硬化させるのに必要なエネルギーが少なくてすむと考え
られるからである。また、レジストが比較的薄い場合に
は、ＵＶランプのＬｏｗの状態をＵＶランプのＨｉｇｈ
の状態より短く設定するのが好ましい。すなわち、
（ａ）のようにＵＶ照射をできるだけ高出力で長くした
方が良い。こうすることにより、レジストを十分硬化さ
せ、レジストの剥離性を向上させるのに役立つからであ
る。ＵＶ照射の時間は、Ｌｏｗの状態がＨｉｇｈの状態
より短ければ、特に限定されないが、Ｌｏｗの照射時間
を１秒〜６０秒くらいの間で設定するのが好ましい。Ｈ
ｉｇｈの状態は、やはりＬｏｗの状態より長ければ、特
に限定されない。ただし、あまりに長いと、量産性等の
観点から、適当でない場合も生ずる。以上は、レジスト
の膜厚以外の他の要素を考慮しない場合の原則を示した
ものであり、したがって、レジストの膜厚が比較的薄い
場合であっても、マスクの表面積が大きかったり、注入
するエネルギーが大きかったり、あるいは、注入するイ
オン濃度が高い場合には、以下に述べるような、レジス
トが比較的厚い場合のＵＶ条件を設定する必要がある場
合も生じる。
合、例えば１μｍ以下の場合、初期の温度条件として
は、ベーク温度以上２００℃未満が好ましい。レジスト
が薄くなるほど初期の温度条件も低く設定するのが望ま
しい。レジストが厚くなるにつれて初期の温度条件を高
く設定するのが望ましい。これは、レジストが薄ければ
硬化させるのに必要なエネルギーが少なくてすむと考え
られるからである。また、レジストが比較的薄い場合に
は、ＵＶランプのＬｏｗの状態をＵＶランプのＨｉｇｈ
の状態より短く設定するのが好ましい。すなわち、
（ａ）のようにＵＶ照射をできるだけ高出力で長くした
方が良い。こうすることにより、レジストを十分硬化さ
せ、レジストの剥離性を向上させるのに役立つからであ
る。ＵＶ照射の時間は、Ｌｏｗの状態がＨｉｇｈの状態
より短ければ、特に限定されないが、Ｌｏｗの照射時間
を１秒〜６０秒くらいの間で設定するのが好ましい。Ｈ
ｉｇｈの状態は、やはりＬｏｗの状態より長ければ、特
に限定されない。ただし、あまりに長いと、量産性等の
観点から、適当でない場合も生ずる。以上は、レジスト
の膜厚以外の他の要素を考慮しない場合の原則を示した
ものであり、したがって、レジストの膜厚が比較的薄い
場合であっても、マスクの表面積が大きかったり、注入
するエネルギーが大きかったり、あるいは、注入するイ
オン濃度が高い場合には、以下に述べるような、レジス
トが比較的厚い場合のＵＶ条件を設定する必要がある場
合も生じる。
【００１６】次に、レジストが比較的厚い場合、例えば
１μｍ〜３μｍの間の場合、初期の温度条件としては、
ベーク温度以上レジストの耐熱温度未満が好ましい。こ
れは、ベーク温度以下であるとレジストの硬化をベーク
時よりさらに促進するという観点から適当でなく、ま
た、レジストの耐熱温度を越えてしまうと、レジストが
破壊されるからである。レジストが薄くなるほど初期の
温度条件も低く設定するのが望ましい。レジストが厚く
なるにつれて初期の温度条件を高く設定するのが望まし
い。これは、レジストが薄ければ硬化させるのに必要な
エネルギーが少なくてすむと考えられるからである。ま
た、レジストが比較的厚い場合には、ＵＶランプのＬｏ
ｗの状態をＨｉｇｈの状態より長く設定するのが好まし
い。すなわち、（ｂ）のように１８０℃以上のレジスト
が発泡しない程度の温度でＵＶ照射をできるだけ低出力
で長く処理した方がよい。これによって、レジスト内部
深くまで硬化が行われ、レジストアウトガス抑制に効果
的である。ＵＶ照射の時間は、Ｌｏｗの状態をＨｉｇｈ
の状態より長ければ、特に限定されないが、Ｌｏｗの照
射時間を１秒〜６０秒くらいの間で設定するのが好まし
い。Ｈｉｇｈの状態は、やはりＬｏｗの状態より短けれ
ば、特に限定されない。ただし、あまりに長すぎると、
量産性等の観点から、適当でない場合も生ずる。レジス
トの膜厚によっては、Ｌｏｗ、Ｈｉｇｈの照射時間がほ
ぼ等しくなる場合もあることはもとよりである。
１μｍ〜３μｍの間の場合、初期の温度条件としては、
ベーク温度以上レジストの耐熱温度未満が好ましい。こ
れは、ベーク温度以下であるとレジストの硬化をベーク
時よりさらに促進するという観点から適当でなく、ま
た、レジストの耐熱温度を越えてしまうと、レジストが
破壊されるからである。レジストが薄くなるほど初期の
温度条件も低く設定するのが望ましい。レジストが厚く
なるにつれて初期の温度条件を高く設定するのが望まし
い。これは、レジストが薄ければ硬化させるのに必要な
エネルギーが少なくてすむと考えられるからである。ま
た、レジストが比較的厚い場合には、ＵＶランプのＬｏ
ｗの状態をＨｉｇｈの状態より長く設定するのが好まし
い。すなわち、（ｂ）のように１８０℃以上のレジスト
が発泡しない程度の温度でＵＶ照射をできるだけ低出力
で長く処理した方がよい。これによって、レジスト内部
深くまで硬化が行われ、レジストアウトガス抑制に効果
的である。ＵＶ照射の時間は、Ｌｏｗの状態をＨｉｇｈ
の状態より長ければ、特に限定されないが、Ｌｏｗの照
射時間を１秒〜６０秒くらいの間で設定するのが好まし
い。Ｈｉｇｈの状態は、やはりＬｏｗの状態より短けれ
ば、特に限定されない。ただし、あまりに長すぎると、
量産性等の観点から、適当でない場合も生ずる。レジス
トの膜厚によっては、Ｌｏｗ、Ｈｉｇｈの照射時間がほ
ぼ等しくなる場合もあることはもとよりである。
【００１７】また、レジストの表面積が大きい場合、イ
オン注入エネルギーが高い場合、打ち込まれるイオンの
濃度が高い場合もレジストの膜が比較的厚い場合のＵＶ
条件で行うのが好ましい。逆に、マスクの表面積が小さ
い場合、イオン注入エネルギーが低い場合、打ち込まれ
るイオンの濃度が低い場合は、レジストの膜が比較的薄
い場合のＵＶ条件で行うのが好ましい。これは、レジス
トの硬化状態を十分にするためである。次に（ｂ）図の
ようにＵＶ照射したレジスト面全面にイオン注入５をお
こなう。
オン注入エネルギーが高い場合、打ち込まれるイオンの
濃度が高い場合もレジストの膜が比較的厚い場合のＵＶ
条件で行うのが好ましい。逆に、マスクの表面積が小さ
い場合、イオン注入エネルギーが低い場合、打ち込まれ
るイオンの濃度が低い場合は、レジストの膜が比較的薄
い場合のＵＶ条件で行うのが好ましい。これは、レジス
トの硬化状態を十分にするためである。次に（ｂ）図の
ようにＵＶ照射したレジスト面全面にイオン注入５をお
こなう。
【００１８】図３にイオン注入時の装置内の真空特性を
示すが、従来までのＵＶ照射をおこなわないとイオン注
入することにより曲線ａに示すようにレジストアウトガ
スにより真空が悪化していくが、本発明のＵＶ照射実施
により曲線ｂに示すように真空の悪化がなく、レジスト
アウトガスの発生が非常に少ないことがわかり、本発明
が課題解決に有効であることが判断できる。
示すが、従来までのＵＶ照射をおこなわないとイオン注
入することにより曲線ａに示すようにレジストアウトガ
スにより真空が悪化していくが、本発明のＵＶ照射実施
により曲線ｂに示すように真空の悪化がなく、レジスト
アウトガスの発生が非常に少ないことがわかり、本発明
が課題解決に有効であることが判断できる。
【００１９】
【発明の効果】上述のように本発明の製造工程によれ
ば、イオン注入前のウェハー上のレジスト面全面にＵＶ
照射することにより、イオン注入時のレジストからのア
ウトガスを抑制できるため、第一に、真空悪化によるイ
オン注入量の変動、つまり、所望の設定イオン注入量と
処理後のイオン注入量に差が生じなくなる。
ば、イオン注入前のウェハー上のレジスト面全面にＵＶ
照射することにより、イオン注入時のレジストからのア
ウトガスを抑制できるため、第一に、真空悪化によるイ
オン注入量の変動、つまり、所望の設定イオン注入量と
処理後のイオン注入量に差が生じなくなる。
【００２０】第二に、イオン注入時のレジストからのア
ウトガス成分による装置内の汚れを起因とするイオン注
入量制御の異常発生しなくなる。
ウトガス成分による装置内の汚れを起因とするイオン注
入量制御の異常発生しなくなる。
【００２１】第三に、イオン注入時のレジストからのア
ウトガス成分による装置内の汚れ清掃実施による装置停
止ロスが削減でき、装置稼働が向上する。
ウトガス成分による装置内の汚れ清掃実施による装置停
止ロスが削減でき、装置稼働が向上する。
【００２２】さらに第四として、イオン注入後のプラズ
マによるレジスト剥離において、剥離性が向上すること
がわかっている。
マによるレジスト剥離において、剥離性が向上すること
がわかっている。
【図１】本発明のイオン注入法の実施の一形態例の工程
図である。
図である。
【図２】本発明を実施する（ＵＶ照射する）ためのＵＶ
条件プロファイルの例である。
条件プロファイルの例である。
【図３】本発明を実施したときのイオン注入時のイオン
注入装置内の真空特性を示す。
注入装置内の真空特性を示す。
１ ウェハー ２ 酸化シリコン膜、窒化膜あるいはＷＳｉ、ＭｏＳ
ｉ、ＰｏｌｙーＳｉ等の半導体製造プロセスにおいて形
成された層 ３ レジスト層 ４ ＵＶ照射 ５ イオンビーム 曲線ａ ＵＶ照射無し 曲線ｂ ＵＶ照射有り
ｉ、ＰｏｌｙーＳｉ等の半導体製造プロセスにおいて形
成された層 ３ レジスト層 ４ ＵＶ照射 ５ イオンビーム 曲線ａ ＵＶ照射無し 曲線ｂ ＵＶ照射有り
Claims (3)
- 【請求項１】シリコンウェハー上に酸化シリコン膜、窒
化膜あるいはＷＳｉ、ＭｏＳｉ、ＰｏｌｙーＳｉ等の半
導体製造プロセスにおいて形成された層を介し、レジス
トをパターニングする工程、前記レジストをベークする
工程、ベークされた前記レジストにＵＶ照射を施す工
程、イオン注入する工程を有するイオン注入法。 - 【請求項２】前記ＵＶ照射の温度がベーク温度以上であ
る請求項１記載のイオン注入法。 - 【請求項３】前記ベーク温度が１４０℃以下である請求
項１記載のイオン注入法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25518896A JPH10106967A (ja) | 1996-09-26 | 1996-09-26 | イオン注入法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25518896A JPH10106967A (ja) | 1996-09-26 | 1996-09-26 | イオン注入法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10106967A true JPH10106967A (ja) | 1998-04-24 |
Family
ID=17275264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25518896A Withdrawn JPH10106967A (ja) | 1996-09-26 | 1996-09-26 | イオン注入法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10106967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615473B2 (en) | 2002-01-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of introducing ion and method of manufacturing semiconductor device |
| US8999824B2 (en) | 2013-06-25 | 2015-04-07 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device by performing multiple ion implantation processes |
-
1996
- 1996-09-26 JP JP25518896A patent/JPH10106967A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615473B2 (en) | 2002-01-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of introducing ion and method of manufacturing semiconductor device |
| US8999824B2 (en) | 2013-06-25 | 2015-04-07 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device by performing multiple ion implantation processes |
| US9484343B2 (en) | 2013-06-25 | 2016-11-01 | Fuji Electric Co., Ltd. | Insulated gate bipolar transistor with a free wheeling diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121094A (en) | Method of making a semiconductor device with a multi-level gate structure | |
| US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
| TWI598704B (zh) | 用於改良之元件完整性之光阻剝除處理 | |
| TWI686866B (zh) | 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理 | |
| JP2001244345A (ja) | 半導体装置の製造方法 | |
| US20040214448A1 (en) | Method of ashing a photoresist | |
| US6271154B1 (en) | Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile | |
| JP4413880B2 (ja) | 半導体装置の製造方法 | |
| JPH10106967A (ja) | イオン注入法 | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| JP2005159293A (ja) | 基板処理装置及び処理方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04133325A (ja) | パターン形成方法 | |
| KR960013153B1 (ko) | 반도체소자 제조공정의 감광막 제거방법 | |
| JP2803335B2 (ja) | レジストのアッシング方法及びその装置 | |
| US6569739B1 (en) | Method of reducing the effect of implantation damage to shallow trench isolation regions during the formation of variable thickness gate layers | |
| JPH11162936A (ja) | レジスト除去方法及びその装置 | |
| JP2004191833A (ja) | 半導体装置の製造方法 | |
| KR950005476B1 (ko) | 포토리지스트를 이용한 반도체 소자 특성 개선 방법 | |
| JPH0927473A (ja) | レジスト除去方法およびその装置 | |
| KR0164073B1 (ko) | 반도체 소자 제조방법 | |
| KR100811456B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100907889B1 (ko) | 마스크 패턴 형성 방법 | |
| JPH05234880A (ja) | 半導体装置の製造方法 | |
| JPH0845831A (ja) | ポジレジスト膜の残存ガス除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |