JP2000100747A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2000100747A JP2000100747A JP10265407A JP26540798A JP2000100747A JP 2000100747 A JP2000100747 A JP 2000100747A JP 10265407 A JP10265407 A JP 10265407A JP 26540798 A JP26540798 A JP 26540798A JP 2000100747 A JP2000100747 A JP 2000100747A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate oxide
- semiconductor device
- photoresist pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は膜厚の異なるゲート酸化膜の信
頼性を向上すること及び、膜厚の異なるゲート酸化膜を
内蔵する半導体装置を得るのにかかる処理時間を短縮し
半導体装置を製造する上でのスループットを向上するこ
とを実現することにある。 【解決手段】膜厚の異なるゲート酸化膜を有する半導体
装置において、一部、あるいは全てのゲート酸化膜を、
シリコン基板に酸素イオン注入にした後、熱酸化によっ
て作成する。
頼性を向上すること及び、膜厚の異なるゲート酸化膜を
内蔵する半導体装置を得るのにかかる処理時間を短縮し
半導体装置を製造する上でのスループットを向上するこ
とを実現することにある。 【解決手段】膜厚の異なるゲート酸化膜を有する半導体
装置において、一部、あるいは全てのゲート酸化膜を、
シリコン基板に酸素イオン注入にした後、熱酸化によっ
て作成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特にゲ
ート酸化膜厚の異なる半導体装置において酸素イオン注
入により作成された信頼性の高いゲート酸化膜を有する
ことを特徴とする半導体装置の構造及び製造方法に関す
る。
ート酸化膜厚の異なる半導体装置において酸素イオン注
入により作成された信頼性の高いゲート酸化膜を有する
ことを特徴とする半導体装置の構造及び製造方法に関す
る。
【０００２】
【従来の技術】現在半導体装置を有する製品において、
製品に使用する部品点数の削減の要求がある。半導体装
置においては多種の部品を１チップに集積することが要
求されている。その結果、半導体装置においては高いゲ
ート耐圧を要求される厚いゲート酸化膜厚の半導体装置
と、薄いゲート酸化膜厚の半導体装置を同一基板上に作
成する必要が出てきた。ゲート耐圧とは半導体装置にお
けるゲート電極に印加される電圧に対するゲート酸化膜
の耐圧のことで、ゲート酸化膜厚が厚いほど酸化膜の耐
圧は高くなり、かつ膜質が良好であれば信頼性も高くな
る。
製品に使用する部品点数の削減の要求がある。半導体装
置においては多種の部品を１チップに集積することが要
求されている。その結果、半導体装置においては高いゲ
ート耐圧を要求される厚いゲート酸化膜厚の半導体装置
と、薄いゲート酸化膜厚の半導体装置を同一基板上に作
成する必要が出てきた。ゲート耐圧とは半導体装置にお
けるゲート電極に印加される電圧に対するゲート酸化膜
の耐圧のことで、ゲート酸化膜厚が厚いほど酸化膜の耐
圧は高くなり、かつ膜質が良好であれば信頼性も高くな
る。
【０００３】図４は膜厚の異なるゲート酸化膜を得るた
めの従来の製造フローである。
めの従来の製造フローである。
【０００４】図において１はシリコン基板、２は犠牲酸
化膜、３はフォトレジストパターン、５は薄いゲート酸
化膜予定部、６は厚いゲート酸化膜予定部、７は薄いゲ
ート酸化膜部、８は厚いゲート酸化膜部、１１は薄いゲ
ート酸化膜、１２は厚いゲート酸化膜、１３は酸化膜で
ある。
化膜、３はフォトレジストパターン、５は薄いゲート酸
化膜予定部、６は厚いゲート酸化膜予定部、７は薄いゲ
ート酸化膜部、８は厚いゲート酸化膜部、１１は薄いゲ
ート酸化膜、１２は厚いゲート酸化膜、１３は酸化膜で
ある。
【０００５】従来のフローでは高いゲート耐圧の半導体
装置と低いゲート耐圧の半導体装置のような膜厚の異な
るゲート酸化膜を必要とする半導体装置を同一基板上で
得るためには、直前の工程までに受けたダメージ層を取
り込むための犠牲酸化膜を形成する工程（ａ）、良質な
ゲート酸化膜を得るためにダメージ層を取り込んだ犠牲
酸化膜を除去する工程（ｂ）、３度目の酸化で所望の酸
化膜厚が得られるよう調整された膜厚を熱酸化法により
得る工程（ｃ）、薄いゲート酸化膜予定部をエッチオフ
するために厚いゲート酸化膜予定部にフォトレジストパ
ターンを形成する工程（ｄ）、薄いゲート酸化膜部の酸
化膜をエッチオフする工程（ｅ）、フォトレジストパタ
ーンを除去する工程（ｆ）、薄いゲート酸化膜を得るた
めの熱酸化工程（ｇ）の様なフローとなり、酸化工程を
３度行う必要があった（（ａ）、（ｃ），（ｇ））。そ
の結果２度目の酸化と３度目の酸化の間に厚いゲート酸
化膜を保護する目的のフォトレジスト膜を除去する
（ｆ）ために硫酸＋過酸化水素水などの薬液処理の工程
が入ることで、厚いゲート酸化膜表面がエッチングによ
り荒らされ、更に３度目のゲート酸化（ｇ）の前に基板
表面を洗浄するために硝酸＋過酸化水素水などの薬液に
よる基板洗浄工程が入ることで厚いゲート酸化膜表面の
欠陥密度が更に大きくなり膜質が劣化し、厚いゲート酸
化膜の信頼性を低下させていた。また、膜厚の異なるゲ
ート酸化膜を内蔵する半導体装置を得るのに酸化工程が
３回必要なことから処理に時間がかかり、半導体装置を
製造する上でのスループットを低下させていた。
装置と低いゲート耐圧の半導体装置のような膜厚の異な
るゲート酸化膜を必要とする半導体装置を同一基板上で
得るためには、直前の工程までに受けたダメージ層を取
り込むための犠牲酸化膜を形成する工程（ａ）、良質な
ゲート酸化膜を得るためにダメージ層を取り込んだ犠牲
酸化膜を除去する工程（ｂ）、３度目の酸化で所望の酸
化膜厚が得られるよう調整された膜厚を熱酸化法により
得る工程（ｃ）、薄いゲート酸化膜予定部をエッチオフ
するために厚いゲート酸化膜予定部にフォトレジストパ
ターンを形成する工程（ｄ）、薄いゲート酸化膜部の酸
化膜をエッチオフする工程（ｅ）、フォトレジストパタ
ーンを除去する工程（ｆ）、薄いゲート酸化膜を得るた
めの熱酸化工程（ｇ）の様なフローとなり、酸化工程を
３度行う必要があった（（ａ）、（ｃ），（ｇ））。そ
の結果２度目の酸化と３度目の酸化の間に厚いゲート酸
化膜を保護する目的のフォトレジスト膜を除去する
（ｆ）ために硫酸＋過酸化水素水などの薬液処理の工程
が入ることで、厚いゲート酸化膜表面がエッチングによ
り荒らされ、更に３度目のゲート酸化（ｇ）の前に基板
表面を洗浄するために硝酸＋過酸化水素水などの薬液に
よる基板洗浄工程が入ることで厚いゲート酸化膜表面の
欠陥密度が更に大きくなり膜質が劣化し、厚いゲート酸
化膜の信頼性を低下させていた。また、膜厚の異なるゲ
ート酸化膜を内蔵する半導体装置を得るのに酸化工程が
３回必要なことから処理に時間がかかり、半導体装置を
製造する上でのスループットを低下させていた。
【０００６】
【発明が解決しようとする課題】本発明の目的は膜厚の
異なるゲート酸化膜を内蔵する半導体装置において厚い
ゲート酸化膜を要する半導体装置のゲート酸化膜の信頼
性を向上すること及び、膜厚の異なるゲート酸化膜を内
蔵する半導体装置を得るのにかかる処理時間を短縮し半
導体装置を製造する上でのスループットを向上すること
を実現することにある。
異なるゲート酸化膜を内蔵する半導体装置において厚い
ゲート酸化膜を要する半導体装置のゲート酸化膜の信頼
性を向上すること及び、膜厚の異なるゲート酸化膜を内
蔵する半導体装置を得るのにかかる処理時間を短縮し半
導体装置を製造する上でのスループットを向上すること
を実現することにある。
【０００７】
【課題を解決するための手段】上記目的は膜厚の異なる
ゲート酸化膜を形成する方法として、基板全面を犠牲酸
化する工程、薄いゲート酸化膜形成予定部にフォトリソ
グラフィ法を用いてフォトレジストパターンを形成する
工程、該フォトレジストパターンをマスクにしてイオン
注入法を用いて厚いゲート酸化膜形成予定部に酸素イオ
ンを不純物注入する工程、フォトレジストパターンを除
去する工程、犠牲酸化膜をエッチングにより除去する工
程、薄いゲート酸化膜を形成するために熱酸化法により
所望の酸化膜厚を得る工程を経ることを特徴とする半導
体装置の製造方法でも達成される。
ゲート酸化膜を形成する方法として、基板全面を犠牲酸
化する工程、薄いゲート酸化膜形成予定部にフォトリソ
グラフィ法を用いてフォトレジストパターンを形成する
工程、該フォトレジストパターンをマスクにしてイオン
注入法を用いて厚いゲート酸化膜形成予定部に酸素イオ
ンを不純物注入する工程、フォトレジストパターンを除
去する工程、犠牲酸化膜をエッチングにより除去する工
程、薄いゲート酸化膜を形成するために熱酸化法により
所望の酸化膜厚を得る工程を経ることを特徴とする半導
体装置の製造方法でも達成される。
【０００８】また、基板全面を犠牲酸化する工程、薄い
ゲート酸化膜形成予定部にフォトリソグラフィ法を用い
てフォトレジストパターンを酸素が透過できる程度の膜
厚で形成する工程、該フォトレジストパターンをマスク
にしてイオン注入法を用いて基板全面に酸素イオンを不
純物注入する工程、フォトレジストパターンを除去する
工程、犠牲酸化膜をエッチングにより除去する工程、ラ
ンプ加熱法による短時間熱処理を行い打ち込まれた酸素
イオンを活性化し酸化膜とする工程を経ることを特徴と
する半導体装置の製造方法でも達成される。
ゲート酸化膜形成予定部にフォトリソグラフィ法を用い
てフォトレジストパターンを酸素が透過できる程度の膜
厚で形成する工程、該フォトレジストパターンをマスク
にしてイオン注入法を用いて基板全面に酸素イオンを不
純物注入する工程、フォトレジストパターンを除去する
工程、犠牲酸化膜をエッチングにより除去する工程、ラ
ンプ加熱法による短時間熱処理を行い打ち込まれた酸素
イオンを活性化し酸化膜とする工程を経ることを特徴と
する半導体装置の製造方法でも達成される。
【０００９】
【発明の実施の形態】本発明の一実施例を図１に示す。
図１は膜厚の異なるゲート酸化膜を同一基板上に形成し
た部分の断面図である。シリコン基板１上に通常の熱酸
化法で形成された薄いゲート酸化膜１１を有する薄いゲ
ート酸化膜部７と酸素イオン注入により得られた厚いゲ
ート酸化膜１２を有する厚いゲート酸化膜部８を有する
構造をしている。
図１は膜厚の異なるゲート酸化膜を同一基板上に形成し
た部分の断面図である。シリコン基板１上に通常の熱酸
化法で形成された薄いゲート酸化膜１１を有する薄いゲ
ート酸化膜部７と酸素イオン注入により得られた厚いゲ
ート酸化膜１２を有する厚いゲート酸化膜部８を有する
構造をしている。
【００１０】酸素をイオン注入することは、基板内に酸
化種として酸素イオンを供給し、その後の熱処理により
酸素イオンを活性化し、酸化膜を形成するためである。
化種として酸素イオンを供給し、その後の熱処理により
酸素イオンを活性化し、酸化膜を形成するためである。
【００１１】この構造に関する一実施例を図２、図３に
より説明する。
より説明する。
【００１２】（請求項２の実施例）図２において例えば
ｐ型シリコン基板１上に直前の工程までに受けたダメー
ジ層を取り込むため全面を例えば８００℃から１０５０
℃の範囲の通常の熱酸化法で酸化し犠牲酸化膜２を形成
する（ａ）。フォトリソグラフィ法を用いて薄いゲート
酸化膜予定部５の領域にフォトレジストパターン３を酸
素イオンが透過しない程度の膜厚、例えば２０００オン
グストロームから１５０００オングストロームの膜厚で
形成する（ｂ）。フォトレジストパターン３以外の領域
にイオン注入法を用いて不純物９として酸素イオンを例
えば１５ＫｅＶから３０ＫｅＶの加速エネルギーで例え
ば２×１０17／ｃｍ2から１×１０18／ｃｍ2を注入する
ことで例えば１８０オングストロームから６００オング
ストロームの深さに酸素イオン注入層１０を形成できる
（ｃ）。フォトレジストパターン３を例えば硫酸＋過酸
化水素水の薬液により除去する（ｄ）。例えばフッ酸溶
液で犠牲酸化膜２を除去する（ｅ）。基板全面を例えば
８００℃から１０５０℃の範囲の通常の熱酸化方式で酸
化し薄いゲート酸化膜１１を作成する（ｆ）ことにより
同一基板上に薄いゲート酸化膜１１と厚いゲート酸化膜
１２とを実現できる。本実施例では薄いゲート酸化膜厚
が１８０オングストロームであるのに対し、厚いゲート
酸化膜厚が酸素イオン注入の際の加速エネルギーが１５
ＫｅＶで２００オングストローム、酸素イオン注入の際
の加速エネルギーが３０ＫｅＶで６００オングストロー
ムを得られた。
ｐ型シリコン基板１上に直前の工程までに受けたダメー
ジ層を取り込むため全面を例えば８００℃から１０５０
℃の範囲の通常の熱酸化法で酸化し犠牲酸化膜２を形成
する（ａ）。フォトリソグラフィ法を用いて薄いゲート
酸化膜予定部５の領域にフォトレジストパターン３を酸
素イオンが透過しない程度の膜厚、例えば２０００オン
グストロームから１５０００オングストロームの膜厚で
形成する（ｂ）。フォトレジストパターン３以外の領域
にイオン注入法を用いて不純物９として酸素イオンを例
えば１５ＫｅＶから３０ＫｅＶの加速エネルギーで例え
ば２×１０17／ｃｍ2から１×１０18／ｃｍ2を注入する
ことで例えば１８０オングストロームから６００オング
ストロームの深さに酸素イオン注入層１０を形成できる
（ｃ）。フォトレジストパターン３を例えば硫酸＋過酸
化水素水の薬液により除去する（ｄ）。例えばフッ酸溶
液で犠牲酸化膜２を除去する（ｅ）。基板全面を例えば
８００℃から１０５０℃の範囲の通常の熱酸化方式で酸
化し薄いゲート酸化膜１１を作成する（ｆ）ことにより
同一基板上に薄いゲート酸化膜１１と厚いゲート酸化膜
１２とを実現できる。本実施例では薄いゲート酸化膜厚
が１８０オングストロームであるのに対し、厚いゲート
酸化膜厚が酸素イオン注入の際の加速エネルギーが１５
ＫｅＶで２００オングストローム、酸素イオン注入の際
の加速エネルギーが３０ＫｅＶで６００オングストロー
ムを得られた。
【００１３】（請求項３の実施例）図３において例えば
ｐ型シリコン基板１上に直前の工程までに受けたダメー
ジ層を取り込むため全面を例えば８００℃から１０５０
℃の範囲の通常の熱酸化法で酸化し犠牲酸化膜２を形成
する（ａ）。フォトリソグラフィ法を用いて薄いゲート
酸化膜予定部４の領域にフォトレジストパターン４を酸
素が透過できる程度の膜厚、例えば３００オングストロ
ームから１２００オングストロームの膜厚で形成する
（ｂ）。基板全面にイオン注入法を用いて不純物９とし
て酸素イオンを５ＫｅＶから２０ＫｅＶの加速エネルギ
ーで例えば２×１０17／ｃｍ2から１×１０18／ｃｍ2を
注入し、酸素注入層１０を形成する（ｃ）。フォトレジ
ストパターン４を例えば硫酸＋過酸化水素水の薬液によ
り除去する（ｄ）。例えばフッ酸溶液で犠牲酸化膜２を
除去する（ｅ）。ランプ加熱法による短時間熱処理を行
い、酸素イオン注入層１０を活性化し薄いゲート酸化膜
１１と厚いゲート酸化膜１２とを形成する（ｆ）ことに
より同一基板上に薄いゲート酸化膜１１と厚いゲート酸
化膜１２とを実現できる。本実施例ではフォトレジスト
の膜厚が３００オングストロームでイオン注入を５Ｋｅ
Ｖで行った場合に薄いゲート酸化膜厚が１８０オングス
トローム、厚いゲート酸化膜厚が２００オングストロー
ムが得られ、フォトレジストの膜厚が１２００オングス
トロームでイオン注入を２０ＫｅＶで行った場合に薄い
ゲート酸化膜で膜厚が１８０オングストローム、厚いゲ
ート酸化膜で膜厚が６００オングストロームを得られた
ｐ型シリコン基板１上に直前の工程までに受けたダメー
ジ層を取り込むため全面を例えば８００℃から１０５０
℃の範囲の通常の熱酸化法で酸化し犠牲酸化膜２を形成
する（ａ）。フォトリソグラフィ法を用いて薄いゲート
酸化膜予定部４の領域にフォトレジストパターン４を酸
素が透過できる程度の膜厚、例えば３００オングストロ
ームから１２００オングストロームの膜厚で形成する
（ｂ）。基板全面にイオン注入法を用いて不純物９とし
て酸素イオンを５ＫｅＶから２０ＫｅＶの加速エネルギ
ーで例えば２×１０17／ｃｍ2から１×１０18／ｃｍ2を
注入し、酸素注入層１０を形成する（ｃ）。フォトレジ
ストパターン４を例えば硫酸＋過酸化水素水の薬液によ
り除去する（ｄ）。例えばフッ酸溶液で犠牲酸化膜２を
除去する（ｅ）。ランプ加熱法による短時間熱処理を行
い、酸素イオン注入層１０を活性化し薄いゲート酸化膜
１１と厚いゲート酸化膜１２とを形成する（ｆ）ことに
より同一基板上に薄いゲート酸化膜１１と厚いゲート酸
化膜１２とを実現できる。本実施例ではフォトレジスト
の膜厚が３００オングストロームでイオン注入を５Ｋｅ
Ｖで行った場合に薄いゲート酸化膜厚が１８０オングス
トローム、厚いゲート酸化膜厚が２００オングストロー
ムが得られ、フォトレジストの膜厚が１２００オングス
トロームでイオン注入を２０ＫｅＶで行った場合に薄い
ゲート酸化膜で膜厚が１８０オングストローム、厚いゲ
ート酸化膜で膜厚が６００オングストロームを得られた
【００１４】
【発明の効果】本発明によれば膜厚の厚いゲート酸化膜
部は酸化時に薬液にさらされることがないため、厚いゲ
ート酸化膜の信頼性を向上させる効果がある。さらに膜
厚の異なるゲート酸化膜を得るのに従来フローに比べ酸
化工程を１工程減らすことができるため、従来方法に比
べ処理時間を短縮させる効果がある。
部は酸化時に薬液にさらされることがないため、厚いゲ
ート酸化膜の信頼性を向上させる効果がある。さらに膜
厚の異なるゲート酸化膜を得るのに従来フローに比べ酸
化工程を１工程減らすことができるため、従来方法に比
べ処理時間を短縮させる効果がある。
【図１】本発明の一実施例の膜厚の異なるゲート酸化膜
を得た構造の断面図である。
を得た構造の断面図である。
【図２】本発明の一実施例の膜厚の異なるゲート酸化膜
を得るための製造フローである。
を得るための製造フローである。
【図３】本発明の一実施例の膜厚の異なるゲート酸化膜
を得るための製造フローである。
を得るための製造フローである。
【図４】膜厚の異なるゲート酸化膜を得るための従来の
製造フローである。
製造フローである。
１ シリコン基板 ２ 酸化膜 ３ 厚いフォトレジストパターン ４ 薄いフォトレジストパターン ５ 薄いゲート酸化膜予定部 ６ 厚いゲート酸化膜予定部 ７ 薄いゲート酸化膜部 ８ 厚いゲート酸化膜部 ９ 酸素イオン １０ 酸素注入層 １１ 薄いゲート酸化膜 １２ 厚いゲート酸化膜 １３ 酸化膜
Claims (3)
- 【請求項１】膜厚の異なるゲート酸化膜を有する半導体
装置において、一部、あるいは全てのゲート酸化膜が酸
素イオン注入により作成されていることを特徴とする半
導体装置。 - 【請求項２】膜厚の異なるゲート絶縁膜を有する半導体
装置の製造方法において、基板全面を犠牲酸化する工
程、薄いゲート酸化膜形成予定部にフォトレジストパタ
ーンを形成する工程、該フォトレジストパターンをマス
クにして厚いゲート酸化膜形成予定部のみに酸素イオン
を不純物注入する工程、該フォトレジストパターンを除
去する工程、該犠牲酸化膜を除去する工程、熱酸化法に
より所望の酸化膜厚を得る工程を経ることを特徴とする
半導体装置の製造方法。 - 【請求項３】膜厚の異なるゲート絶縁膜を有する半導体
装置の製造方法において、基板全面を犠牲酸化する工
程、薄いゲート酸化膜形成予定部にフォトレジストパタ
ーンを形成する工程、該フォトレジストパターンを注入
深さ制御マスクとして基板全面に酸素イオンを不純物注
入する工程、該フォトレジストパターンを除去する工
程、該犠牲酸化膜を除去する工程、ランプ加熱法による
短時間熱処理を行い、打ち込まれた酸素イオンを活性化
し酸化膜とする工程を経ることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10265407A JP2000100747A (ja) | 1998-09-18 | 1998-09-18 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10265407A JP2000100747A (ja) | 1998-09-18 | 1998-09-18 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000100747A true JP2000100747A (ja) | 2000-04-07 |
Family
ID=17416746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10265407A Withdrawn JP2000100747A (ja) | 1998-09-18 | 1998-09-18 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000100747A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664146B1 (en) * | 2001-06-01 | 2003-12-16 | Advanced Micro Devices, Inc. | Integration of fully depleted and partially depleted field effect transistors formed in SOI technology |
| JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| KR100609225B1 (ko) | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 산화막 제조 방법 |
| CN108257872A (zh) * | 2018-01-12 | 2018-07-06 | 北京品捷电子科技有限公司 | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET |
| CN111129155A (zh) * | 2019-12-25 | 2020-05-08 | 重庆伟特森电子科技有限公司 | 一种低栅漏电容碳化硅di-mosfet制备方法 |
-
1998
- 1998-09-18 JP JP10265407A patent/JP2000100747A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US6664146B1 (en) * | 2001-06-01 | 2003-12-16 | Advanced Micro Devices, Inc. | Integration of fully depleted and partially depleted field effect transistors formed in SOI technology |
| KR100609225B1 (ko) | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 산화막 제조 방법 |
| CN108257872A (zh) * | 2018-01-12 | 2018-07-06 | 北京品捷电子科技有限公司 | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET |
| WO2019137093A1 (zh) * | 2018-01-12 | 2019-07-18 | 重庆伟特森电子科技有限公司 | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET |
| CN111129155A (zh) * | 2019-12-25 | 2020-05-08 | 重庆伟特森电子科技有限公司 | 一种低栅漏电容碳化硅di-mosfet制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4190940B2 (ja) | 半導体装置の製造方法 | |
| US6900002B1 (en) | Antireflective bi-layer hardmask including a densified amorphous carbon layer | |
| JP2004087960A (ja) | 半導体装置の製造方法 | |
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JPS62271435A (ja) | レジストの剥離方法 | |
| JP2000100747A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4249004B2 (ja) | デュアルゲート酸化膜の製造方法 | |
| US6579766B1 (en) | Dual gate oxide process without critical resist and without N2 implant | |
| JP2001085392A (ja) | 半導体装置の製造方法 | |
| JP2821613B2 (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPH04260364A (ja) | 半導体装置の製造方法 | |
| JPH10284479A (ja) | 半導体集積回路の製造方法 | |
| JPH0629554A (ja) | 半導体装置の製造方法 | |
| JPS58121682A (ja) | 二重ゲ−ト半導体素子の製造方法 | |
| JP3523016B2 (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| KR100731143B1 (ko) | 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPH08107205A (ja) | 犠牲酸化膜の製造方法 | |
| JPH10106967A (ja) | イオン注入法 | |
| JP2000100962A (ja) | 半導体装置の製造方法 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JP2003158194A (ja) | 半導体装置の製造方法 | |
| JPH10284615A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |