JPH0629235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0629235A JPH0629235A JP20734492A JP20734492A JPH0629235A JP H0629235 A JPH0629235 A JP H0629235A JP 20734492 A JP20734492 A JP 20734492A JP 20734492 A JP20734492 A JP 20734492A JP H0629235 A JPH0629235 A JP H0629235A
- Authority
- JP
- Japan
- Prior art keywords
- film
- junction
- silicon
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 シリコン半導体基板上に高融点金属シリサイ
ドを形成する方法において、シリサイド化反応を均一に
進行させ、均一な膜厚を持つシリサイド薄膜を得る。 【構成】 シリサイド形成前の高融点金属の堆積前に被
堆積面に形成される自然酸化膜の除去を、従来のＨ2 Ｏ
を用いる希フッ酸による処理に代えて、無水ＨＦ／ＣＨ
3 ＯＨによる処理により行い、その後高融点金属を堆積
させ、ランプアニール法によりシリサイドを形成する。 【効果】 均一なシリサイド膜を得ることができ、シリ
サイド膜厚の不均一性による接合破壊等を防止すること
ができる。
ドを形成する方法において、シリサイド化反応を均一に
進行させ、均一な膜厚を持つシリサイド薄膜を得る。 【構成】 シリサイド形成前の高融点金属の堆積前に被
堆積面に形成される自然酸化膜の除去を、従来のＨ2 Ｏ
を用いる希フッ酸による処理に代えて、無水ＨＦ／ＣＨ
3 ＯＨによる処理により行い、その後高融点金属を堆積
させ、ランプアニール法によりシリサイドを形成する。 【効果】 均一なシリサイド膜を得ることができ、シリ
サイド膜厚の不均一性による接合破壊等を防止すること
ができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に半導体基板表面上に高融点金属シリサイド
膜を形成する際の表面洗浄方法に関するものである。
に関し、特に半導体基板表面上に高融点金属シリサイド
膜を形成する際の表面洗浄方法に関するものである。
【０００２】
【従来の技術】シリコン半導体基板とチタン（Ｔｉ），
コバルト（Ｃｏ）等の高融点金属との化合物であるシリ
サイドは、微細化する半導体装置のコンタクト抵抗等，
各種抵抗の増大を防ぎ、半導体装置の電気特性の劣化を
抑制するという点で重要な材料の１つである。このシリ
サイド膜を形成する方法を図を用いて説明する。図４に
該シリサイド膜の形成方法を示す断面図を示す。
コバルト（Ｃｏ）等の高融点金属との化合物であるシリ
サイドは、微細化する半導体装置のコンタクト抵抗等，
各種抵抗の増大を防ぎ、半導体装置の電気特性の劣化を
抑制するという点で重要な材料の１つである。このシリ
サイド膜を形成する方法を図を用いて説明する。図４に
該シリサイド膜の形成方法を示す断面図を示す。
【０００３】まず、Ｐ型シリコン基板２０上に分離酸化
膜１をＬＯＣＯＳ（Local Oxidation of Silicon) 法に
より５００ｎｍ厚に形成し、Ｎ+ ／Ｐ接合を形成するた
めに、ヒ素（Ａｓ+)４をイオン注入法により注入エネル
ギー５０ｋｅＶ，ドーズ量４．０×１０15／cm2 で注入
する。次に、拡散炉を用いて８５０℃，２０分程度の熱
処理を加え、Ｎ+ ／Ｐ接合３を形成する。これを図４
(a) に示す。
膜１をＬＯＣＯＳ（Local Oxidation of Silicon) 法に
より５００ｎｍ厚に形成し、Ｎ+ ／Ｐ接合を形成するた
めに、ヒ素（Ａｓ+)４をイオン注入法により注入エネル
ギー５０ｋｅＶ，ドーズ量４．０×１０15／cm2 で注入
する。次に、拡散炉を用いて８５０℃，２０分程度の熱
処理を加え、Ｎ+ ／Ｐ接合３を形成する。これを図４
(a) に示す。
【０００４】次に、シリコン基板２０表面上に存在する
自然酸化膜１８を除去する必要がある。自然酸化膜１８
は、表面活性であるシリコン表面が大気中に曝されるこ
とにより、大気中の酸素または水分（Ｈ2 Ｏ）と、シリ
コン表面にあるシリコン原子のダングリングボンドとが
結合することにより形成されるものである。
自然酸化膜１８を除去する必要がある。自然酸化膜１８
は、表面活性であるシリコン表面が大気中に曝されるこ
とにより、大気中の酸素または水分（Ｈ2 Ｏ）と、シリ
コン表面にあるシリコン原子のダングリングボンドとが
結合することにより形成されるものである。
【０００５】さらに、Ｎ+ ／Ｐ接合３形成の際の熱処理
により炉内に存在する微量酸素とシリコンとの熱反応に
よってもより自然酸化膜の成長が促進される。シリサイ
ド形成は後図（図４(f) ，(g) ）で示すが、これは高融
点金属とシリコンの熱反応により行われるものであり、
高融点金属とシリコンの界面の状態が重要になってく
る。この自然酸化膜の膜厚は数十オングストローム程度
のものであり、上記のように高融点金属とシリコンの界
面の状態をよくするため、この自然酸化膜１８を除去す
る必要があるが、従来は希フッ酸溶液に浸すことにより
この除去を行っていた。図４(b) は素子形成領域２のシ
リコン表面上に自然酸化膜１８がついた状態を、図４
(c) は希フッ酸溶液による処理直後のシリコン基板表面
の状態を示す。希フッ酸処理を行うことにより、表面の
自然酸化膜１８は除去されるが、処理後間もなく、図４
(d) に示すように自然酸化膜１８の再成長が始まる。こ
れは希フッ酸が水（Ｈ2 Ｏ）を溶媒としているため水中
の酸素による酸化がおこるためであり、また、処理終了
後、希フッ酸を純水中に浸すことで表面の不要液を除去
するという工程があるためであり、さらには、再度大気
中に清浄表面を曝すため大気中の酸素による酸化がおこ
るためである。
により炉内に存在する微量酸素とシリコンとの熱反応に
よってもより自然酸化膜の成長が促進される。シリサイ
ド形成は後図（図４(f) ，(g) ）で示すが、これは高融
点金属とシリコンの熱反応により行われるものであり、
高融点金属とシリコンの界面の状態が重要になってく
る。この自然酸化膜の膜厚は数十オングストローム程度
のものであり、上記のように高融点金属とシリコンの界
面の状態をよくするため、この自然酸化膜１８を除去す
る必要があるが、従来は希フッ酸溶液に浸すことにより
この除去を行っていた。図４(b) は素子形成領域２のシ
リコン表面上に自然酸化膜１８がついた状態を、図４
(c) は希フッ酸溶液による処理直後のシリコン基板表面
の状態を示す。希フッ酸処理を行うことにより、表面の
自然酸化膜１８は除去されるが、処理後間もなく、図４
(d) に示すように自然酸化膜１８の再成長が始まる。こ
れは希フッ酸が水（Ｈ2 Ｏ）を溶媒としているため水中
の酸素による酸化がおこるためであり、また、処理終了
後、希フッ酸を純水中に浸すことで表面の不要液を除去
するという工程があるためであり、さらには、再度大気
中に清浄表面を曝すため大気中の酸素による酸化がおこ
るためである。
【０００６】次に、シリコン基板表面上にスパッタ法に
より高融点金属薄膜５を堆積させる。ここでは、チタン
（Ｔｉ）を用いたシリサイド薄膜であるチタンシリサイ
ド（ＴｉＳｉ2 ）を形成する場合を示し、図４(e) は５
０ｎｍのＴｉ５を堆積した状態を示す。
より高融点金属薄膜５を堆積させる。ここでは、チタン
（Ｔｉ）を用いたシリサイド薄膜であるチタンシリサイ
ド（ＴｉＳｉ2 ）を形成する場合を示し、図４(e) は５
０ｎｍのＴｉ５を堆積した状態を示す。
【０００７】次に、小容量チャンバを持ち、雰囲気制御
性のよいランプアニール装置を用いて、窒素雰囲気中で
７００℃，３０秒の熱処理を行う。これにより、シリコ
ン基板上のチタン５はシリコンと反応し、ＴｉＳｉｘ７
が形成されるが、酸化膜上のチタンは窒素により窒化さ
れＴｉＮ層６となる。これを図４(f) に示す。
性のよいランプアニール装置を用いて、窒素雰囲気中で
７００℃，３０秒の熱処理を行う。これにより、シリコ
ン基板上のチタン５はシリコンと反応し、ＴｉＳｉｘ７
が形成されるが、酸化膜上のチタンは窒素により窒化さ
れＴｉＮ層６となる。これを図４(f) に示す。
【０００８】次に、前記シリコン基板を硫酸と過酸化水
素の混合液に浸すことにより、前工程のＴｉＮや未反応
のＴｉ６を除去すると、シリコン基板上のみにＴｉＳｉ
ｘ７が残ることとなる。そして、最後にランプアニール
装置を再度用いて８００℃，３０秒の熱処理を加えるこ
とにより、低抵抗なＴｉＳｉ2 ・８が形成される。これ
を図４(g) に示す。
素の混合液に浸すことにより、前工程のＴｉＮや未反応
のＴｉ６を除去すると、シリコン基板上のみにＴｉＳｉ
ｘ７が残ることとなる。そして、最後にランプアニール
装置を再度用いて８００℃，３０秒の熱処理を加えるこ
とにより、低抵抗なＴｉＳｉ2 ・８が形成される。これ
を図４(g) に示す。
【０００９】
【発明が解決しようとする課題】ところで、図４(f) に
示したように、若干の自然酸化膜１８（図４(e) 参照）
が存在する状態で、シリサイド化反応を生じさせた場
合、自然酸化膜上のチタンとシリコン基板上のチタンの
シリサイド化反応に差が生じ、自然酸化膜１８上ではシ
リサイド化が遅れることとなり、形成されるＴｉＳｉｘ
７は図４(f) に示すように波形形状となる。そのため、
最終的に形成されるシリサイド８膜厚に図４(g) で示す
ように不均一性が生じる。この不均一性はｐｎ接合面３
とシリサイド膜８底面の距離に差を生じさせ、この距離
が短い場合、接合破壊を生じさせ、接合リーク電流の増
大をもたらすこととなる。このように接合がＴｉＳｉ2
により破壊された場合を図５に示す。１９がＴｉＳｉ2
による接合破壊部分である。このように従来のシリサイ
ド膜の形成方法においては、シリコン基板表面の洗浄，
自然酸化膜の除去工程の処理終了後、次工程のスパッタ
法によるＴｉ膜の堆積との間において自然酸化膜が再成
長をすることによりシリサイド膜厚に不均一性を生じ、
このためＰＮ接合の接合破壊を生じさせ、接合リーク電
流の増大をもたらすという問題があった。
示したように、若干の自然酸化膜１８（図４(e) 参照）
が存在する状態で、シリサイド化反応を生じさせた場
合、自然酸化膜上のチタンとシリコン基板上のチタンの
シリサイド化反応に差が生じ、自然酸化膜１８上ではシ
リサイド化が遅れることとなり、形成されるＴｉＳｉｘ
７は図４(f) に示すように波形形状となる。そのため、
最終的に形成されるシリサイド８膜厚に図４(g) で示す
ように不均一性が生じる。この不均一性はｐｎ接合面３
とシリサイド膜８底面の距離に差を生じさせ、この距離
が短い場合、接合破壊を生じさせ、接合リーク電流の増
大をもたらすこととなる。このように接合がＴｉＳｉ2
により破壊された場合を図５に示す。１９がＴｉＳｉ2
による接合破壊部分である。このように従来のシリサイ
ド膜の形成方法においては、シリコン基板表面の洗浄，
自然酸化膜の除去工程の処理終了後、次工程のスパッタ
法によるＴｉ膜の堆積との間において自然酸化膜が再成
長をすることによりシリサイド膜厚に不均一性を生じ、
このためＰＮ接合の接合破壊を生じさせ、接合リーク電
流の増大をもたらすという問題があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、シリサイド膜厚に不均一性が生
じ、この不均一性によりＰＮ接合面とシリサイド膜底面
の距離に差を生じ、ＰＮ接合の接合破壊を生じさせると
いうことのない半導体装置の製造方法を得ることを目的
としている。
ためになされたもので、シリサイド膜厚に不均一性が生
じ、この不均一性によりＰＮ接合面とシリサイド膜底面
の距離に差を生じ、ＰＮ接合の接合破壊を生じさせると
いうことのない半導体装置の製造方法を得ることを目的
としている。
【００１１】
【課題を解決するための手段】この発明にかかる半導体
装置の製造方法は、半導体基板表面上に高融点金属と半
導体基板の材料であるシリコンとの化合物を形成する方
法において、高融点金属を堆積させる前に、無水フッ酸
とメチルアルコール又はエチルアルコールの混合液を用
いて半導体基板表面を洗浄し、つづいて、半導体基板表
面に高融点金属を堆積させるようにしたものである。
装置の製造方法は、半導体基板表面上に高融点金属と半
導体基板の材料であるシリコンとの化合物を形成する方
法において、高融点金属を堆積させる前に、無水フッ酸
とメチルアルコール又はエチルアルコールの混合液を用
いて半導体基板表面を洗浄し、つづいて、半導体基板表
面に高融点金属を堆積させるようにしたものである。
【００１２】またこの発明にかかる半導体装置の製造方
法は、上記方法において半導体基板上に高融点金属を堆
積させた後、上記高融点金属の薄膜越しにイオン注入を
行う工程と、熱処理により上記高融点金属と半導体基板
の材料であるシリコンとの化合物を生成させる工程とを
含むものである。
法は、上記方法において半導体基板上に高融点金属を堆
積させた後、上記高融点金属の薄膜越しにイオン注入を
行う工程と、熱処理により上記高融点金属と半導体基板
の材料であるシリコンとの化合物を生成させる工程とを
含むものである。
【００１３】
【作用】この発明においては、高融点金属を堆積させる
前に水を用いないフッ酸とメチルアルコール又はエチル
アルコールの混合液を用いてシリコン基板表面を洗浄す
るので、その後Ｔｉ膜をスパッタするまでの間にシリコ
ン基板表面に自然酸化膜は生成されず、最終的に形成さ
れるシリサイド膜厚は均一となり、不均一性により接合
破壊を生じることはない。
前に水を用いないフッ酸とメチルアルコール又はエチル
アルコールの混合液を用いてシリコン基板表面を洗浄す
るので、その後Ｔｉ膜をスパッタするまでの間にシリコ
ン基板表面に自然酸化膜は生成されず、最終的に形成さ
れるシリサイド膜厚は均一となり、不均一性により接合
破壊を生じることはない。
【００１４】
【実施例】以下、この発明の実施例について図を用いて
説明する。 実施例１．図１はこの発明の一実施例による半導体装置
の製造方法を工程順に示す断面図であり、これを用いて
製造方法について説明する。
説明する。 実施例１．図１はこの発明の一実施例による半導体装置
の製造方法を工程順に示す断面図であり、これを用いて
製造方法について説明する。
【００１５】図１(a) に示すように、ｐ型シリコン基板
２０上に分離酸化膜１をＬＯＣＯＳ法により形成するこ
とによりシリコン基板２０表面に素子形成領域２を形成
し、この後Ｎ+ ／Ｐ接合３を形成する。このＮ+ ／Ｐ接
合はヒ素（Ａｓ+ ）４をイオン注入法により注入エネル
ギー５０ｋｅＶ，ドーズ量４×１０15／cm2 で注入し、
電気炉を用いて窒素雰囲気中で、８５０℃，２０分の熱
処理を行うことにより形成する。
２０上に分離酸化膜１をＬＯＣＯＳ法により形成するこ
とによりシリコン基板２０表面に素子形成領域２を形成
し、この後Ｎ+ ／Ｐ接合３を形成する。このＮ+ ／Ｐ接
合はヒ素（Ａｓ+ ）４をイオン注入法により注入エネル
ギー５０ｋｅＶ，ドーズ量４×１０15／cm2 で注入し、
電気炉を用いて窒素雰囲気中で、８５０℃，２０分の熱
処理を行うことにより形成する。
【００１６】次に、無水フッ酸（ＨＦ）とメチルアルコ
ール（ＣＨ3 ＯＨ）の混合液を用いてシリコン基板表面
の洗浄を行う。ここで、無水ＨＦ／ＣＨ3 ＯＨによる気
相洗浄法について説明する。図２に無水ＨＦ／ＣＨ3 Ｏ
Ｈ気相洗浄装置を示す。この装置は、無水ＨＦ／ＣＨ3
ＯＨ溶液タンク１１，配管１０，処理室１２から構成さ
れる。処理室１２にローディングされたシリコン基板１
５には配管１０中を流れるキャリア−ガスの窒素９によ
ってタンク１４からの無水ＨＦ／ＣＨ3 ＯＨ１４が運ば
れ、これが吹きつけられる。これによりシリコン基板１
５表面上の自然酸化膜は除去される。この処理は水（Ｈ
2 Ｏ）を全く使用しないために、清浄シリコン表面にお
いてＨ2 ＯとＳｉ（シリコン）の反応が抑制され、酸化
膜ＳｉＯｘの生成が抑えられる。この後、従来例で示し
た方法と同様にして、図１(b) に示すように、スパッタ
法を用いてチタン（Ｔｉ）５を堆積させ、上記従来例と
同様の条件でランプアニール装置を用いてＴｉＳｉｘ７
を形成する。
ール（ＣＨ3 ＯＨ）の混合液を用いてシリコン基板表面
の洗浄を行う。ここで、無水ＨＦ／ＣＨ3 ＯＨによる気
相洗浄法について説明する。図２に無水ＨＦ／ＣＨ3 Ｏ
Ｈ気相洗浄装置を示す。この装置は、無水ＨＦ／ＣＨ3
ＯＨ溶液タンク１１，配管１０，処理室１２から構成さ
れる。処理室１２にローディングされたシリコン基板１
５には配管１０中を流れるキャリア−ガスの窒素９によ
ってタンク１４からの無水ＨＦ／ＣＨ3 ＯＨ１４が運ば
れ、これが吹きつけられる。これによりシリコン基板１
５表面上の自然酸化膜は除去される。この処理は水（Ｈ
2 Ｏ）を全く使用しないために、清浄シリコン表面にお
いてＨ2 ＯとＳｉ（シリコン）の反応が抑制され、酸化
膜ＳｉＯｘの生成が抑えられる。この後、従来例で示し
た方法と同様にして、図１(b) に示すように、スパッタ
法を用いてチタン（Ｔｉ）５を堆積させ、上記従来例と
同様の条件でランプアニール装置を用いてＴｉＳｉｘ７
を形成する。
【００１７】この場合においては、図１(b) に示すよう
に、Ｔｉ５とシリコンの界面にはシリコン基板の表面の
洗浄に水を用いていないので、該界面には自然酸化膜が
形成されないため、シリサイド化反応が均一に進み、図
１(c) に示すように、形成されるＴｉＳｉｘ７の膜厚の
均一性が改善される。その後、硫酸と過酸化水素水の混
合液に浸し、ＴｉＮ，未反応Ｔｉ６の除去を行い、上記
従来例と同様の条件で再度ランプアニール処理を行うこ
とにより、低抵抗なＴｉＳｉ2 ・８を形成する。この状
態を図１(d) に示す。
に、Ｔｉ５とシリコンの界面にはシリコン基板の表面の
洗浄に水を用いていないので、該界面には自然酸化膜が
形成されないため、シリサイド化反応が均一に進み、図
１(c) に示すように、形成されるＴｉＳｉｘ７の膜厚の
均一性が改善される。その後、硫酸と過酸化水素水の混
合液に浸し、ＴｉＮ，未反応Ｔｉ６の除去を行い、上記
従来例と同様の条件で再度ランプアニール処理を行うこ
とにより、低抵抗なＴｉＳｉ2 ・８を形成する。この状
態を図１(d) に示す。
【００１８】このような処理を行う本実施例１の方法で
は、シリコン基板表面の洗浄に水を用いていないことに
よって該基板表面に自然酸化膜が形成されることがない
ため、シリサイド化反応が均一に進むことになり、均一
なＴｉＳｉ2 薄膜８が形成されるため、従来例で示した
接合破壊が防止され、安定した電気特性を持つ半導体装
置が得られることとなる。
は、シリコン基板表面の洗浄に水を用いていないことに
よって該基板表面に自然酸化膜が形成されることがない
ため、シリサイド化反応が均一に進むことになり、均一
なＴｉＳｉ2 薄膜８が形成されるため、従来例で示した
接合破壊が防止され、安定した電気特性を持つ半導体装
置が得られることとなる。
【００１９】実施例２．なお、上記実施例では、無水Ｈ
Ｆ／ＣＨ3 ＯＨ混合液による処理の後、スパッタ法によ
りＴｉを堆積させ、ランプアニール法を用いて、シリサ
イドを形成する方法について説明したが、次にさらにシ
リサイド化反応の均一性を高める方法について説明す
る。図３は本発明の第２の実施例において、素子形成領
域２に実施例１で示した無水ＨＦ／ＣＨ3 ＯＨによる処
理を行い、Ｔｉ５を堆積させた状態を示す。次にＴｉ膜
５越しにイオン注入法を用いてシリコン（Ｓｉ+ ）１６
を、Ｔｉ膜とシリコンの界面を狙うエネルギーで、ドー
ズ量約１０15台での注入を行う。この注入によって、Ｔ
ｉとＳｉの界面がミキシングされ、アモルファス状態
（アモルファス層１７）になる。この後、上記従来例と
同様の条件でのランプアニール処理によるＴｉＳｉｘ７
の形成、硫酸と過酸化水素水の混合液に浸すことによる
ＴｉＮや未反応のＴｉの除去、および再度のランプアニ
ール処理を行うことにより、自然酸化膜を除去しただけ
の上記実施例１よりもさらに均一性のよいシリサイド膜
が形成され、良好な接合特性を得ることができる。
Ｆ／ＣＨ3 ＯＨ混合液による処理の後、スパッタ法によ
りＴｉを堆積させ、ランプアニール法を用いて、シリサ
イドを形成する方法について説明したが、次にさらにシ
リサイド化反応の均一性を高める方法について説明す
る。図３は本発明の第２の実施例において、素子形成領
域２に実施例１で示した無水ＨＦ／ＣＨ3 ＯＨによる処
理を行い、Ｔｉ５を堆積させた状態を示す。次にＴｉ膜
５越しにイオン注入法を用いてシリコン（Ｓｉ+ ）１６
を、Ｔｉ膜とシリコンの界面を狙うエネルギーで、ドー
ズ量約１０15台での注入を行う。この注入によって、Ｔ
ｉとＳｉの界面がミキシングされ、アモルファス状態
（アモルファス層１７）になる。この後、上記従来例と
同様の条件でのランプアニール処理によるＴｉＳｉｘ７
の形成、硫酸と過酸化水素水の混合液に浸すことによる
ＴｉＮや未反応のＴｉの除去、および再度のランプアニ
ール処理を行うことにより、自然酸化膜を除去しただけ
の上記実施例１よりもさらに均一性のよいシリサイド膜
が形成され、良好な接合特性を得ることができる。
【００２０】なお上記実施例１，２では、シリコン基板
上にシリサイドを形成する場合について述べたが、多結
晶シリコン上にシリサイドを形成する場合にも本発明は
適用でき、上記と同様の効果を得ることができる。
上にシリサイドを形成する場合について述べたが、多結
晶シリコン上にシリサイドを形成する場合にも本発明は
適用でき、上記と同様の効果を得ることができる。
【００２１】また上記実施例１，２では、シリコン基板
表面の洗浄液として無水フッ酸（ＨＦ）とメチルアルコ
ール（ＣＨ3 ＯＨ）の混合液を用いたが、これは無水フ
ッ酸（ＨＦ）とエチルアルコール（Ｃ2 Ｈ5 ＯＨ）の混
合液を用いてもよい。
表面の洗浄液として無水フッ酸（ＨＦ）とメチルアルコ
ール（ＣＨ3 ＯＨ）の混合液を用いたが、これは無水フ
ッ酸（ＨＦ）とエチルアルコール（Ｃ2 Ｈ5 ＯＨ）の混
合液を用いてもよい。
【００２２】また上記実施例では、高融点金属としてＴ
ｉ（チタン）を用いた場合について説明したが、他の高
融点金属であるＣｏ（コバルト），Ｎｉ（ニッケル），
Ｔａ（タンタル），Ｗ（タングステン），Ｐｔ（プラチ
ナ）を用いた場合にも本発明は適用でき、上記と同様の
効果を得ることができる。
ｉ（チタン）を用いた場合について説明したが、他の高
融点金属であるＣｏ（コバルト），Ｎｉ（ニッケル），
Ｔａ（タンタル），Ｗ（タングステン），Ｐｔ（プラチ
ナ）を用いた場合にも本発明は適用でき、上記と同様の
効果を得ることができる。
【００２３】
【発明の効果】以上のように、この発明にかかる半導体
装置の製造方法によれば、シリサイド形成工程前の自然
酸化膜の除去を、希フッ酸処理に代えて無水ＨＦ／ＣＨ
3 ＯＨ（又はＣ2 Ｈ5 ＯＨ）による処理を行うようにし
たので、シリコン基板表面に自然酸化膜が形成されるこ
とがなく、均一なシリサイド膜を得ることができる。し
たがって、従来のようにシリサイド膜厚に不均一性が生
じ、この不均一性により接合面とシリサイド膜底面の距
離に差を生じさせることによりＰＮ接合の接合破壊を生
じさせ、接合リーク電流の増大をもたらすということが
なく、安定な電気特性を持つ半導体装置を得ることがで
きる。
装置の製造方法によれば、シリサイド形成工程前の自然
酸化膜の除去を、希フッ酸処理に代えて無水ＨＦ／ＣＨ
3 ＯＨ（又はＣ2 Ｈ5 ＯＨ）による処理を行うようにし
たので、シリコン基板表面に自然酸化膜が形成されるこ
とがなく、均一なシリサイド膜を得ることができる。し
たがって、従来のようにシリサイド膜厚に不均一性が生
じ、この不均一性により接合面とシリサイド膜底面の距
離に差を生じさせることによりＰＮ接合の接合破壊を生
じさせ、接合リーク電流の増大をもたらすということが
なく、安定な電気特性を持つ半導体装置を得ることがで
きる。
【図１】本発明の実施例１による半導体装置の製造方法
を示す断面図。
を示す断面図。
【図２】無水ＨＦ／ＣＨ3 ＯＨ気相洗浄装置の概観図。
【図３】本発明の実施例２による半導体装置の製造方法
を示す断面図。
を示す断面図。
【図４】従来の半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置において接合破壊を生じる様
子を示す断面図である。
子を示す断面図である。
１ 分離酸化膜 ２ 素子形成領域 ３ Ｎ+ ／Ｐ接合 ４ Ａｓ+ イオン ５ Ｔｉ薄膜 ６ ＴｉＮ，未反応Ｔｉ ７ ＴｉＳｉｘ ８ ＴｉＳｉ2 ９ キャリアガスＮ2 １０ 配管 １１ 無水ＨＦ／ＣＨ3 ＯＨタンク １２ 処理チャンバ １３ 排気口 １４ 無水ＨＦ／ＣＨ3 ＯＨ １５ シリコン基板 １６ シリコンイオン １７ アモルファス層 １８ 自然酸化膜 １９ ＴｉＳｉ2 による接合破壊部分 ２０ Ｐ型シリコン基板
Claims (2)
- 【請求項１】 半導体基板表面上に高融点金属と半導体
基板の材料であるシリコンとの化合物を形成する半導体
装置の製造方法において、 高融点金属をシリコン半導体基板表面上に堆積させる前
に、無水フッ酸とメチルアルコール又はエチルアルコー
ルの混合液を用いて上記半導体基板表面を洗浄する工程
と、 その後、上記半導体基板表面に高融点金属を堆積させる
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板表面上に高融点金属と半導体
基板の材料であるシリコンとの化合物を形成する半導体
装置の製造方法において、 高融点金属をシリコン半導体基板表面上に堆積させる前
に、無水フッ酸とメチルアルコール又はエチルアルコー
ルの混合液を用いて上記半導体基板を洗浄する工程と、 上記半導体基板上に高融点金属を堆積させる工程と、 上記高融点金属の薄膜越しにイオン注入を行う工程と、 熱処理により、上記高融点金属と半導体基板の材料であ
るシリコンとの化合物を生成させる工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734492A JPH0629235A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20734492A JPH0629235A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629235A true JPH0629235A (ja) | 1994-02-04 |
Family
ID=16538187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20734492A Pending JPH0629235A (ja) | 1992-07-09 | 1992-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629235A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242081A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体装置の製造方法 |
| WO2001075955A1 (en) * | 2000-03-31 | 2001-10-11 | 3M Innovative Properties Company | Fluorinated solvent compositions containing hydrogen fluoride |
| US6316115B1 (en) * | 1999-10-21 | 2001-11-13 | Hon Hai Precision Ind. Co., Ltd. | Non-chromate chemical treatments used on magnesium alloys |
| KR100327433B1 (ko) * | 2000-03-20 | 2002-03-13 | 박종섭 | 반도체소자의 접합 형성방법 |
| US7091114B2 (en) | 2002-04-16 | 2006-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7567784B2 (en) | 2005-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Tuner, broadcast signal processing apparatus comprising the same, and broadcast signal processing method |
| CN109545685A (zh) * | 2018-11-16 | 2019-03-29 | 扬州扬杰电子科技股份有限公司 | 一种不影响肖特基势垒质量的正面金属返工工艺 |
-
1992
- 1992-07-09 JP JP20734492A patent/JPH0629235A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242081A (ja) * | 1996-12-26 | 1998-09-11 | Sony Corp | 半導体装置の製造方法 |
| US6316115B1 (en) * | 1999-10-21 | 2001-11-13 | Hon Hai Precision Ind. Co., Ltd. | Non-chromate chemical treatments used on magnesium alloys |
| KR100327433B1 (ko) * | 2000-03-20 | 2002-03-13 | 박종섭 | 반도체소자의 접합 형성방법 |
| WO2001075955A1 (en) * | 2000-03-31 | 2001-10-11 | 3M Innovative Properties Company | Fluorinated solvent compositions containing hydrogen fluoride |
| US7091114B2 (en) | 2002-04-16 | 2006-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7567784B2 (en) | 2005-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Tuner, broadcast signal processing apparatus comprising the same, and broadcast signal processing method |
| CN109545685A (zh) * | 2018-11-16 | 2019-03-29 | 扬州扬杰电子科技股份有限公司 | 一种不影响肖特基势垒质量的正面金属返工工艺 |
| CN109545685B (zh) * | 2018-11-16 | 2023-01-06 | 扬州扬杰电子科技股份有限公司 | 一种不影响肖特基势垒质量的正面金属返工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100236500B1 (ko) | 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치 | |
| EP1099776A1 (en) | Plasma cleaning step in a salicide process | |
| US6221788B1 (en) | Semiconductor and a method for manufacturing an oxide film on the surface of a semiconductor substrate | |
| JP3600541B2 (ja) | 薄膜トランジスタ用のオーム接触部を形成する方法 | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JPH08316321A (ja) | 半導体装置の拡散障壁膜の形成方法 | |
| JP3273503B2 (ja) | コバルト付着の方法及び装置 | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| JP2520990B2 (ja) | 低欠陥ポリシリコン集積回路の製造方法 | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
| CN114256065A (zh) | SiC MOSFET器件的栅氧化层的制作方法 | |
| US6793735B2 (en) | Integrated cobalt silicide process for semiconductor devices | |
| JPH0629235A (ja) | 半導体装置の製造方法 | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| KR930002673B1 (ko) | 고융점금속 성장방법 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| JPH071761B2 (ja) | 半導体基板の処理方法 | |
| JP2002075905A (ja) | 半導体装置の製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| US4536223A (en) | Method of lowering contact resistance of implanted contact regions | |
| JP3545744B2 (ja) | 半導体素子の製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 |