JP3545744B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3545744B2 JP3545744B2 JP2001400005A JP2001400005A JP3545744B2 JP 3545744 B2 JP3545744 B2 JP 3545744B2 JP 2001400005 A JP2001400005 A JP 2001400005A JP 2001400005 A JP2001400005 A JP 2001400005A JP 3545744 B2 JP3545744 B2 JP 3545744B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cobalt
- titanium
- seconds
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000010936 titanium Substances 0.000 claims description 82
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 60
- 229910017052 cobalt Inorganic materials 0.000 claims description 36
- 239000010941 cobalt Substances 0.000 claims description 36
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 36
- 238000004544 sputter deposition Methods 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 23
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000005546 reactive sputtering Methods 0.000 claims description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 37
- 238000004140 cleaning Methods 0.000 description 20
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 18
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000001603 reducing effect Effects 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000007872 degassing Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- -1 ammonia peroxide Chemical class 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007921 spray Substances 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法にかかり，特にコバルトサリサイドを正常に形成する方法に関するものである。
【０００２】
【従来の技術】
一般にコバルトサリサイドを形成する方法について図５を用いて説明する。まず，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ（素子分離領域：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域とアクティブ（Ａｃｔｉｖｅ）領域を形成し，アクティブ領域には拡散層１００を形成する（図５（ａ））。
【０００３】
続いて，コバルト（Ｃｏ）膜１０１を堆積する前処理として，拡散層１００上の自然酸化膜を除去する。拡散層１００とＣｏ１０１の界面に酸化膜が残っていると，コバルト膜１０１のシリサイド化が進みにくい。自然酸化膜除去の具体的方法は，アンモニア過水（ＡＰＭ）とバッファードフッ酸（ＢＨＦ）にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール（ＩＰＡ）乾燥を施す。
【０００４】
次に，マルチチャンバスパッタ装置を用いて，以下の工程を連続して行う。連続して工程を施すことは，基板表面の酸化を防ぐことができるので，コバルト膜１０１のシリサイド化が正常に進み，好ましい。また，この一連の工程を連続して処理するためにはスパッタ装置を用いるのが好適である。まず，処理する基板を搬入後，脱ガスを行い，次にスパッタクリーニングにより，基板に直接スパッタガス（通常はアルゴン）の電離したイオンを照射し，基板表面に残っている自然酸化膜を除去する。その後，Ｃｏターゲットを用いてＣｏ膜１０１を６０Å堆積し，さらに窒素（Ｎ２）とＴｉターゲットを用いて窒化チタン（ＴｉＮ）膜１０２を２００Å堆積する（図５（ｂ））。アニールの際のＣｏ膜のキャップとしては，ＴｉＮ膜が一般的である。
【０００５】
ここで，各処理の条件は，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングは，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【０００６】
この時，ＴｉＮ膜の形成は反応性スパッタにより行っており，Ｔｉターゲットから飛び出したＴｉをチャンバ内に流入したＮ２と反応させて，ＴｉＮとなったものを基板上に堆積している。本来Ｎ２雰囲気で，Ｔｉを８００℃以上の温度に加熱しないとＴｉＮはできないところを，無加熱にて非熱平衡状態で成膜しているので，ＴｉＮ中には，Ｎ２とは未反応のＴｉも含まれている。後の工程で第１のアニール処理を施してコバルトモノシリサイドを形成する際には，このＴｉＮ中のＴｉが重要な役割を果たす。
【０００７】
一般的に，拡散層上には前処理やスパッタクリーニングを行っても，僅かに自然酸化膜が残っている。第１のアニール処理の際に，ＴｉがＣｏ中を拡散しＳｉウェハとの界面に達すると，Ｔｉには酸化膜を還元する作用があるため，僅かに残った自然酸化膜を還元して，Ｃｏがシリサイド化できる状態を作ってくれると考えられている。しかし，キャップ膜としてＴｉ単体の膜は好適ではない。Ｔｉ単体であるとＣｏとＴｉの合金もできてしまい，Ｃｏシリサイドの膜厚制御が難しくなるためである。
【０００８】
こうして，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を５５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて行い，アクティブ領域の拡散層１００上のＣｏ膜１０１をコバルトモノシリサイド（ＣｏＳｉ）膜１０３に変化させる（図５（ｃ））。
【０００９】
そして，バッチ式スプレー洗浄装置にてＴｉＮ膜１０２とＳＴＩ上の未反応のＣｏ膜１０１を除去し，拡散層１００上にのみコバルトモノシリサイド（ＣｏＳｉ）膜１０３を残す（図５（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層１００上のＣｏＳｉ膜１０３をコバルトダイシリサイド（ＣｏＳｉ２）膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００１０】
【発明が解決しようとする課題】
ところで，上記方法では，図５（ｄ）の不良部分１０４に示すように，アクティブ領域エッジに，コバルトサリサイドが正常に形成されない。これは，ＴｉＮ膜を反応性スパッタで形成する際にスパッタ装置のチャンバ内に流入されたＮ２のためＴｉターゲットが窒化してしまい，次に搬入された基板にＴｉＮスパッタを行う際に，下地のＣｏ膜とＴｉＮ膜の界面に過剰な窒素Ｎが供給されるためである。過剰なＮが存在すると，ＴｉＮ膜中のＴｉの還元作用が低下し，アクティブ領域上の自然酸化膜が還元できず，Ｃｏのシリサイド化が抑制されてしまう。アクティブ領域エッジに不良が起こるのは，エッジに自然酸化膜が残りやすいためと考えられる。
【００１１】
本発明は，従来の半導体素子の製造方法，特にコバルトサリサイド形成方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，過剰なＮの存在によりＴｉＮ膜中のＴｉの還元作用が低下することを防ぎ，アクティブ領域上の自然酸化膜が還元されて，Ｃｏのシリサイド化が進み，コバルトサリサイドが正常に形成可能な，新規かつ改良された半導体素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，半導体素子の製造方法において：拡散層が形成されたシリコン基板上にコバルト膜を形成する第１工程と，組成に窒素原子を含むガスと，表面の窒化膜があらかじめ除去されたチタンターゲットとを用いて，反応性スパッタ法により，前記コバルト膜上に，未反応のチタンを含有する窒化チタン膜を形成する第２工程と，熱処理を行い，前記コバルト膜を前記シリコン基板と反応させてシリサイド化する第３工程と，を含むことを特徴とする，半導体素子の製造方法が提供される。
【００１３】
こうして表面の窒化膜があらかじめ除去されたチタンターゲットを用いて，窒化チタン膜を形成することにより，熱処理の際にアクティブ層上の自然酸化膜をチタンが効果的に還元して，正常なシリサイド化を起こすことが出来る。
【００１４】
また，チタンターゲット表面の窒化膜の除去は，前記チタンターゲットをスパッタ処理（ターゲットクリーニング法）することにより行われることが好ましい。
【００１５】
ターゲットクリーニング法は，処理室からガスを排気した後，チタンターゲットに対してスパッタ処理を行うことにより，チタンターゲット表面の窒化物を除去する処理である。このようにして，チタンターゲット表面の窒化膜を容易に除去することが可能である。
【００１６】
さらに，チタンターゲット表面の窒化膜の除去は，第２工程の後に行われることが好ましい。
【００１７】
こうして，コバルト膜上に窒化チタン膜を形成する際には，常に純粋なチタンターゲットを用いることができ，窒素の過剰な窒化チタン膜が形成されることはない。
【００１８】
さらに組成に窒素原子を含むガスは，窒素ガスであることが好ましい。
【００１９】
これにより，組成に窒素を含むガスとチタンのターゲットとを用いる反応性スパッタ法により窒化チタン膜を形成することができる。
【００２０】
また，第２工程は，窒化チタン膜に未反応チタンが含有されるような低温の温度条件，例えば，５０℃〜１００℃の温度条件にて行われることが好ましい。
【００２１】
このような低温の温度条件にてスパッタ処理を行うことにより，窒化チタン膜に含有される未反応チタンを十分に確保することができる。
【００２２】
また，第３工程は，拡散層上のコバルト膜をコバルトモノシリサイド膜に変化させる第１アニール工程と，チタンを含有する窒化チタン膜及び未反応のコバルト膜を除去した後，第１アニール工程よりも高温の温度条件にて，コバルトモノシリサイド膜をコバルトダイシリサイド膜に変化させる第２アニール工程と，を含むことが好ましい。
【００２３】
このように第１アニール工程を施してコバルトモノシリサイド膜を形成した後，第２アニール工程を施すことにより，コバルトモノシリサイド膜より低抵抗のコバルトダイシリサイド膜を形成することが出来る。
【００２４】
さらに，第１〜第３工程の第１アニール工程までは，同一装置内にて連続して行われることが好ましい。
【００２５】
こうして，コバルト膜の形成から第１アニール処理までの工程において，基板を大気中に搬出する必要がなくなるため，キャップ膜であるチタンを含有する窒化チタン膜の酸化を防ぐことができて，正常なシリサイド膜の形成を行うことができる。
【００２６】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体素子の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２７】
（第１の実施の形態）
本発明の第１の実施形態について図１に示した。まず，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成し，アクティブ領域には拡散層２００を形成する（図１（ａ））。続いて，拡散層２００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００２８】
次に，マルチチャンバスパッタ装置にて，以下の工程を連続して行う。まず脱ガスを行い，次にスパッタクリーニングを行い，そしてＣｏ膜２０１を６０Å堆積し，さらにＴｉＮ膜２０２を２００Å堆積する。ここで，ＴｉＮスパッタ工程以外の各処理の条件は従来技術と同様で，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングはＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【００２９】
この際，シリコン基板の表面がプラズマにさらされるので，加熱しなくても温度はあがる。この際のシリコン基板の温度は，処理時間にもよるが，５０℃〜１００℃程度の低温である。このような低温の温度条件にてスパッタ処理を行うことにより，ＴｉＮに含有される未反応Ｔｉを十分に確保することができる。
【００３０】
ここで，ＴｉＮスパッタにより窒化されたＴｉターゲットのクリーニングを図４で示すターゲットクリーニング法で行う。すなわち，ＳＴＥＰ１でＴｉＮスパッタ後，Ｎ２の供給を断ち，Ａｒのみ３２ｓｃｃｍ供給し（ＳＴＥＰ２），１ｋＷで８秒のスパッタを行う（ＳＴＥＰ３）。ＳＴＥＰ２，３をターゲットクリーニングステップと呼ぶ。これにより，ＴｉＮ膜２０２上にＴｉ膜２０３が約５０Å形成される（図１（ｂ））。つまり，ＴｉＮスパッタを経て窒化したＴｉターゲットの表面を，Ｔｉスパッタを行って削り取ることにより，ターゲット表面は純粋Ｔｉとなり，クリーニングされたことになる。ここで，チャンバ内に取り付けられたシャッターを閉じ，シャッターにＴｉを堆積させることにより，ＴｉＮ膜２０２上にＴｉ膜２０３を堆積させないことも可能である。
【００３１】
さらに，５５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施し，アクティブ領域の拡散層２００上のＣｏ膜２０１をＣｏＳｉ膜２０４に変化させる（図１（ｃ））。そして，バッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル（１サイクルは，硫酸過水スプレイ：６０秒と放置：６０秒と硫酸過水の飛散である。）行い，Ｔｉ膜２０３及びＴｉＮ膜２０２と素子分離領域（ＳＴＩ）上の未反応のＣｏ膜２０１を除去し，拡散層２００上にのみＣｏＳｉ膜２０４を残す（図１（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層２００上のＣｏＳｉ膜２０４をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００３２】
以上のように，第１の実施の形態によれば，ＴｉＮ膜形成ステップにターゲットクリーニングステップを設けたので，ＴｉＮスパッタ前のＴｉターゲット表面は絶えず純粋なＴｉとなる。これによってＣｏ／ＴｉＮ界面のＮが低減し，Ｔｉの還元効果が高まり，アクティブ層全面に正常なＣｏシリサイドが形成できる。
【００３３】
（第２の実施の形態）
本発明の第２の実施形態について図２に示した。シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成し，アクティブ領域には拡散層３００を形成する（図２（ａ））。続いて，拡散層３００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００３４】
次に，マルチチャンバスパッタ装置にて，以下の工程を連続して行う。まず脱ガスを行い，次にスパッタクリーニングを行い，そしてＣｏ膜３０１を６０Å堆積し，Ｔｉ膜３０２を５０Å堆積し，ＴｉＮ膜３０３を２００Å堆積し，さらにＴｉ膜３０４を（５０Å）堆積する（図２（ｂ））。ここで各処理の条件は，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングは，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，Ｔｉスパッタは，ＤＣパワー＝１ｋＷ，無加熱，Ａｒ流量は３２ｓｃｃｍ，処理時間８秒で，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【００３５】
ＴｉＮ膜３０３上のＴｉ膜３０４の堆積は，第１の実施の形態で行われているＴｉターゲットクリーニング処理と同様であり，Ｔｉターゲット表面は，純粋なＴｉとなる。また，チャンバ内に取り付けられたシャッターを閉じ，シャッターにＴｉを堆積させることにより，ＴｉＮ膜３０３上にＴｉ膜３０４を堆積させないことも可能である。
【００３６】
さらに，５３０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施し，アクティブ領域の拡散層３００上のＣｏ膜３０１をＣｏＳｉ膜３０５に変化させる（図２（ｃ））。そして，第１の実施の形態と同様にバッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル行い，Ｔｉ膜３０４とＴｉＮ膜３０３とＴｉ膜３０２とＳＴＩ上の未反応のＣｏ膜３０１を除去し，拡散層３００上にのみＣｏＳｉ膜３０５を残す（図２（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層３００上のＣｏＳｉ膜３０５をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００３７】
以上のように，第２の実施の形態によれば，Ｔｉ膜３０２／ＴｉＮ膜３０３／Ｔｉ膜３０４をＣｏ膜３０１のキャップ膜として使用したため，Ｃｏ膜３０１上の極薄膜のＴｉ膜３０２による還元作用が増し，良好なコバルトサリサイド形状が得られる。
【００３８】
また，第２のアニール処理（８５０℃，３０秒）後，ＴｉＮキャップ膜の場合には，アクティブ領域エッジに欠損が発生する。これは高温の熱処理によるダイシリサイドへの変化の過程で凝集，グレイン成長が起こるが，グレイン間の溝が深くなった時に，特にエッジで溝が裂け欠損が起こるのである。ところが，第２の実施の形態でのＴｉ／ＴｉＮ／Ｔｉキャップの場合，上記欠損不良は起きず，エッジの形状がシャープで良好なものが得られることが実験的にわかっている。
【００３９】
（第３の実施の形態）
本発明の第３の実施形態において使用する装置の構成を図３に示した。各チャンバは真空に引かれている。ここでは，図３に示す装置を用いて，第１の実施の形態を遂行する方法を説明する。図１（ａ）に示すような，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成する。ここでアクティブ領域に形成した拡散層２００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００４０】
次に，図３に示すロードロックチャンバ４０１（またはロードロックチャンバ４０２）に導入し，セパレートチャンバ４０３を介して，プレヒートチャンバ４０４に導入し，例えば３００℃，６０秒にて脱ガスを行う。次に，再びセパレートチャンバ４０３を介してスパッタクリーニングチャンバ（またはケミカルドライエッチングチャンバ）４０５に移し，例えば，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件でクリーニングを行う。
【００４１】
次に，再びセパレートチャンバ４０３を介してＣｏスパッタチャンバ４０６に移し，例えば，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒の条件にてＣｏ膜２０１を６０Å堆積する。続いて，再びセパレートチャンバ４０３を介してＴｉ／ＴｉＮスパッタチャンバ４０７に移し，例えば，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒の条件にてＴｉＮ膜２０２を２００Å堆積し，さらに同チャンバにてターゲットクリーニングとして，例えば，ＤＣパワー＝１ｋＷ，無加熱，Ａｒは３２ｓｃｃｍ，処理時間８秒の条件でターゲットをクリーニングし，ＴｉＮ膜２０２上にＴｉ膜２０３を約５０Å堆積する（図１（ｂ））。第１の実施の形態と同様にチャンバ内に取り付けられたシャッターを閉じ，ＴｉＮ膜２０２上にＴｉ膜２０３を堆積させないことも可能である。
【００４２】
その後，シリコン基板を大気中に搬出せず，再びセパレートチャンバ４０３を介して真空アニールチャンバ４０８に搬送し，真空中で第１のアニール処理を例えば，５００℃，３０秒で行い，アクティブの拡散層２００上のＣｏ膜２０１をＣｏＳｉ膜２０４に変化させる（図１（ｃ））。真空アニールチャンバ４０８は，１Ｅ−５Ｔｏｒｒ以下に真空引きされ，基板を４００℃〜６００℃の範囲で加熱できるようにしておく。そして最後に，再びセパレートチャンバ４０３を介してロードロックチャンバ４０１（またはロードロックチャンバ４０２）へ戻し，大気中へ搬出され，一連のプロセスが完了する。
【００４３】
続いて，第１，第２の実施の形態と同様にバッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル行い，Ｔｉ膜２０３とＴｉＮ膜２０２とＳＴＩ上の未反応のＣｏ膜２０１を除去し，拡散層２００上にのみＣｏＳｉ膜２０４を残す（図２（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層２００上のＣｏＳｉ膜２０４をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００４４】
以上のように，第３の実施の形態によれば，Ｃｏ膜２０１上のキャップのＴｉＮ膜２０２／Ｔｉ膜２０３を大気にさらさずにアニールできるため，キャップ膜が酸化されず，Ｔｉの還元作用が高くなり，良好なコバルトサリサイド形成ができる。
【００４５】
以上，添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４６】
上記実施の形態では，スパッタ装置に窒素ガスを導入する場合の一例について説明したが，本発明はこれに限定されない。スパッタ装置に導入するガスは，窒素原子を組成に含むガスであればよく，例えばアンモニアガス（ＮＨ３）などを用いることができる。
【００４７】
【発明の効果】
以上説明したように，本発明によれば，アニール処理時にアクティブ層上の自然酸化膜がＴｉによって効果的に還元され，正常なシリサイド化を起こすことができる。そのために，キャップ膜となるＴｉＮスパッタの際にターゲットクリーニングステップを設け，窒化したＴｉターゲット表面を絶えずピュアなＴｉとなるようにする。これにより過剰なＮが供給されてＴｉの還元作用が抑制される事はなくなり，正常なシリサイド化を起こすことができる。また，キャップ膜をＴｉ膜／ＴｉＮ膜の積層にする事によっても，下層のＴｉ膜がより還元作用を高めることができる。また，Ｃｏ膜形成からアニールまで基板を大気にさらさずに，各工程を統合した装置を使用することによっても，キャップ膜が酸化されずに，Ｔｉの還元効果を高めることができ，正常にコバルトシリサイドを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，ＴｉＮ膜，Ｔｉ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルト膜をコバルトモノシリサイド膜に変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【図２】本発明の第２の実施形態にかかる半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，Ｔｉ膜，ＴｉＮ膜，Ｔｉ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルトをコバルトモノシリサイドに変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【図３】本発明の第３の実施形態にかかる半導体素子の製造方法に使用するプロセスインテグレーションチャンバ構成を示す説明図である。
【図４】本発明の実施形態にかかるターゲットクリーニングステップを含むＴｉＮスパッタのシーケンスを表す説明図である。
【図５】従来技術による半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，ＴｉＮ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルトをコバルトモノシリサイドに変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【符号の説明】
２００ 拡散層
２０１ コバルト膜
２０２ ＴｉＮ膜
２０３ Ｔｉ膜
２０４ コバルトモノシリサイド膜
【発明の属する技術分野】
本発明は半導体素子の製造方法にかかり，特にコバルトサリサイドを正常に形成する方法に関するものである。
【０００２】
【従来の技術】
一般にコバルトサリサイドを形成する方法について図５を用いて説明する。まず，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ（素子分離領域：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域とアクティブ（Ａｃｔｉｖｅ）領域を形成し，アクティブ領域には拡散層１００を形成する（図５（ａ））。
【０００３】
続いて，コバルト（Ｃｏ）膜１０１を堆積する前処理として，拡散層１００上の自然酸化膜を除去する。拡散層１００とＣｏ１０１の界面に酸化膜が残っていると，コバルト膜１０１のシリサイド化が進みにくい。自然酸化膜除去の具体的方法は，アンモニア過水（ＡＰＭ）とバッファードフッ酸（ＢＨＦ）にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール（ＩＰＡ）乾燥を施す。
【０００４】
次に，マルチチャンバスパッタ装置を用いて，以下の工程を連続して行う。連続して工程を施すことは，基板表面の酸化を防ぐことができるので，コバルト膜１０１のシリサイド化が正常に進み，好ましい。また，この一連の工程を連続して処理するためにはスパッタ装置を用いるのが好適である。まず，処理する基板を搬入後，脱ガスを行い，次にスパッタクリーニングにより，基板に直接スパッタガス（通常はアルゴン）の電離したイオンを照射し，基板表面に残っている自然酸化膜を除去する。その後，Ｃｏターゲットを用いてＣｏ膜１０１を６０Å堆積し，さらに窒素（Ｎ２）とＴｉターゲットを用いて窒化チタン（ＴｉＮ）膜１０２を２００Å堆積する（図５（ｂ））。アニールの際のＣｏ膜のキャップとしては，ＴｉＮ膜が一般的である。
【０００５】
ここで，各処理の条件は，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングは，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【０００６】
この時，ＴｉＮ膜の形成は反応性スパッタにより行っており，Ｔｉターゲットから飛び出したＴｉをチャンバ内に流入したＮ２と反応させて，ＴｉＮとなったものを基板上に堆積している。本来Ｎ２雰囲気で，Ｔｉを８００℃以上の温度に加熱しないとＴｉＮはできないところを，無加熱にて非熱平衡状態で成膜しているので，ＴｉＮ中には，Ｎ２とは未反応のＴｉも含まれている。後の工程で第１のアニール処理を施してコバルトモノシリサイドを形成する際には，このＴｉＮ中のＴｉが重要な役割を果たす。
【０００７】
一般的に，拡散層上には前処理やスパッタクリーニングを行っても，僅かに自然酸化膜が残っている。第１のアニール処理の際に，ＴｉがＣｏ中を拡散しＳｉウェハとの界面に達すると，Ｔｉには酸化膜を還元する作用があるため，僅かに残った自然酸化膜を還元して，Ｃｏがシリサイド化できる状態を作ってくれると考えられている。しかし，キャップ膜としてＴｉ単体の膜は好適ではない。Ｔｉ単体であるとＣｏとＴｉの合金もできてしまい，Ｃｏシリサイドの膜厚制御が難しくなるためである。
【０００８】
こうして，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を５５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて行い，アクティブ領域の拡散層１００上のＣｏ膜１０１をコバルトモノシリサイド（ＣｏＳｉ）膜１０３に変化させる（図５（ｃ））。
【０００９】
そして，バッチ式スプレー洗浄装置にてＴｉＮ膜１０２とＳＴＩ上の未反応のＣｏ膜１０１を除去し，拡散層１００上にのみコバルトモノシリサイド（ＣｏＳｉ）膜１０３を残す（図５（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層１００上のＣｏＳｉ膜１０３をコバルトダイシリサイド（ＣｏＳｉ２）膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００１０】
【発明が解決しようとする課題】
ところで，上記方法では，図５（ｄ）の不良部分１０４に示すように，アクティブ領域エッジに，コバルトサリサイドが正常に形成されない。これは，ＴｉＮ膜を反応性スパッタで形成する際にスパッタ装置のチャンバ内に流入されたＮ２のためＴｉターゲットが窒化してしまい，次に搬入された基板にＴｉＮスパッタを行う際に，下地のＣｏ膜とＴｉＮ膜の界面に過剰な窒素Ｎが供給されるためである。過剰なＮが存在すると，ＴｉＮ膜中のＴｉの還元作用が低下し，アクティブ領域上の自然酸化膜が還元できず，Ｃｏのシリサイド化が抑制されてしまう。アクティブ領域エッジに不良が起こるのは，エッジに自然酸化膜が残りやすいためと考えられる。
【００１１】
本発明は，従来の半導体素子の製造方法，特にコバルトサリサイド形成方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，過剰なＮの存在によりＴｉＮ膜中のＴｉの還元作用が低下することを防ぎ，アクティブ領域上の自然酸化膜が還元されて，Ｃｏのシリサイド化が進み，コバルトサリサイドが正常に形成可能な，新規かつ改良された半導体素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点によれば，半導体素子の製造方法において：拡散層が形成されたシリコン基板上にコバルト膜を形成する第１工程と，組成に窒素原子を含むガスと，表面の窒化膜があらかじめ除去されたチタンターゲットとを用いて，反応性スパッタ法により，前記コバルト膜上に，未反応のチタンを含有する窒化チタン膜を形成する第２工程と，熱処理を行い，前記コバルト膜を前記シリコン基板と反応させてシリサイド化する第３工程と，を含むことを特徴とする，半導体素子の製造方法が提供される。
【００１３】
こうして表面の窒化膜があらかじめ除去されたチタンターゲットを用いて，窒化チタン膜を形成することにより，熱処理の際にアクティブ層上の自然酸化膜をチタンが効果的に還元して，正常なシリサイド化を起こすことが出来る。
【００１４】
また，チタンターゲット表面の窒化膜の除去は，前記チタンターゲットをスパッタ処理（ターゲットクリーニング法）することにより行われることが好ましい。
【００１５】
ターゲットクリーニング法は，処理室からガスを排気した後，チタンターゲットに対してスパッタ処理を行うことにより，チタンターゲット表面の窒化物を除去する処理である。このようにして，チタンターゲット表面の窒化膜を容易に除去することが可能である。
【００１６】
さらに，チタンターゲット表面の窒化膜の除去は，第２工程の後に行われることが好ましい。
【００１７】
こうして，コバルト膜上に窒化チタン膜を形成する際には，常に純粋なチタンターゲットを用いることができ，窒素の過剰な窒化チタン膜が形成されることはない。
【００１８】
さらに組成に窒素原子を含むガスは，窒素ガスであることが好ましい。
【００１９】
これにより，組成に窒素を含むガスとチタンのターゲットとを用いる反応性スパッタ法により窒化チタン膜を形成することができる。
【００２０】
また，第２工程は，窒化チタン膜に未反応チタンが含有されるような低温の温度条件，例えば，５０℃〜１００℃の温度条件にて行われることが好ましい。
【００２１】
このような低温の温度条件にてスパッタ処理を行うことにより，窒化チタン膜に含有される未反応チタンを十分に確保することができる。
【００２２】
また，第３工程は，拡散層上のコバルト膜をコバルトモノシリサイド膜に変化させる第１アニール工程と，チタンを含有する窒化チタン膜及び未反応のコバルト膜を除去した後，第１アニール工程よりも高温の温度条件にて，コバルトモノシリサイド膜をコバルトダイシリサイド膜に変化させる第２アニール工程と，を含むことが好ましい。
【００２３】
このように第１アニール工程を施してコバルトモノシリサイド膜を形成した後，第２アニール工程を施すことにより，コバルトモノシリサイド膜より低抵抗のコバルトダイシリサイド膜を形成することが出来る。
【００２４】
さらに，第１〜第３工程の第１アニール工程までは，同一装置内にて連続して行われることが好ましい。
【００２５】
こうして，コバルト膜の形成から第１アニール処理までの工程において，基板を大気中に搬出する必要がなくなるため，キャップ膜であるチタンを含有する窒化チタン膜の酸化を防ぐことができて，正常なシリサイド膜の形成を行うことができる。
【００２６】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる半導体素子の製造方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２７】
（第１の実施の形態）
本発明の第１の実施形態について図１に示した。まず，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成し，アクティブ領域には拡散層２００を形成する（図１（ａ））。続いて，拡散層２００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００２８】
次に，マルチチャンバスパッタ装置にて，以下の工程を連続して行う。まず脱ガスを行い，次にスパッタクリーニングを行い，そしてＣｏ膜２０１を６０Å堆積し，さらにＴｉＮ膜２０２を２００Å堆積する。ここで，ＴｉＮスパッタ工程以外の各処理の条件は従来技術と同様で，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングはＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【００２９】
この際，シリコン基板の表面がプラズマにさらされるので，加熱しなくても温度はあがる。この際のシリコン基板の温度は，処理時間にもよるが，５０℃〜１００℃程度の低温である。このような低温の温度条件にてスパッタ処理を行うことにより，ＴｉＮに含有される未反応Ｔｉを十分に確保することができる。
【００３０】
ここで，ＴｉＮスパッタにより窒化されたＴｉターゲットのクリーニングを図４で示すターゲットクリーニング法で行う。すなわち，ＳＴＥＰ１でＴｉＮスパッタ後，Ｎ２の供給を断ち，Ａｒのみ３２ｓｃｃｍ供給し（ＳＴＥＰ２），１ｋＷで８秒のスパッタを行う（ＳＴＥＰ３）。ＳＴＥＰ２，３をターゲットクリーニングステップと呼ぶ。これにより，ＴｉＮ膜２０２上にＴｉ膜２０３が約５０Å形成される（図１（ｂ））。つまり，ＴｉＮスパッタを経て窒化したＴｉターゲットの表面を，Ｔｉスパッタを行って削り取ることにより，ターゲット表面は純粋Ｔｉとなり，クリーニングされたことになる。ここで，チャンバ内に取り付けられたシャッターを閉じ，シャッターにＴｉを堆積させることにより，ＴｉＮ膜２０２上にＴｉ膜２０３を堆積させないことも可能である。
【００３１】
さらに，５５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施し，アクティブ領域の拡散層２００上のＣｏ膜２０１をＣｏＳｉ膜２０４に変化させる（図１（ｃ））。そして，バッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル（１サイクルは，硫酸過水スプレイ：６０秒と放置：６０秒と硫酸過水の飛散である。）行い，Ｔｉ膜２０３及びＴｉＮ膜２０２と素子分離領域（ＳＴＩ）上の未反応のＣｏ膜２０１を除去し，拡散層２００上にのみＣｏＳｉ膜２０４を残す（図１（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層２００上のＣｏＳｉ膜２０４をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００３２】
以上のように，第１の実施の形態によれば，ＴｉＮ膜形成ステップにターゲットクリーニングステップを設けたので，ＴｉＮスパッタ前のＴｉターゲット表面は絶えず純粋なＴｉとなる。これによってＣｏ／ＴｉＮ界面のＮが低減し，Ｔｉの還元効果が高まり，アクティブ層全面に正常なＣｏシリサイドが形成できる。
【００３３】
（第２の実施の形態）
本発明の第２の実施形態について図２に示した。シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成し，アクティブ領域には拡散層３００を形成する（図２（ａ））。続いて，拡散層３００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００３４】
次に，マルチチャンバスパッタ装置にて，以下の工程を連続して行う。まず脱ガスを行い，次にスパッタクリーニングを行い，そしてＣｏ膜３０１を６０Å堆積し，Ｔｉ膜３０２を５０Å堆積し，ＴｉＮ膜３０３を２００Å堆積し，さらにＴｉ膜３０４を（５０Å）堆積する（図２（ｂ））。ここで各処理の条件は，脱ガスは３００℃，６０秒にて行い，スパッタクリーニングは，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件にて行う。また，Ｃｏスパッタはコリメートスパッタにて，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒で行い，Ｔｉスパッタは，ＤＣパワー＝１ｋＷ，無加熱，Ａｒ流量は３２ｓｃｃｍ，処理時間８秒で，ＴｉＮスパッタは，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒で行う。
【００３５】
ＴｉＮ膜３０３上のＴｉ膜３０４の堆積は，第１の実施の形態で行われているＴｉターゲットクリーニング処理と同様であり，Ｔｉターゲット表面は，純粋なＴｉとなる。また，チャンバ内に取り付けられたシャッターを閉じ，シャッターにＴｉを堆積させることにより，ＴｉＮ膜３０３上にＴｉ膜３０４を堆積させないことも可能である。
【００３６】
さらに，５３０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて，第１のアニール処理であるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を施し，アクティブ領域の拡散層３００上のＣｏ膜３０１をＣｏＳｉ膜３０５に変化させる（図２（ｃ））。そして，第１の実施の形態と同様にバッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル行い，Ｔｉ膜３０４とＴｉＮ膜３０３とＴｉ膜３０２とＳＴＩ上の未反応のＣｏ膜３０１を除去し，拡散層３００上にのみＣｏＳｉ膜３０５を残す（図２（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層３００上のＣｏＳｉ膜３０５をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００３７】
以上のように，第２の実施の形態によれば，Ｔｉ膜３０２／ＴｉＮ膜３０３／Ｔｉ膜３０４をＣｏ膜３０１のキャップ膜として使用したため，Ｃｏ膜３０１上の極薄膜のＴｉ膜３０２による還元作用が増し，良好なコバルトサリサイド形状が得られる。
【００３８】
また，第２のアニール処理（８５０℃，３０秒）後，ＴｉＮキャップ膜の場合には，アクティブ領域エッジに欠損が発生する。これは高温の熱処理によるダイシリサイドへの変化の過程で凝集，グレイン成長が起こるが，グレイン間の溝が深くなった時に，特にエッジで溝が裂け欠損が起こるのである。ところが，第２の実施の形態でのＴｉ／ＴｉＮ／Ｔｉキャップの場合，上記欠損不良は起きず，エッジの形状がシャープで良好なものが得られることが実験的にわかっている。
【００３９】
（第３の実施の形態）
本発明の第３の実施形態において使用する装置の構成を図３に示した。各チャンバは真空に引かれている。ここでは，図３に示す装置を用いて，第１の実施の形態を遂行する方法を説明する。図１（ａ）に示すような，シリコン基板に従来の技術を用いて素子分離を行い，ＳＴＩ領域とアクティブ領域を形成する。ここでアクティブ領域に形成した拡散層２００上の自然酸化膜を除去するため，アンモニア過水とバッファードフッ酸にて６０秒（これは，熱酸化膜２０Å相当のエッチング条件である。）の処理を行い，加えて，イソプロピルアルコール乾燥を施す。
【００４０】
次に，図３に示すロードロックチャンバ４０１（またはロードロックチャンバ４０２）に導入し，セパレートチャンバ４０３を介して，プレヒートチャンバ４０４に導入し，例えば３００℃，６０秒にて脱ガスを行う。次に，再びセパレートチャンバ４０３を介してスパッタクリーニングチャンバ（またはケミカルドライエッチングチャンバ）４０５に移し，例えば，ＲＦ（６０ＭＨｚ）＝３６０Ｗ，ＨＦ（４００ｋＨｚ）＝９０Ｗ，Ａｒ流量＝４０ｓｃｃｍ，処理時間１３秒（これは，熱酸化膜４０Å相当のエッチング条件である。）の条件でクリーニングを行う。
【００４１】
次に，再びセパレートチャンバ４０３を介してＣｏスパッタチャンバ４０６に移し，例えば，ＤＣパワー＝１ｋＷ，２００℃，チャンバ／ホルダＡｒ流量は１５ｓｃｃｍ／４ｓｃｃｍ，処理時間２８秒の条件にてＣｏ膜２０１を６０Å堆積する。続いて，再びセパレートチャンバ４０３を介してＴｉ／ＴｉＮスパッタチャンバ４０７に移し，例えば，ＤＣパワー＝２．５ｋＷ，無加熱，チャンバ／ホルダＡｒ流量は３８ｓｃｃｍ／４ｓｃｃｍ，Ｎ２流量は４３ｓｃｃｍ，処理時間３２秒の条件にてＴｉＮ膜２０２を２００Å堆積し，さらに同チャンバにてターゲットクリーニングとして，例えば，ＤＣパワー＝１ｋＷ，無加熱，Ａｒは３２ｓｃｃｍ，処理時間８秒の条件でターゲットをクリーニングし，ＴｉＮ膜２０２上にＴｉ膜２０３を約５０Å堆積する（図１（ｂ））。第１の実施の形態と同様にチャンバ内に取り付けられたシャッターを閉じ，ＴｉＮ膜２０２上にＴｉ膜２０３を堆積させないことも可能である。
【００４２】
その後，シリコン基板を大気中に搬出せず，再びセパレートチャンバ４０３を介して真空アニールチャンバ４０８に搬送し，真空中で第１のアニール処理を例えば，５００℃，３０秒で行い，アクティブの拡散層２００上のＣｏ膜２０１をＣｏＳｉ膜２０４に変化させる（図１（ｃ））。真空アニールチャンバ４０８は，１Ｅ−５Ｔｏｒｒ以下に真空引きされ，基板を４００℃〜６００℃の範囲で加熱できるようにしておく。そして最後に，再びセパレートチャンバ４０３を介してロードロックチャンバ４０１（またはロードロックチャンバ４０２）へ戻し，大気中へ搬出され，一連のプロセスが完了する。
【００４３】
続いて，第１，第２の実施の形態と同様にバッチ式スプレー洗浄装置（例えばＭｅｒｃｕｒｙ）にて，過水：３０秒とアンモニア過水：２４０秒と過水：３０秒の処理を行い，更に連続して硫酸過水の処理を８サイクル行い，Ｔｉ膜２０３とＴｉＮ膜２０２とＳＴＩ上の未反応のＣｏ膜２０１を除去し，拡散層２００上にのみＣｏＳｉ膜２０４を残す（図２（ｄ））。そして最後に，第２のアニール処理であるＲＴＡ処理を８５０℃，３０秒，Ｎ２＝１０ｄｍ３／ｍｉｎにて施し，拡散層２００上のＣｏＳｉ膜２０４をＣｏＳｉ２膜に変化させ，コバルトサリサイドが完成する（図示せず）。
【００４４】
以上のように，第３の実施の形態によれば，Ｃｏ膜２０１上のキャップのＴｉＮ膜２０２／Ｔｉ膜２０３を大気にさらさずにアニールできるため，キャップ膜が酸化されず，Ｔｉの還元作用が高くなり，良好なコバルトサリサイド形成ができる。
【００４５】
以上，添付図面を参照しながら本発明にかかる半導体素子の製造方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４６】
上記実施の形態では，スパッタ装置に窒素ガスを導入する場合の一例について説明したが，本発明はこれに限定されない。スパッタ装置に導入するガスは，窒素原子を組成に含むガスであればよく，例えばアンモニアガス（ＮＨ３）などを用いることができる。
【００４７】
【発明の効果】
以上説明したように，本発明によれば，アニール処理時にアクティブ層上の自然酸化膜がＴｉによって効果的に還元され，正常なシリサイド化を起こすことができる。そのために，キャップ膜となるＴｉＮスパッタの際にターゲットクリーニングステップを設け，窒化したＴｉターゲット表面を絶えずピュアなＴｉとなるようにする。これにより過剰なＮが供給されてＴｉの還元作用が抑制される事はなくなり，正常なシリサイド化を起こすことができる。また，キャップ膜をＴｉ膜／ＴｉＮ膜の積層にする事によっても，下層のＴｉ膜がより還元作用を高めることができる。また，Ｃｏ膜形成からアニールまで基板を大気にさらさずに，各工程を統合した装置を使用することによっても，キャップ膜が酸化されずに，Ｔｉの還元効果を高めることができ，正常にコバルトシリサイドを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，ＴｉＮ膜，Ｔｉ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルト膜をコバルトモノシリサイド膜に変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【図２】本発明の第２の実施形態にかかる半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，Ｔｉ膜，ＴｉＮ膜，Ｔｉ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルトをコバルトモノシリサイドに変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【図３】本発明の第３の実施形態にかかる半導体素子の製造方法に使用するプロセスインテグレーションチャンバ構成を示す説明図である。
【図４】本発明の実施形態にかかるターゲットクリーニングステップを含むＴｉＮスパッタのシーケンスを表す説明図である。
【図５】従来技術による半導体素子の製造方法を示す工程断面図であり，（ａ）は，シリコン基板に拡散層を形成した後の図，（ｂ）は，スパッタ装置にてコバルト膜，ＴｉＮ膜を順次堆積した後の図，（ｃ）は，ＲＴＡ処理により，コバルトをコバルトモノシリサイドに変化させた後の図，（ｄ）は，未反応のコバルトを除去し拡散層上にのみコバルトモノシリサイドを残した後の図である。
【符号の説明】
２００ 拡散層
２０１ コバルト膜
２０２ ＴｉＮ膜
２０３ Ｔｉ膜
２０４ コバルトモノシリサイド膜
Claims (8)
- 半導体素子の製造方法において：
拡散層が形成されたシリコン基板上にコバルト膜を形成する第１工程と，
組成に窒素原子を含むガスと，表面の窒化膜があらかじめ除去されたチタンターゲットとを用いて，反応性スパッタ法により，前記コバルト膜上に，未反応のチタンを含有する窒化チタン膜を形成する第２工程と，
熱処理を行い，前記コバルト膜を前記シリコン基板と反応させてシリサイド化する第３工程と，
を含むことを特徴とする，半導体素子の製造方法。 - 前記チタンターゲット表面の窒化膜の除去は，前記チタンターゲットをスパッタ処理することにより行われることを特徴とする，請求項１に記載の半導体素子の製造方法。
- 前記チタンターゲット表面の窒化膜の除去は，前記第２工程の後に行われることを特徴とする，請求項１または２に記載の半導体素子の製造方法。
- 前記組成に窒素原子を含むガスは，窒素ガスであることを特徴とする，請求項１，２または３のいずれかに記載の半導体素子の製造方法。
- 前記第２工程は，窒化チタン膜にチタンが含有されるような低温の温度条件にて行われることを特徴とする，請求項１，２，３または４のいずれかに記載の半導体素子の製造方法。
- 前記第２工程は，前記シリコン基板の温度が５０℃〜１００℃の温度条件にて行われることを特徴とする，請求項５に記載の半導体素子の製造方法。
- 前記第３工程は，
前記拡散層上の前記コバルト膜をコバルトモノシリサイド膜に変化させる第１アニール工程と，
前記未反応のチタンを含有する窒化チタン膜及び未反応の前記コバルト膜を除去した後，前記第１アニール工程よりも高温の条件にて，前記コバルトモノシリサイド膜をコバルトダイシリサイド膜に変化させる第２アニール工程と，
を含むことを特徴とする，請求項１，２，３，４，５または６のいずれかに記載の半導体素子の製造方法。 - 前記第１〜第３工程の第１アニール工程までは，同一装置内にて連続して行われることを特徴とする，請求項７に記載の半導体素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400005A JP3545744B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体素子の製造方法 |
| US10/233,435 US20030124843A1 (en) | 2001-12-28 | 2002-09-04 | Forming method of silicide film |
| US10/900,278 US7176134B2 (en) | 2001-12-28 | 2004-07-28 | Forming method of silicide film |
| US11/642,894 US7781337B2 (en) | 2001-12-28 | 2006-12-21 | Forming method of silicide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001400005A JP3545744B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197559A JP2003197559A (ja) | 2003-07-11 |
| JP3545744B2 true JP3545744B2 (ja) | 2004-07-21 |
Family
ID=19189552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400005A Expired - Fee Related JP3545744B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20030124843A1 (ja) |
| JP (1) | JP3545744B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1411146B1 (en) * | 2002-10-17 | 2010-06-09 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| KR100555541B1 (ko) * | 2003-12-23 | 2006-03-03 | 삼성전자주식회사 | 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법 |
| US7238611B2 (en) * | 2005-04-13 | 2007-07-03 | United Microelectronics Corp. | Salicide process |
| US20070059878A1 (en) * | 2005-09-14 | 2007-03-15 | Yu-Lan Chang | Salicide process |
| CN100431105C (zh) * | 2005-09-22 | 2008-11-05 | 联华电子股份有限公司 | 自对准金属硅化物工艺 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| JPH06240449A (ja) | 1993-02-15 | 1994-08-30 | Matsushita Electron Corp | 高融点金属膜の形成方法 |
| JP3545084B2 (ja) | 1995-03-20 | 2004-07-21 | 富士通株式会社 | 半導体装置の製造方法 |
| US5972178A (en) | 1995-06-07 | 1999-10-26 | Applied Materials, Inc. | Continuous process for forming improved titanium nitride barrier layers |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| JPH11283935A (ja) | 1998-03-30 | 1999-10-15 | Nec Corp | 半導体装置の製造方法 |
| US6136705A (en) * | 1998-10-22 | 2000-10-24 | National Semiconductor Corporation | Self-aligned dual thickness cobalt silicide layer formation process |
| US5970370A (en) * | 1998-12-08 | 1999-10-19 | Advanced Micro Devices | Manufacturing capping layer for the fabrication of cobalt salicide structures |
| US6303503B1 (en) * | 1999-10-13 | 2001-10-16 | National Semiconductor Corporation | Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step |
-
2001
- 2001-12-28 JP JP2001400005A patent/JP3545744B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-04 US US10/233,435 patent/US20030124843A1/en not_active Abandoned
-
2004
- 2004-07-28 US US10/900,278 patent/US7176134B2/en not_active Expired - Fee Related
-
2006
- 2006-12-21 US US11/642,894 patent/US7781337B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070105371A1 (en) | 2007-05-10 |
| US7781337B2 (en) | 2010-08-24 |
| US20030124843A1 (en) | 2003-07-03 |
| US20040259350A1 (en) | 2004-12-23 |
| JP2003197559A (ja) | 2003-07-11 |
| US7176134B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1099776A1 (en) | Plasma cleaning step in a salicide process | |
| US5780929A (en) | Formation of silicided junctions in deep submicron MOSFETS by defect enhanced CoSi2 formation | |
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| US7485572B2 (en) | Method for improved formation of cobalt silicide contacts in semiconductor devices | |
| US7781337B2 (en) | Forming method of silicide film | |
| US6743485B2 (en) | Pre-treatment for salicide process | |
| JP2004140315A (ja) | サリサイド工程を用いる半導体素子の製造方法 | |
| US6207562B1 (en) | Method of forming titanium silicide | |
| CN113257663A (zh) | 一种钴硅化物膜层的形成方法 | |
| JP3379464B2 (ja) | 半導体装置の製造方法及びスパッタリング装置 | |
| JPH0661181A (ja) | バリアメタルの形成方法 | |
| JP3203125B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10270381A (ja) | 半導体装置の製造方法 | |
| JPH11195619A (ja) | 半導体装置の製造方法 | |
| JPH1045416A (ja) | コバルトシリサイド膜の形成方法 | |
| US20040222083A1 (en) | Pre-treatment for salicide process | |
| JP2833530B2 (ja) | 半導体装置の製造方法 | |
| JPH07161660A (ja) | 半導体装置の製造方法 | |
| US20070032073A1 (en) | Method of substrate processing and apparatus for substrate processing | |
| JP3003610B2 (ja) | 半導体装置の製造方法 | |
| JPH02237025A (ja) | 半導体装置の製造方法 | |
| JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
| KR100585011B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| TW202316524A (zh) | 用於準備金屬矽化物的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |