JP2751181B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP2751181B2 JP2751181B2 JP63037907A JP3790788A JP2751181B2 JP 2751181 B2 JP2751181 B2 JP 2751181B2 JP 63037907 A JP63037907 A JP 63037907A JP 3790788 A JP3790788 A JP 3790788A JP 2751181 B2 JP2751181 B2 JP 2751181B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- contact hole
- semiconductor device
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第２図］ D.発明が解決しようとする問題点［第３図］ E.問題点を会計するための手段 F.作用 G.実施例［第１図］ H.発明の効果 （A.産業上の利用分野） 本発明は半導体装置の製法、特にエッチング速度が異
なる材料からなる複数層の層間絶縁膜にコンタクホール
を形成して半導体表面を露出させた後該露出部分の表面
に対してオーミックコンタクトをとるための処理を等方
性エッチングにより行う半導体装置の製法に関する。
なる材料からなる複数層の層間絶縁膜にコンタクホール
を形成して半導体表面を露出させた後該露出部分の表面
に対してオーミックコンタクトをとるための処理を等方
性エッチングにより行う半導体装置の製法に関する。
（B.発明の概要） 本発明は、上記の半導体装置の製法において、層間絶
縁膜の各層のエッチング速度の違いに起因して等方性エ
ッチングによりコンタクトホール側壁に庇が形成される
ことを防止するため、 等方性エッチングの前にコンタクトホールの側壁に保
護膜を形成しておくものである。
縁膜の各層のエッチング速度の違いに起因して等方性エ
ッチングによりコンタクトホール側壁に庇が形成される
ことを防止するため、 等方性エッチングの前にコンタクトホールの側壁に保
護膜を形成しておくものである。
（C.従来技術）［第２図］ 半導体装置の製造において、半導体基板の表面部に形
成された半導体領域から電極の取り出しを行う場合、絶
縁膜にコンタクトホールを形成してその半導体領域を露
出させた後、第２図（Ａ）に示すように半導体領域ａの
表面に自然に形成されたあるいは酸洗浄により形成され
たSiO2膜（厚さ数10Å）ｂを、同図（Ｂ）に示すように
希弗酸（例えば水H2Oと弗酸HFとの比が100:5）ｅを用い
て除去することが半導体領域ａと配線膜との間のコンタ
クト抵抗を小さくするためには必要である。尚、同図に
おいてｃは絶縁膜、ｄはコンタクトホール、ｅは希弗酸
である。
成された半導体領域から電極の取り出しを行う場合、絶
縁膜にコンタクトホールを形成してその半導体領域を露
出させた後、第２図（Ａ）に示すように半導体領域ａの
表面に自然に形成されたあるいは酸洗浄により形成され
たSiO2膜（厚さ数10Å）ｂを、同図（Ｂ）に示すように
希弗酸（例えば水H2Oと弗酸HFとの比が100:5）ｅを用い
て除去することが半導体領域ａと配線膜との間のコンタ
クト抵抗を小さくするためには必要である。尚、同図に
おいてｃは絶縁膜、ｄはコンタクトホール、ｅは希弗酸
である。
また、コンタクトホールをRIE等、放射（radiation）
により形成した場合にはその放射により半導体領域の表
面にダメージ層が生じるのでこのダメージ層を例えばア
ンモニア過水を用いたエッチングにより除去する必要が
ある。
により形成した場合にはその放射により半導体領域の表
面にダメージ層が生じるのでこのダメージ層を例えばア
ンモニア過水を用いたエッチングにより除去する必要が
ある。
（D.発明が解決しようとする問題点）［第３図］ ところで、半導体素子の微細化が進むと層間絶縁膜が
異なる材料によって多層に形成されるようになり、その
結果、自然酸化膜やタメージ層を除去する等方性エッチ
ングによって層間絶縁膜のコンタクトホールの側壁が庇
状になり空洞や配線膜の段切れが生じるという問題が起
きるようになった。この問題についてより具体的に説明
すると次のとおりである。
異なる材料によって多層に形成されるようになり、その
結果、自然酸化膜やタメージ層を除去する等方性エッチ
ングによって層間絶縁膜のコンタクトホールの側壁が庇
状になり空洞や配線膜の段切れが生じるという問題が起
きるようになった。この問題についてより具体的に説明
すると次のとおりである。
即ち、寸法ルールが例えば、１μｍルールから0.8μ
ｍルール、0.5μｍルールというように微細化してくる
と表面の平坦化等のため層間絶縁膜を例えば第３図
（Ａ）に示すように多層構造にしなければならなくな
る。同図において、ｆは半導体基板、ｇは半導体基板表
面部の酸化により形成されたSiO2からなる絶縁膜（ゲー
ト絶縁膜）、ｈはSOG膜、ｉは一層目の多結晶シリコン
膜、ｊはSiN膜、ｋは二層目の多結晶シリコン膜、ｌはB
PSG膜、ｍはPSG膜である。ところで、層間絶縁膜を成す
絶縁膜g,SOG膜ｈ、SiN膜ｊ、BPSG膜ｌ、PSG膜ｍは、自
然酸化膜あるいはダメージ層を除去するエッチング液に
よるエッチングの速度が等しければ問題が生じない。し
かし、例えば弗酸50％の水溶液と水とを5:100で混ぜた
エッチング液を用いてエッチングした場合のエッチング
速度は、SOGが1600Å/min、PSGが1000Å/min、SiO2が60
Å/minというように材料によってエッチング速度が異な
っている。そのため、自然酸化膜を除去するためのエッ
チング、タメージ層を除去するためのエッチングによっ
てコンタクトホールに第３図（Ｂ）に示すように庇がで
きる。
ｍルール、0.5μｍルールというように微細化してくる
と表面の平坦化等のため層間絶縁膜を例えば第３図
（Ａ）に示すように多層構造にしなければならなくな
る。同図において、ｆは半導体基板、ｇは半導体基板表
面部の酸化により形成されたSiO2からなる絶縁膜（ゲー
ト絶縁膜）、ｈはSOG膜、ｉは一層目の多結晶シリコン
膜、ｊはSiN膜、ｋは二層目の多結晶シリコン膜、ｌはB
PSG膜、ｍはPSG膜である。ところで、層間絶縁膜を成す
絶縁膜g,SOG膜ｈ、SiN膜ｊ、BPSG膜ｌ、PSG膜ｍは、自
然酸化膜あるいはダメージ層を除去するエッチング液に
よるエッチングの速度が等しければ問題が生じない。し
かし、例えば弗酸50％の水溶液と水とを5:100で混ぜた
エッチング液を用いてエッチングした場合のエッチング
速度は、SOGが1600Å/min、PSGが1000Å/min、SiO2が60
Å/minというように材料によってエッチング速度が異な
っている。そのため、自然酸化膜を除去するためのエッ
チング、タメージ層を除去するためのエッチングによっ
てコンタクトホールに第３図（Ｂ）に示すように庇がで
きる。
このように庇ができるのは上側の膜よりも下側の膜の
方がエッチング速度が速い場合である。そして、このよ
うに庇できると第３図（Ｃ）に示すようにコンタクトホ
ールを例えば多結晶シリコンｎで埋めてコンタクトをと
ろうとした場合に庇の下に空洞ｏができてしまう。これ
は半導体素子の信頼度を低くする要因となり好ましくな
い。
方がエッチング速度が速い場合である。そして、このよ
うに庇できると第３図（Ｃ）に示すようにコンタクトホ
ールを例えば多結晶シリコンｎで埋めてコンタクトをと
ろうとした場合に庇の下に空洞ｏができてしまう。これ
は半導体素子の信頼度を低くする要因となり好ましくな
い。
また、バリアメタルを介してアルミニウム配線膜でオ
ーミックコンタクトをとる場合には、コンタクトホール
の側壁に生じた庇が第３図（Ｄ）に示すようにバリアメ
タルの段切れをもたらす。この第３図（Ｄ）に示す半導
体装置の層間絶縁膜は同図（Ａ）乃至（Ｃ）に示した場
合と異なり、SiO2膜ｇ上のSiN膜ｈの上にAsSG膜ｐが形
成された構造になっているが、この構造も層間絶縁膜と
して比較的多い構造であり、この場合もSiO2膜ｇの上に
SiN膜ｈによる庇ができる。そして、この庇があると、
アルミニウム配線膜ｒの半導体領域ａへの侵入を防止す
るためにそのアルミニウム配線膜ｒの下地とし形成した
バリアメタルｇの段切れが生じ易くなる。そして、かか
る段切れが生じるとアルミニウム配線膜ｒが半導体領域
ａに直接接触する部分が生じ、シンターしたときその部
分においてアルミニウムの接合への突き抜きが生じる虞
れがある。勿論、かかる突き抜きは素子の破壊につなが
り素子の正常な動作が期待できなくなる虞れをもたらし
好ましくない。
ーミックコンタクトをとる場合には、コンタクトホール
の側壁に生じた庇が第３図（Ｄ）に示すようにバリアメ
タルの段切れをもたらす。この第３図（Ｄ）に示す半導
体装置の層間絶縁膜は同図（Ａ）乃至（Ｃ）に示した場
合と異なり、SiO2膜ｇ上のSiN膜ｈの上にAsSG膜ｐが形
成された構造になっているが、この構造も層間絶縁膜と
して比較的多い構造であり、この場合もSiO2膜ｇの上に
SiN膜ｈによる庇ができる。そして、この庇があると、
アルミニウム配線膜ｒの半導体領域ａへの侵入を防止す
るためにそのアルミニウム配線膜ｒの下地とし形成した
バリアメタルｇの段切れが生じ易くなる。そして、かか
る段切れが生じるとアルミニウム配線膜ｒが半導体領域
ａに直接接触する部分が生じ、シンターしたときその部
分においてアルミニウムの接合への突き抜きが生じる虞
れがある。勿論、かかる突き抜きは素子の破壊につなが
り素子の正常な動作が期待できなくなる虞れをもたらし
好ましくない。
本発明はこのような事情に鑑みて為されたものであ
り、オーミックコンタクトをとるための等方性エッチン
グにより層間絶縁膜のコンタクトホール側壁に各層のエ
ッチング速度の違いに起因して庇が生じるのを防止する
ことを目的とする。
り、オーミックコンタクトをとるための等方性エッチン
グにより層間絶縁膜のコンタクトホール側壁に各層のエ
ッチング速度の違いに起因して庇が生じるのを防止する
ことを目的とする。
（E.問題点を解決するための手段） 本発明半導体装置の製法は上記問題点を解決するた
め、エッチング速度が異なる材料からなる複数層の層間
絶縁膜に異方性エッチングによりコンタクトホールを形
成して半導体表面を露出させた後該露出部分の表面に対
してオーミックコンタクトをとるための処理を等方性エ
ッチングにより行う半導体装置の製法において、上記コ
ンタクトホールの形成後該コンタクトホールの側壁に上
記等方性エッチングのエッチング速度の低い材料からな
る保護膜を形成し、しかる後、希フッ酸系エッチングに
より第１のエッチングとアンモニア過水系エッチングに
よる第２のエッチングとにより上記等方性エッチングを
行うことを特徴とする。
め、エッチング速度が異なる材料からなる複数層の層間
絶縁膜に異方性エッチングによりコンタクトホールを形
成して半導体表面を露出させた後該露出部分の表面に対
してオーミックコンタクトをとるための処理を等方性エ
ッチングにより行う半導体装置の製法において、上記コ
ンタクトホールの形成後該コンタクトホールの側壁に上
記等方性エッチングのエッチング速度の低い材料からな
る保護膜を形成し、しかる後、希フッ酸系エッチングに
より第１のエッチングとアンモニア過水系エッチングに
よる第２のエッチングとにより上記等方性エッチングを
行うことを特徴とする。
（F.作用） 本発明半導体装置位の製法によれば、コンタクトホー
ルの側壁に上記等方性エッチングにおけるエッチング速
度の低い保護膜を形成しておくので、等方性エッチング
によってコンタクトホールの側壁がエッチングされるこ
とがない。あるいはエッチングされても均一にエッチン
グがすすむ。従って、層間絶縁膜を構成する各層にエッ
チング速度の違いがあってもコンタクトホールの側壁に
庇が形成される虞れはない。依って、コンタクトホール
の側壁に庇が生じることによってもたらされていた空洞
ができるという問題、バリアメタルにコンタクトホール
内において段切れが生じるという問題が生じる余地がな
くなる。
ルの側壁に上記等方性エッチングにおけるエッチング速
度の低い保護膜を形成しておくので、等方性エッチング
によってコンタクトホールの側壁がエッチングされるこ
とがない。あるいはエッチングされても均一にエッチン
グがすすむ。従って、層間絶縁膜を構成する各層にエッ
チング速度の違いがあってもコンタクトホールの側壁に
庇が形成される虞れはない。依って、コンタクトホール
の側壁に庇が生じることによってもたらされていた空洞
ができるという問題、バリアメタルにコンタクトホール
内において段切れが生じるという問題が生じる余地がな
くなる。
そして、等方性エッチングを自然酸化膜の除去に適し
た希フッ酸系エッチングと、ダメージ層の除去に適した
アンモニア過水系エッチングとにより行うので、自然酸
化膜の除去と、ダメージ層の除去の双方を確実に為すこ
とができる。
た希フッ酸系エッチングと、ダメージ層の除去に適した
アンモニア過水系エッチングとにより行うので、自然酸
化膜の除去と、ダメージ層の除去の双方を確実に為すこ
とができる。
（G.実施例）［第１図］ 以下、本発明半導体装置の製法を図示実施例に従って
詳細に説明する。
詳細に説明する。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製法の
一つの実施例を工程順に示す断面図である。
一つの実施例を工程順に示す断面図である。
第１図（Ａ）に示すように層間絶縁膜３〜７が形成さ
れた後同図（Ｂ）に示すようにコンタクトホール８を異
方性エッチングにより形成する。尚、同図において、１
は半導体基板、２は１つの半導体領域、３はSiO2膜、４
はSOG膜、５はSiN膜、６はBPSG膜、７はPSG膜である。
れた後同図（Ｂ）に示すようにコンタクトホール８を異
方性エッチングにより形成する。尚、同図において、１
は半導体基板、２は１つの半導体領域、３はSiO2膜、４
はSOG膜、５はSiN膜、６はBPSG膜、７はPSG膜である。
尚、コンタクトホール８を形成して半導体基板１の表
面部の半導体領域２の表面を選択的に露出させると、露
出部上に自然酸化膜９（厚さ10〜20Å）形成される。半
導体領域２の表面部に異方性エッチングによるダメージ
層10が生じている。
面部の半導体領域２の表面を選択的に露出させると、露
出部上に自然酸化膜９（厚さ10〜20Å）形成される。半
導体領域２の表面部に異方性エッチングによるダメージ
層10が生じている。
次に、サイドウォール形成技術を駆使してコンタクト
ホール８の側壁に、第１図（Ｃ）に示すように、例えば
SiO2からなる保護膜11を形成する。即ち、CVD等により
保護膜11を表面に全面的に形成した後該保護膜11をハッ
チバックしてコンタクトホール８の側壁が保護膜11によ
って覆われるようにする。その後、希弗酸HFを用いた等
方性エッチングによって同図（Ｄ）に示すように自然酸
化膜９を除去し、更にアンモニア過水を用いた等方性エ
ッチングによって同図（Ｅ）に示すように自然酸化膜10
を除去し、しかる後、同図（Ｆ）に示すようにコンタク
トホール８を例えば多結晶シリコン12で埋める。
ホール８の側壁に、第１図（Ｃ）に示すように、例えば
SiO2からなる保護膜11を形成する。即ち、CVD等により
保護膜11を表面に全面的に形成した後該保護膜11をハッ
チバックしてコンタクトホール８の側壁が保護膜11によ
って覆われるようにする。その後、希弗酸HFを用いた等
方性エッチングによって同図（Ｄ）に示すように自然酸
化膜９を除去し、更にアンモニア過水を用いた等方性エ
ッチングによって同図（Ｅ）に示すように自然酸化膜10
を除去し、しかる後、同図（Ｆ）に示すようにコンタク
トホール８を例えば多結晶シリコン12で埋める。
その後、図面では示さないがアルミニウム配線膜を形
成し、このアルミニウム配線膜がその多結晶シリコン12
を介して半導体領域２と接続されるようにする。
成し、このアルミニウム配線膜がその多結晶シリコン12
を介して半導体領域２と接続されるようにする。
このような半導体装置の製法によれば、自然酸化膜
９、ダメージ層10を除去する等方性エッチングの際のコ
ンタクトホール８の側壁が保護膜11によって保護され、
エッチング液の層間絶縁膜３〜７へ浸み込みが保護膜11
によって阻止される。従って、コンタクトホール８の側
壁に庇ができる虞れがなく、延いては庇が生じたことに
派生して生じた各種問題を解決することができる。
９、ダメージ層10を除去する等方性エッチングの際のコ
ンタクトホール８の側壁が保護膜11によって保護され、
エッチング液の層間絶縁膜３〜７へ浸み込みが保護膜11
によって阻止される。従って、コンタクトホール８の側
壁に庇ができる虞れがなく、延いては庇が生じたことに
派生して生じた各種問題を解決することができる。
尚、上記実施例において保護膜11はSiO2により形成さ
れていたがSiNでもよいし、また、必ずしも絶縁材料で
形成する必要はなく、導電材料で形成するようにしても
良い。即ち、保護膜11はコンタクトホール８の側壁に残
存するので必然的に信頼性が必要とされるがその信頼性
さえあればSiO2やSiNのような絶縁材料に代えて導電材
料を用いるようにしても良く、このようにするとコンタ
クト抵抗をより小さくすることができるという利点があ
る。
れていたがSiNでもよいし、また、必ずしも絶縁材料で
形成する必要はなく、導電材料で形成するようにしても
良い。即ち、保護膜11はコンタクトホール８の側壁に残
存するので必然的に信頼性が必要とされるがその信頼性
さえあればSiO2やSiNのような絶縁材料に代えて導電材
料を用いるようにしても良く、このようにするとコンタ
クト抵抗をより小さくすることができるという利点があ
る。
（H.発明の効果） 以上に述べたように、本発明半導体装置の製法は、エ
ッチング速度が異なる材料からなる複数層の層間絶縁膜
に異方エッチングによりコンタクトホールを形成して半
導体表面を露出させた後該露出部分の表面に対してオー
ミックコンタクトをとるための処理を等方性エッチング
により行う半導体装置の製法において、上記コンタクト
ホールの形成後該コンタクトホールの側壁に上記等方性
エッチングのエッチング速度の低い材料からなる保護膜
を形成し、しかる後、希フッ酸系エッチングによる第１
のエッチングとアンモニア過水系エッチングによる第２
のエッチングとにより上記等方性エッチングを行うこと
を特徴とするものである。
ッチング速度が異なる材料からなる複数層の層間絶縁膜
に異方エッチングによりコンタクトホールを形成して半
導体表面を露出させた後該露出部分の表面に対してオー
ミックコンタクトをとるための処理を等方性エッチング
により行う半導体装置の製法において、上記コンタクト
ホールの形成後該コンタクトホールの側壁に上記等方性
エッチングのエッチング速度の低い材料からなる保護膜
を形成し、しかる後、希フッ酸系エッチングによる第１
のエッチングとアンモニア過水系エッチングによる第２
のエッチングとにより上記等方性エッチングを行うこと
を特徴とするものである。
従って、本発明半導体装置の製法によれば、コンタク
トホールの側壁に保護膜を形成しておくので、等方性エ
ッチングによってコンタクトホールの側壁がエッチング
されることがない。従って、層間絶縁膜を構成する各層
にエッチング速度の違いがあってもコンタクトホールの
側壁に庇が形成される虞れはない。従って、コンタクト
ホールの側壁に庇が生じることによってもたらされてい
た空洞ができるという問題、バリアメタルにコンタクト
ホール内において段切れが生じるという問題も生じる余
地がなくなる。
トホールの側壁に保護膜を形成しておくので、等方性エ
ッチングによってコンタクトホールの側壁がエッチング
されることがない。従って、層間絶縁膜を構成する各層
にエッチング速度の違いがあってもコンタクトホールの
側壁に庇が形成される虞れはない。従って、コンタクト
ホールの側壁に庇が生じることによってもたらされてい
た空洞ができるという問題、バリアメタルにコンタクト
ホール内において段切れが生じるという問題も生じる余
地がなくなる。
そして、等方性エッチングを自然酸化膜の除去に適し
た希フッ酸系エッチングと、ダメージ層の除去に適した
アンモニア過水系エッチングとにより行うので、自然酸
化膜の除去と、ダメージ層の除去の双方を確実に為すこ
とができる。
た希フッ酸系エッチングと、ダメージ層の除去に適した
アンモニア過水系エッチングとにより行うので、自然酸
化膜の除去と、ダメージ層の除去の双方を確実に為すこ
とができる。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製法の一
つの実施例を工程順に示す断面図、第２図（Ａ）、
（Ｂ）は自然酸化膜の除去方法の従来例を工程順に示す
断面図、第３図（Ａ）乃至（Ｄ）は発明が解決しようと
する問題点を説明するための断面図である。 符号の説明 １……半導体、３〜６……層間絶縁膜、 ８……コンタクトホール、 11……保護膜。
つの実施例を工程順に示す断面図、第２図（Ａ）、
（Ｂ）は自然酸化膜の除去方法の従来例を工程順に示す
断面図、第３図（Ａ）乃至（Ｄ）は発明が解決しようと
する問題点を説明するための断面図である。 符号の説明 １……半導体、３〜６……層間絶縁膜、 ８……コンタクトホール、 11……保護膜。
Claims (1)
- 【請求項１】エッチング速度が異なる材料からなる複数
層の層間絶縁膜に異方性エッチングによりコンタクトホ
ールを形成して半導体表面を露出させた後該露出部分の
表面に対してオーミックコンタクトをとるための処理を
等方性エッチングにより行う半導体装置の製法におい
て、 上記コンタクトホールの形成後該コンタクトホールの側
壁に上記等方性エッチングのエッチング速度の低い材料
からなる保護膜を形成し、 しかる後、希フッ酸系エッチングによる第１のエッチン
グとアンモニア過水系エッチングによる第２のエッチン
グとにより上記等方性エッチングを行う ことを特徴とする半導体装置の製法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037907A JP2751181B2 (ja) | 1988-02-20 | 1988-02-20 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037907A JP2751181B2 (ja) | 1988-02-20 | 1988-02-20 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01212451A JPH01212451A (ja) | 1989-08-25 |
| JP2751181B2 true JP2751181B2 (ja) | 1998-05-18 |
Family
ID=12510613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63037907A Expired - Fee Related JP2751181B2 (ja) | 1988-02-20 | 1988-02-20 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751181B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306783A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 半導体装置のコンタクト形成方法 |
| JP2836585B2 (ja) * | 1996-06-14 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3288246B2 (ja) * | 1997-03-24 | 2002-06-04 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| JP3054123B2 (ja) | 1998-06-08 | 2000-06-19 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法 |
| JP2007287921A (ja) * | 2006-04-17 | 2007-11-01 | Toyota Motor Corp | 半導体装置およびその製造方法 |
| JP2009170729A (ja) * | 2008-01-17 | 2009-07-30 | Spansion Llc | 半導体装置の製造方法 |
| JP6084946B2 (ja) * | 2014-03-27 | 2017-02-22 | サイプレス セミコンダクター コーポレーション | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789242A (en) * | 1980-11-25 | 1982-06-03 | Toshiba Corp | Fabrication of semiconductor device |
| JPS61281523A (ja) * | 1985-06-07 | 1986-12-11 | Nippon Gakki Seizo Kk | コンタクト形成法 |
| JPS62160730A (ja) * | 1986-01-09 | 1987-07-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01208831A (ja) * | 1988-02-16 | 1989-08-22 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-02-20 JP JP63037907A patent/JP2751181B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01212451A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849854A (en) | Semiconductor device and method of manufacturing the same | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| EP0568385A2 (en) | Method for forming contact vias in integrated circuits | |
| US5319246A (en) | Semiconductor device having multi-layer film structure | |
| JPH05251575A (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| US6001734A (en) | Formation method of contact/ through hole | |
| KR100834739B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JPH05243390A (ja) | 半導体装置の導電層接続構造およびその製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JP2751181B2 (ja) | 半導体装置の製法 | |
| JP3463038B2 (ja) | 半導体装置の製造方法 | |
| JP3762148B2 (ja) | 半導体装置の製造方法 | |
| US6372630B1 (en) | Semiconductor device and fabrication method thereof | |
| JP3287322B2 (ja) | 半導体装置の製造方法 | |
| CN116390483A (zh) | 半导体结构的制备方法 | |
| CN112164696B (zh) | 三维存储器及其制造方法 | |
| JP3148191B2 (ja) | 半導体積層コンデンサとその製造方法 | |
| JPH09307077A (ja) | 半導体装置の製造方法 | |
| JP2001338977A (ja) | 半導体装置の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP2809062B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0793353B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |