JPH08279475A - 化合物半導体における能動層の形成方法 - Google Patents
化合物半導体における能動層の形成方法Info
- Publication number
- JPH08279475A JPH08279475A JP10465795A JP10465795A JPH08279475A JP H08279475 A JPH08279475 A JP H08279475A JP 10465795 A JP10465795 A JP 10465795A JP 10465795 A JP10465795 A JP 10465795A JP H08279475 A JPH08279475 A JP H08279475A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- annealing
- crystal substrate
- substrate
- carrier concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 ＧａＡｓ化合物半導体結晶基板１にＳｉイオ
ンを注入した後、６規定の塩酸に浸漬し、水洗した。つ
いで当該結晶基板１をプラズマＣＶＤ装置内に納めてＨ
2プラズマを照射した後、当該結晶基板１に前記Ｓｉイ
オンを活性化させるための熱処理を施し、能動層２を形
成した。 【効果】 能動層のキャリア濃度を大きくし、能動層の
活性化率を高めることができた。
ンを注入した後、６規定の塩酸に浸漬し、水洗した。つ
いで当該結晶基板１をプラズマＣＶＤ装置内に納めてＨ
2プラズマを照射した後、当該結晶基板１に前記Ｓｉイ
オンを活性化させるための熱処理を施し、能動層２を形
成した。 【効果】 能動層のキャリア濃度を大きくし、能動層の
活性化率を高めることができた。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体における能
動層の形成方法に関し、特に、ＧａＡｓ結晶基板にＳｉ
イオンを注入して能動層を形成するための方法に関す
る。
動層の形成方法に関し、特に、ＧａＡｓ結晶基板にＳｉ
イオンを注入して能動層を形成するための方法に関す
る。
【０００２】
【背景技術】ＧａＡｓ・ＩＣ用の電界効果型トランジス
タ（以下、ＦＥＴと記す）を作製する場合には、一般
に、ＧａＡｓ結晶基板に不純物をイオン注入することに
よって能動層（動作層）を形成する。しかし、イオン注
入は、イオン化した不純物を高電界で加速してＧａＡｓ
結晶基板中に叩き込むものであるから、Ｇａ原子やＡｓ
原子が各格子点からずれて欠陥となる。また、注入され
た不純物がＧａＡｓ中でドナーやアクセプタとして働く
には、注入された不純物がＧａＡｓ結晶基板中のいずれ
かの格子位置を占有して置換原子となる必要がある（例
えば、Ｓｉがドナーとして働くためには、Ｇａ格子点を
占めなければならない）。このためＦＥＴの能動層を形
成する場合、イオン注入で乱された格子を元に戻し、不
純物を電気的に活性化させるために、イオン注入後のア
ニール（熱処理）工程は不可欠であり、注入不純物の活
性化率を向上させることはＦＥＴの特性向上のために重
要である。
タ（以下、ＦＥＴと記す）を作製する場合には、一般
に、ＧａＡｓ結晶基板に不純物をイオン注入することに
よって能動層（動作層）を形成する。しかし、イオン注
入は、イオン化した不純物を高電界で加速してＧａＡｓ
結晶基板中に叩き込むものであるから、Ｇａ原子やＡｓ
原子が各格子点からずれて欠陥となる。また、注入され
た不純物がＧａＡｓ中でドナーやアクセプタとして働く
には、注入された不純物がＧａＡｓ結晶基板中のいずれ
かの格子位置を占有して置換原子となる必要がある（例
えば、Ｓｉがドナーとして働くためには、Ｇａ格子点を
占めなければならない）。このためＦＥＴの能動層を形
成する場合、イオン注入で乱された格子を元に戻し、不
純物を電気的に活性化させるために、イオン注入後のア
ニール（熱処理）工程は不可欠であり、注入不純物の活
性化率を向上させることはＦＥＴの特性向上のために重
要である。
【０００３】従来、ＧａＡｓＦＥＴのｎ型能動層を形成
するには、Ｓｉ等の不純物をＧａＡｓ結晶基板にイオン
注入した後、プラズマＣＶＤ法によってＧａＡｓ結晶基
板上にＳｉＯx、ＳｉＯＮ、ＳｉＮx膜等の保護膜を堆積
させ、窒素雰囲気中において８００℃で数１０分間アニ
ール（キャップアニール）することにより、注入不純物
を活性化させていた。
するには、Ｓｉ等の不純物をＧａＡｓ結晶基板にイオン
注入した後、プラズマＣＶＤ法によってＧａＡｓ結晶基
板上にＳｉＯx、ＳｉＯＮ、ＳｉＮx膜等の保護膜を堆積
させ、窒素雰囲気中において８００℃で数１０分間アニ
ール（キャップアニール）することにより、注入不純物
を活性化させていた。
【０００４】
【発明が解決しようとする課題】しかしながら、近年で
はＧａＡｓＦＥＴに対する高性能化の要請がますます強
まっており、この要請に応えるためには、高キャリア濃
度で厚さの薄い能動層をロット間のばらつきが少ないよ
うに形成することが要求される。この要求を実現するた
めには、イオン注入エネルギーの低減とともに高い活性
化率の能動層を安定して得る必要がある。
はＧａＡｓＦＥＴに対する高性能化の要請がますます強
まっており、この要請に応えるためには、高キャリア濃
度で厚さの薄い能動層をロット間のばらつきが少ないよ
うに形成することが要求される。この要求を実現するた
めには、イオン注入エネルギーの低減とともに高い活性
化率の能動層を安定して得る必要がある。
【０００５】しかしながら、Toshiro Hiramoto et. a
l., Japanese Jounal of Applied Physics, Vol.24 No.
12 pp.L921-L924(1985)等の論文によれば、イオン注入
された注入不純物を活性化させるためのアニール工程
で、その熱処理のために異種原子の格子位置を占める原
子が結晶基板表面に形成され、これにより能動層の活性
化率の低下を引き起こすことが報告されており、問題と
なっている。例えば、ＧａＡｓ結晶基板にＳｉをイオン
注入する場合を考えると、ＧａＡｓ基板に注入されたＳ
ｉイオンはＧａ原子と置換し、Ｇａ格子位置を占めるの
で、Ａｓ原子で余剰となった電子がキャリアとして放出
され、ｎ型能動層が形成される。しかし、アニール時の
熱処理によりＡｓ格子位置を占めるＧａ、すなわちＧａ
As（antisiteＧａ）がＧａＡｓ結晶基板の表面に形成さ
れると、Ａｓ原子から放出されたキャリア電子はＧａAs
に捕獲され、キャリア濃度が低下する。さらに、このＧ
ａAsの生成ばらつきによってキャリア濃度、すなわち能
動層の活性化率のばらつきが発生する。
l., Japanese Jounal of Applied Physics, Vol.24 No.
12 pp.L921-L924(1985)等の論文によれば、イオン注入
された注入不純物を活性化させるためのアニール工程
で、その熱処理のために異種原子の格子位置を占める原
子が結晶基板表面に形成され、これにより能動層の活性
化率の低下を引き起こすことが報告されており、問題と
なっている。例えば、ＧａＡｓ結晶基板にＳｉをイオン
注入する場合を考えると、ＧａＡｓ基板に注入されたＳ
ｉイオンはＧａ原子と置換し、Ｇａ格子位置を占めるの
で、Ａｓ原子で余剰となった電子がキャリアとして放出
され、ｎ型能動層が形成される。しかし、アニール時の
熱処理によりＡｓ格子位置を占めるＧａ、すなわちＧａ
As（antisiteＧａ）がＧａＡｓ結晶基板の表面に形成さ
れると、Ａｓ原子から放出されたキャリア電子はＧａAs
に捕獲され、キャリア濃度が低下する。さらに、このＧ
ａAsの生成ばらつきによってキャリア濃度、すなわち能
動層の活性化率のばらつきが発生する。
【０００６】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、アニール時
に異種格子位置を占有する結晶原子を低減させることに
より、高キャリア濃度で、かつ厚さの薄い能動層をばら
つきが少なく形成することができる化合物半導体におけ
る能動層の形成方法を提供することにある。
れたものであり、その目的とするところは、アニール時
に異種格子位置を占有する結晶原子を低減させることに
より、高キャリア濃度で、かつ厚さの薄い能動層をばら
つきが少なく形成することができる化合物半導体におけ
る能動層の形成方法を提供することにある。
【０００７】
【発明の開示】本発明による化合物半導体における能動
層の形成方法は、化合物半導体結晶基板に不純物をイオ
ン注入した後、注入不純物を活性化させるための熱処理
を施して当該結晶基板に能動層を形成する方法におい
て、不純物を注入された結晶基板にＨ2プラズマを照射
した後、当該結晶基板に前記不純物を活性化させるため
の熱処理を施して能動層を形成することを特徴としてい
る。
層の形成方法は、化合物半導体結晶基板に不純物をイオ
ン注入した後、注入不純物を活性化させるための熱処理
を施して当該結晶基板に能動層を形成する方法におい
て、不純物を注入された結晶基板にＨ2プラズマを照射
した後、当該結晶基板に前記不純物を活性化させるため
の熱処理を施して能動層を形成することを特徴としてい
る。
【０００８】本発明にあっては、イオン注入後、アニー
ル工程の熱処理前に結晶基板にＨ2プラズマ処理を施し
たところ、能動層の活性化率を高めることができた。こ
の結果、高キャリア濃度で、かつ、厚さの薄い能動層を
小さなばらつきで形成することができた。
ル工程の熱処理前に結晶基板にＨ2プラズマ処理を施し
たところ、能動層の活性化率を高めることができた。こ
の結果、高キャリア濃度で、かつ、厚さの薄い能動層を
小さなばらつきで形成することができた。
【０００９】
【実施例】図１は本発明の一実施例によりＧａＡｓ結晶
基板に不純物としてＳｉイオンを注入することにより、
ｎ型能動層を形成する場合を例として説明する。
基板に不純物としてＳｉイオンを注入することにより、
ｎ型能動層を形成する場合を例として説明する。
【００１０】（実施例サンプルの作製）まず、図１
（ａ）に示すように、イオン注入装置によりＧａＡｓ結
晶基板（ウエハ）１の表面（図１のサンプルでは全面に
イオン注入しているが、実際の素子では、能動層形成領
域）に29Ｓｉ+を注入エネルギー１５０ｋｅＶ、ドーズ
量５×１０12ｃｍ-2で注入し、能動層２を形成した。つ
いで、この結晶基板１を５分間、６規定の塩酸（６Ｎ−
ＨＣｌ）に浸漬した後、水洗した。
（ａ）に示すように、イオン注入装置によりＧａＡｓ結
晶基板（ウエハ）１の表面（図１のサンプルでは全面に
イオン注入しているが、実際の素子では、能動層形成領
域）に29Ｓｉ+を注入エネルギー１５０ｋｅＶ、ドーズ
量５×１０12ｃｍ-2で注入し、能動層２を形成した。つ
いで、この結晶基板１を５分間、６規定の塩酸（６Ｎ−
ＨＣｌ）に浸漬した後、水洗した。
【００１１】ついで、図１（ｂ）に示すように、結晶基
板１をプラズマＣＶＤ装置内に納め、基板温度３００
℃、ＲＦ出力１５０Ｗ、Ｈ2ガス流量２００ｓｃｃｍ、
真空度０.６Ｔｏｌｌの条件の下で、結晶基板１の能動
層２の領域に５分間のＨ2プラズマ照射を行なった。
板１をプラズマＣＶＤ装置内に納め、基板温度３００
℃、ＲＦ出力１５０Ｗ、Ｈ2ガス流量２００ｓｃｃｍ、
真空度０.６Ｔｏｌｌの条件の下で、結晶基板１の能動
層２の領域に５分間のＨ2プラズマ照射を行なった。
【００１２】引き続いて、図１（ｃ）に示すように、プ
ラズマＣＶＤ法によって結晶基板１の表面にＳｉＮx、
ＳｉＯＮ、ＳｉＯx等を堆積させることにより、アニー
ル時にＡｓの蒸発を抑えるための保護膜３を約１,００
０Åの厚さに成膜した。
ラズマＣＶＤ法によって結晶基板１の表面にＳｉＮx、
ＳｉＯＮ、ＳｉＯx等を堆積させることにより、アニー
ル時にＡｓの蒸発を抑えるための保護膜３を約１,００
０Åの厚さに成膜した。
【００１３】この後、保護膜３を形成された結晶基板１
をランプアニール等のアニール装置に入れ、窒素ガス雰
囲気中において８００℃のアニール温度で２０分間キャ
ップアニールを行なった。こうして能動層２の活性化処
理を行なった後、図１（ｄ）に示すように、フッ酸等の
エッチング液で保護膜３を剥離させた。
をランプアニール等のアニール装置に入れ、窒素ガス雰
囲気中において８００℃のアニール温度で２０分間キャ
ップアニールを行なった。こうして能動層２の活性化処
理を行なった後、図１（ｄ）に示すように、フッ酸等の
エッチング液で保護膜３を剥離させた。
【００１４】（比較例サンプルの作製）また、比較のた
めのサンプルとして、Ｈ2プラズマを照射する工程を行
なわず、その他の工程については上記実施例サンプルと
全く同様にして比較例サンプルを作製した。
めのサンプルとして、Ｈ2プラズマを照射する工程を行
なわず、その他の工程については上記実施例サンプルと
全く同様にして比較例サンプルを作製した。
【００１５】（実施例サンプルと比較例サンプルの最大
キャリア濃度の比較）上記のようにして作製された実施
例サンプルと比較例サンプルとについて、結晶基板表面
からの深さｄとキャリア濃度ｃとの関係を検査した結果
を図２（縦軸のキャリア濃度は対数目盛、横軸の深さｄ
は整数目盛）に示す。この図２から明らかなように、Ｈ
2プラズマ処理を行なった実施例サンプルでは、Ｈ2プラ
ズマ処理を行なわない比較例サンプルよりも大きなキャ
リア濃度が確認された。特に、比較例サンプルの最大キ
ャリア濃度（ピークキャリア濃度）は、２.２×１０17
ｃｍ-3であるのに対し、実施例サンプルの最大キャリア
濃度は、２.７×１０17ｃｍ-3と大きくなった。また、
サンプル間の最大キャリア濃度のばらつきも、Ｈ2プラ
ズマ処理を行なわない比較例サンプルでは１０％以上あ
ったのに対し、Ｈ2プラズマ処理を行なった実施例サン
プルでは、５％以下であった。
キャリア濃度の比較）上記のようにして作製された実施
例サンプルと比較例サンプルとについて、結晶基板表面
からの深さｄとキャリア濃度ｃとの関係を検査した結果
を図２（縦軸のキャリア濃度は対数目盛、横軸の深さｄ
は整数目盛）に示す。この図２から明らかなように、Ｈ
2プラズマ処理を行なった実施例サンプルでは、Ｈ2プラ
ズマ処理を行なわない比較例サンプルよりも大きなキャ
リア濃度が確認された。特に、比較例サンプルの最大キ
ャリア濃度（ピークキャリア濃度）は、２.２×１０17
ｃｍ-3であるのに対し、実施例サンプルの最大キャリア
濃度は、２.７×１０17ｃｍ-3と大きくなった。また、
サンプル間の最大キャリア濃度のばらつきも、Ｈ2プラ
ズマ処理を行なわない比較例サンプルでは１０％以上あ
ったのに対し、Ｈ2プラズマ処理を行なった実施例サン
プルでは、５％以下であった。
【００１６】従って、Ｓｉイオン注入後にＨ2プラズマ
処理を行なってからアニール処理すると、能動層の活性
化率が高くなって能動層のキャリア濃度が大きくなり、
ロット間におけるキャリア濃度のばらつきも小さくでき
ることが分かる。また、表面におけるキャリア濃度が大
きくなるので、表面キャリア濃度の例えば１／２のキャ
リア濃度の深さで定義される能動層の厚さは薄くなる。
加えて、Ｓｉイオンの活性化率が高くなるので、同じキ
ャリア濃度を得るためには従来よりもイオン注入エネル
ギーを小さくすることができ、それに伴って能動層の厚
みも薄くすることができる。
処理を行なってからアニール処理すると、能動層の活性
化率が高くなって能動層のキャリア濃度が大きくなり、
ロット間におけるキャリア濃度のばらつきも小さくでき
ることが分かる。また、表面におけるキャリア濃度が大
きくなるので、表面キャリア濃度の例えば１／２のキャ
リア濃度の深さで定義される能動層の厚さは薄くなる。
加えて、Ｓｉイオンの活性化率が高くなるので、同じキ
ャリア濃度を得るためには従来よりもイオン注入エネル
ギーを小さくすることができ、それに伴って能動層の厚
みも薄くすることができる。
【００１７】（フォトルミネセンス測定）このようにＨ
2プラズマ処理を行なうと、Ｓｉイオンの活性化率が高
くなってキャリア濃度が高くなると共にロット毎の活性
化率のばらつきを小さくできるのは、ＧａAsが減少する
ためであると考えられる。これを確認するために行なっ
たフォトルミネセンス（ＰＬ）測定による表面検査結果
を図３に示す。図３において波長λが８,５００Å付近
に表われているフォトルミネセンス強度のピークはＧａ
Asに関するものであり、Ｈ2プラズマ処理を行なった実
施例サンプルでは、Ｈ2プラズマ処理を行なわない比較
例サンプルよりも、このＧａAsに関するピークは小さく
なっている。従って、Ｓｉイオン注入後にＨ2プラズマ
処理を行なうことにより、ＧａAsを減少させてＳｉイオ
ンの活性化率を高めることができ、その結果キャリア濃
度を大きくし、そのばらつきを小さくできることが裏付
けられる。
2プラズマ処理を行なうと、Ｓｉイオンの活性化率が高
くなってキャリア濃度が高くなると共にロット毎の活性
化率のばらつきを小さくできるのは、ＧａAsが減少する
ためであると考えられる。これを確認するために行なっ
たフォトルミネセンス（ＰＬ）測定による表面検査結果
を図３に示す。図３において波長λが８,５００Å付近
に表われているフォトルミネセンス強度のピークはＧａ
Asに関するものであり、Ｈ2プラズマ処理を行なった実
施例サンプルでは、Ｈ2プラズマ処理を行なわない比較
例サンプルよりも、このＧａAsに関するピークは小さく
なっている。従って、Ｓｉイオン注入後にＨ2プラズマ
処理を行なうことにより、ＧａAsを減少させてＳｉイオ
ンの活性化率を高めることができ、その結果キャリア濃
度を大きくし、そのばらつきを小さくできることが裏付
けられる。
【００１８】なお、Ｈ2プラズマ処理条件は、上記実施
例に記載したものに限定されるものでなく、フォトルミ
ネセンスでＧａAsに関する波長８,５００Å付近のピー
クを減少させることができる条件であればよい。
例に記載したものに限定されるものでなく、フォトルミ
ネセンスでＧａAsに関する波長８,５００Å付近のピー
クを減少させることができる条件であればよい。
【００１９】また、アニール方法として、キャップレス
アニールを行なえば、保護膜によって結晶基板表面に与
えるストレスを低減できるので、さらに活性化率を向上
させることができる。
アニールを行なえば、保護膜によって結晶基板表面に与
えるストレスを低減できるので、さらに活性化率を向上
させることができる。
【００２０】
【発明の効果】本発明によれば、高い活性化率の能動層
を小さなばらつきで形成することができる。従って、能
動層のキャリア濃度、特に表面付近のキャリア濃度（最
大キャリア濃度）を減少させないで厚みの薄い能動層
を、キャリア濃度のばらつきを小さく形成することがで
きる。この結果、ＧａＡｓＦＥＴのような化合物半導体
装置をより高性能化することができる。
を小さなばらつきで形成することができる。従って、能
動層のキャリア濃度、特に表面付近のキャリア濃度（最
大キャリア濃度）を減少させないで厚みの薄い能動層
を、キャリア濃度のばらつきを小さく形成することがで
きる。この結果、ＧａＡｓＦＥＴのような化合物半導体
装置をより高性能化することができる。
【図１】実施例サンプルを作製する各工程を示す図であ
って、（ａ）はイオン注入の工程、（ｂ）はＨ2プラズ
マ処理の工程、（ｃ）は保護膜を形成する工程、（ｄ）
は保護膜を除去する工程を示す。
って、（ａ）はイオン注入の工程、（ｂ）はＨ2プラズ
マ処理の工程、（ｃ）は保護膜を形成する工程、（ｄ）
は保護膜を除去する工程を示す。
【図２】Ｈ2プラズマ処理を行なった実施例サンプル
と、Ｈ2プラズマ処理を行なわない比較例サンプルの各
キャリア濃度プロファイルを示す図である。
と、Ｈ2プラズマ処理を行なわない比較例サンプルの各
キャリア濃度プロファイルを示す図である。
【図３】実施例サンプルと比較例サンプルのフォトルミ
ネセンス測定の結果を示す図である。
ネセンス測定の結果を示す図である。
１ ＧａＡｓ結晶基板（ウエハ） ２ 能動層 ３ 保護膜
Claims (1)
- 【請求項１】 化合物半導体結晶基板に不純物をイオン
注入した後、注入不純物を活性化させるための熱処理を
施して当該結晶基板に能動層を形成する方法において、 不純物を注入された結晶基板にＨ2プラズマを照射した
後、不純物を活性化させるための前記熱処理を当該結晶
基板に施して能動層を形成することを特徴とする化合物
半導体における能動層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465795A JPH08279475A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465795A JPH08279475A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279475A true JPH08279475A (ja) | 1996-10-22 |
Family
ID=14386543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10465795A Pending JPH08279475A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279475A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
| WO2005119745A1 (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
-
1995
- 1995-04-04 JP JP10465795A patent/JPH08279475A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7696072B2 (en) | 2003-02-19 | 2010-04-13 | Panasonic Corporation | Method for introduction impurities and apparatus for introducing impurities |
| US7709362B2 (en) | 2003-02-19 | 2010-05-04 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7741199B2 (en) | 2003-02-19 | 2010-06-22 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7981779B2 (en) | 2003-10-09 | 2011-07-19 | Panasonic Corporation | Method for making junction and processed material formed using the same |
| WO2005119745A1 (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140213A (en) | Semiconductor wafer and method of manufacturing same | |
| US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
| JP2770544B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| CN108885998B (zh) | 外延晶圆的制造方法及外延晶圆 | |
| US4525239A (en) | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| JPH08279474A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JP4978544B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| Banholzer et al. | Chlorine levels in SiO2 formed using TCA and LPCVD at low temperatures | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JP3098289B2 (ja) | ＧａＡｓ基板の熱処理方法 | |
| JP2705374B2 (ja) | Ｉｉｉ−ｖ化合物半導体上のｉｖ族元素半導体形成方法 | |
| JPS5984422A (ja) | 半導体装置の製造方法 | |
| JPH04293241A (ja) | 半導体基板の製造方法 | |
| JPH0235455B2 (ja) |