CN108885998B - 外延晶圆的制造方法及外延晶圆 - Google Patents

外延晶圆的制造方法及外延晶圆 Download PDF

Info

Publication number
CN108885998B
CN108885998B CN201680081475.5A CN201680081475A CN108885998B CN 108885998 B CN108885998 B CN 108885998B CN 201680081475 A CN201680081475 A CN 201680081475A CN 108885998 B CN108885998 B CN 108885998B
Authority
CN
China
Prior art keywords
wafer
layer
epitaxial
silicon
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680081475.5A
Other languages
English (en)
Other versions
CN108885998A (zh
Inventor
古贺祥泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN108885998A publication Critical patent/CN108885998A/zh
Application granted granted Critical
Publication of CN108885998B publication Critical patent/CN108885998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种能够抑制杂质从支撑基板向外延层扩散的外延晶圆的制造方法及外延晶圆。该外延晶圆的制造方法的特征在于，具有：外延层形成工序，在活性层用晶圆(11)的表面上形成外延层(17)；吸杂层形成工序，在支撑基板用晶圆(12)及外延层(17)中的至少一者的内部形成吸杂层(16)，该吸杂层(16)包含有助于吸除重金属的元素；贴合工序，在真空且常温的环境下，对外延层(17)的表面及支撑基板用晶圆(12)的表面实施活化处理而在两个表面上形成非晶层(18)后，隔着两个表面的非晶层(18)将活性层用晶圆(11)与支撑基板用晶圆(12)贴合；以及基板去除工序，将活性层用晶圆(11)去除而露出外延层(17)。

Description

外延晶圆的制造方法及外延晶圆
技术领域
本发明涉及一种外延晶圆的制造方法及外延晶圆。
背景技术
在半导体晶圆制造工艺或器件形成工艺中，若重金属混入成为器件的基板的半导体晶圆中，则会引起暂停时间(pause time)不良、保持(retention)不良、接合泄漏不良及氧化膜的绝缘击穿等而对器件特性带来明显的不良影响。因此，以往为了在作为代表性基板的硅晶圆的表面抑制重金属扩散至作为形成器件的区域的器件形成区域中，而通过吸杂法来赋予吸杂能力。
作为吸杂法有本征吸杂法(Intrinsic Gettering method，IG法)及非本征吸杂法(Extrinsic Gettering method，EG法)，所述本征吸杂法使氧在硅晶圆内部析出，将所形成的氧析出物用作吸杂位置，所述非本征吸杂法利用喷砂法等对硅晶圆的背面赋予机械变形，形成多晶硅膜等并将其作为吸杂位置。
然而近年来，由于器件形成工艺的低温化及硅晶圆的大口径化，而产生无法对硅晶圆充分赋予吸杂能力的问题。即，关于IG法，因制造工艺温度的低温化，而难以在硅晶圆内部形成氧析出物。
并且，关于EG法，对于具有300mm以上的口径的硅晶圆而言，不仅对其主面实施镜面抛光处理而且对背面也实施镜面抛光处理为惯例，而处于无法对硅晶圆的背面赋予机械变形、或无法形成多晶硅膜等的状况。
在无法对硅晶圆赋予充分的吸杂能力的情况下，若扩散速度非常慢的金属、例如钛(Ti)、钼(Mo)、钨(W)附着于晶圆表面，则由于上述器件形成工艺的低温化而无法充分远离器件形成区域，产生器件特性不良(例如固体摄像元件的情况下为亮点缺陷)。因此，需要在器件形成区域的正下方形成吸杂层以能够捕获这种扩散速度慢的金属。
并且，近年来要求在器件形成区域中不存在晶体缺陷，而在硅晶圆上形成外延层，将该外延层用作器件形成区域。因此，晶圆制造工艺成为在支撑基板用晶圆的表层区域形成吸杂层，之后在支撑基板用晶圆的表面通过已知的CVD法等而形成外延层的工艺。
作为这种在外延晶圆中形成吸杂层的方法，在专利文献1中记载有以下方法：将碳离子注入至硅晶圆表面而在晶圆的表层区域形成含有高浓度碳的吸杂层后，在该硅晶圆的表面上形成外延层。
在通过上述注入碳离子的方法来形成吸杂层的情况下，为了尽力避免碳向外延层扩散，而增大碳离子的注入射程距离，以在距晶圆表面相对较深的位置形成吸杂层的方式进行离子注入处理。
然而，若在距晶圆表面相对较深的位置形成吸杂层，则可能由于上述器件形成工艺的低温化，扩散速度慢的重金属无法远离器件形成区域，而无法将重金属捕获至吸杂层中。
并且，为了将碳离子以高浓度注入至距晶圆表面深的位置而形成吸杂层，需要提高碳离子的加速电压，在该情况下，也有晶圆表面的结晶性劣化，在其表面上生长的外延层中产生晶体缺陷的问题。
因此，在专利文献2中记载有以下技术：将分子离子照射于作为支撑基板用晶圆的硅晶圆的表面，由此以减小了平均1个原子的加速电压的状态将分子离子的构成元素导入至硅晶圆内而形成含有上述构成元素的改性层，将该改性层作为吸杂层，由此能够不使外延层的晶体缺陷增加而提高吸杂能力。
现有技术文献
专利文献
专利文献1：日本专利第3384506号公报
专利文献2：国际公开第2012/157162号公报
发明内容
发明要解决的问题
然而，若通过专利文献2的方法在作为支撑基板用晶圆的硅晶圆的表层区域形成吸杂层，在其表面上形成外延层而制造外延晶圆，则由于上述外延层的形成工艺为高温工艺，可能会导致吸杂层的构成元素、或硅晶圆所含的掺杂剂或氧等杂质从作为支撑基板用晶圆的硅晶圆扩散至外延层中，在随后的器件形成工艺中，产生光电二极管的电荷状态异常或pn接合泄漏等器件特性不良。
因此，本发明的目的在于提供一种外延晶圆的制造方法及外延晶圆，所述外延晶圆的制造方法能够在形成外延层时，抑制吸杂层的构成元素或支撑基板用晶圆中的氧等杂质等向外延层扩散。
用于解决技术问题的方案
本发明人对解决上述技术问题的方法进行了深入研究。如上所述，在以往的外延晶圆的制造方法中，在形成外延层时具有吸杂层的支撑基板用晶圆必然暴露于高温环境下，因此原理上难以抑制支撑基板用晶圆中的构成吸杂层的元素或氧等杂质扩散至外延层中。
因此，本发明人对不将支撑基板用晶圆暴露于高温环境下而在支撑基板用晶圆上设置外延层的方法进行了深入研究。其结果想到了不在具有吸杂层的支撑基板用晶圆上直接形成外延层，而在另行准备的活性层用晶圆上形成外延层，在真空且常温的环境下将活性层用晶圆与支撑基板用晶圆贴合后，将活性层用晶圆去除的方法，从而完成了本发明。
即，本发明的主旨方案如下。
(1)一种外延晶圆的制造方法，其特征在于，具有：外延层形成工序，在活性层用晶圆的表面上形成外延层；吸杂层形成工序，在支撑基板用晶圆及所述外延层中的至少一者的内部形成吸杂层，所述吸杂层包含有助于吸除重金属的元素；贴合工序，在真空且常温的环境下，对所述外延层的表面及所述支撑基板用晶圆的表面实施活化处理而在两个表面形成非晶层后，隔着两个表面的所述非晶层将所述活性层用晶圆与所述支撑基板用晶圆贴合；以及基板去除工序，将所述活性层用晶圆去除而露出所述外延层。
(2)根据所述(1)所记载的外延晶圆的制造方法，其中所述活化处理为使经离子化的中性元素与所述外延层或所述支撑基板用晶圆的表面碰撞而对所述表面进行溅射的处理。
(3)根据所述(2)所记载的外延晶圆的制造方法，其中所述中性元素为选自由氩、氖、氙、氢、氦及硅所组成的组中的至少一种。
(4)根据所述(1)至(3)中任一项所记载的外延晶圆的制造方法，其中所述活化处理为等离子体蚀刻处理。
(5)根据所述(1)至(4)中任一项所记载的外延晶圆的制造方法，其中所述活化处理以所述非晶层的厚度成为2nm以上的方式进行。
(6)根据所述(1)至(4)中任一项所记载的外延晶圆的制造方法，其中所述活化处理以所述非晶层的厚度成为10nm以上的方式进行。
(7)根据所述(1)至(6)中任一项所记载的外延晶圆的制造方法，该方法在所述外延层形成工序或所述吸杂层形成工序与所述贴合工序之间具有以下工序：使所述外延层的表面及所述支撑基板用晶圆的表面中的至少一个表面中含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素的工序。
(8)根据所述(7)所记载的外延晶圆的制造方法，其中同时含有所述包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素和3B族元素。
(9)根据所述(1)至(8)中任一项所记载的外延晶圆的制造方法，其中所述吸杂层形成工序通过对所述支撑基板用晶圆及所述外延层中的至少一者的表面照射包含有助于吸除重金属的元素的分子离子而进行。
(10)根据所述(1)至(8)中任一项所记载的外延晶圆的制造方法，其中所述吸杂层形成工序通过对所述支撑基板用晶圆及所述外延层中的至少一者的表面注入有助于吸除重金属的元素的单体离子而进行。
(11)根据所述(1)至(10)中任一项所记载的外延晶圆的制造方法，其中所述活性层用晶圆及所述支撑基板用晶圆为硅晶圆，所述外延层为硅外延层。
(12)一种外延晶圆，其特征在于，具备：支撑基板用晶圆、该支撑基板用晶圆上的非晶层及该非晶层上的外延层，在所述外延层及所述支撑基板用晶圆中的至少一者的内部具有吸杂层。
(13)根据所述(12)所记载的外延晶圆，其中所述外延层的在厚度方向上的整个区域的氧浓度为1×1017个原子/cm3(ASTM(American Societyfor Testingand Material，美国材料与试验协会)F121-1979)以下。
(14)根据所述(12)或(13)所记载的外延晶圆，其中所述支撑基板用晶圆的氧浓度为8×1017个原子/cm3(ASTM F121-1979)以上。
(15)根据所述(12)至(14)中任一项所记载的外延晶圆，其中所述非晶层的厚度为2nm以上。
(16)根据所述(12)至(14)中任一项所记载的外延晶圆，其中所述非晶层的厚度为10nm以上。
(17)根据所述(12)至(16)中任一项所记载的外延晶圆，其中所述非晶层含有选自由氢、氮、氟及氧所组成的组中的至少一种。
(18)根据所述(17)所记载的外延晶圆，其中所述非晶层还含有3B族元素。
发明效果
根据本发明，不在具有吸杂层的支撑基板用晶圆上直接形成外延层，而在另行准备的活性层用晶圆上形成外延层，在真空且常温的环境下将活性层用晶圆与支撑基板用晶圆贴合后，去除活性层用晶圆，由于这样构成，因此能够在形成外延层时，抑制吸杂层的构成元素或支撑基板用晶圆中的氧等杂质向外延层扩散。
并且，根据本发明，在外延层与支撑基板用晶圆的界面处具备非晶层，因此能够在器件形成工艺中，抑制氧等杂质从支撑基板用晶圆向外延层扩散。
附图说明
图1为表示本发明的一实施方式的外延晶圆的制造方法的流程图。
图2为表示真空常温接合装置的一例的图。
图3为本发明的优选实施方式的外延晶圆的制造方法的流程图。
图4为针对(a)现有例及(b)发明例1的碳的浓度分布。
图5为针对(a)现有例及(b)发明例1的氧的浓度分布。
图6为表示对发明例1中制造的外延晶圆的红外线观察的结果的图。
图7为发明例1中刚制造后的外延晶圆的截面TEM像。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。图1表示本发明的一实施方式的外延晶圆的制造方法的流程图。该图所示的方法的特征在于，具有：外延层形成工序，在活性层用晶圆11的表面上形成外延层17(图1(A)、图1(B))；吸杂层形成工序，在支撑基板用晶圆12及外延层17中的至少一者的内部形成吸杂层16，所述吸杂层16包含有助于吸除重金属的元素(图1(C)、图1(D))；贴合工序，在真空且常温的环境下，对外延层17的表面及支撑基板用晶圆12的表面实施活化处理而在两个表面形成非晶层18后(图1(E))，隔着两个表面的非晶层18将活性层用晶圆11与支撑基板用晶圆12贴合(图1(F))；以及基板去除工序，将活性层用晶圆11去除而露出外延层17(图1(G))。以下，对各工序进行说明。
首先，如图1(A)所示，准备活性层用晶圆11及支撑基板用晶圆12。活性层用晶圆11是作为被用作器件形成区域的外延层17的临时的支撑基板而使用的晶圆。该活性层用晶圆11能够使用包含硅单晶的单晶硅晶圆。
单晶硅晶圆能够使用利用线锯(wire saw)等通过提拉法(Czochralski，CZ法)或悬浮区熔法(Floating Zone，FZ法)等已知的方法所生长的单晶硅锭切片(slice)所得的晶圆。并且，也能够添加任意的杂质而制成n型或p型，能够调整杂质的浓度而调整电阻率或氧浓度等。
关于活性层用晶圆11的氧浓度，在活性层用晶圆11上形成外延层17时，在活性层用晶圆11的氧浓度高的情况下，氧向外延层17的扩散变大。因此，作为活性层用晶圆11优选使用氧浓度低的晶圆。在该情况下，例如能够将通过FZ法所准备的硅晶圆、或通过CZ法所准备的3×1017个原子/cm3(ASTMF121-1979)以下的低氧浓度的硅晶圆用作活性层用晶圆11。
并且，关于活性层用晶圆11中的掺杂剂浓度，从减少活性层用晶圆11中的掺杂剂扩散至外延层17中的观点考虑，优选为将与外延层17相同规格(掺杂剂种类及其浓度相同)的硅晶圆、或未添加掺杂剂的非掺杂硅晶圆、电阻为100Ω·cm以上的高电阻硅晶圆等用作活性层用晶圆11。
在不使用低氧硅晶圆或高电阻硅晶圆等作为活性层用晶圆11的情况下，通过利用薄膜化处理(抛光处理)将形成外延层17时掺杂剂扩散至外延层17中而成的扩散区域去除，能够获得作为制品而无问题的品质水准的外延层17。在该情况下，预先形成与进行薄膜化处理而去除的相当量厚的外延层17。
并且，支撑基板晶圆12为支撑作为器件形成区域的外延层17的晶圆，在其表层区域形成有将附着于外延层17的重金属捕获的吸杂层16。该支撑基板用晶圆12优选与活性层用晶圆11同样地使用包含硅单晶的单晶硅晶圆。并且，能够添加任意的杂质而制成n型或p型，能够调整杂质的浓度而调整电阻率或氧浓度等。
在支撑基板用晶圆12中的氧浓度高的情况下，器件形成工艺中的向外延层17的氧扩散量增加，因此优选为氧浓度低。另一方面，在支撑基板用晶圆12中的氧浓度低的情况下，支撑基板用晶圆12中的由形成BMD(Bulk Micro Defect，体微缺陷)所得的吸杂效果降低。因此，从形成BMD而获得吸杂能力的观点考虑，支撑基板用晶圆12的氧浓度优选为8×1017个原子/cm3以上。
并且，关于支撑基板用晶圆12的掺杂剂浓度，能够根据规格而适当设定。
接着，如图1(B)所示，进行在活性层用晶圆11的表面上形成外延层17的外延层形成工序。外延层17可举出硅外延层，能够通过通常的条件而形成。例如将氢(H)作为载气，将二氯硅烷(H2Cl2Si)、三氯硅烷(HCl3Si)等源气体导入至腔室内，生长温度也根据所使用的源气体而不同，能够在大致1000～1200℃的温度范围的温度下通过CVD法在活性层用晶圆11上使硅外延层17外延生长。外延层17的厚度并无特别限定，只要根据器件形成区域的规格而适当设定即可。
并且，外延层17的氧浓度优选为在外延层17的厚度方向上的整个区域为1×1017个原子/cm3(ASTM F121-1979)以下。
接着，如图1(C)所示，进行在支撑基板用晶圆12及外延层17中的至少一者的内部形成吸杂层16的吸杂层形成工序，所述吸杂层16包含有助于吸除金属的元素。图1例示在支撑基板用晶圆12的内部形成吸杂层16的情况。该吸杂层形成工序能够通过以下方式进行：将有助于吸除重金属的元素的离子(单体离子)注入至晶圆表面，或如图1(C)所示，将分子离子照射于支撑基板用晶圆12的表面。
在此，“分子离子”不仅为对单一分子赋予正电荷或负电荷而离子化的离子，也包含多个分子键合而成块的物质的离子、及将一个以上的分子与一个以上的原子键合而成块的物质离子化而成的离子。这种分子及原子的个数例如能够设为2～200。
构成单体离子或分子离子的元素只要为有助于吸杂的元素，则并无特别限定。例如优选设为选自由氢(H)、氦(He)、碳(C)、氩(Ar)及硅(Si)所组成的组中的至少一种。其原因在于所述元素不影响外延晶圆的电阻率。通过将这种元素离子化，并导入至支撑基板用晶圆12及外延层17中的至少一者的内部，能够在器件形成区域的正下方形成吸杂层16。
从获得更高的吸杂能力的观点考虑，吸杂层16的形成优选为如图1(C)所示，通过对支撑基板用晶圆12的表面12A及外延层17的表面中的至少一个表面照射分子离子而进行。即，若将分子离子照射于晶圆表面12A及外延层17的表面中的至少一个表面而形成吸杂层16，则与注入单体离子而形成的情况相比，能够在减小了平均1个原子的加速电压的状态下将分子离子的构成元素导入至晶圆内。
因此，能够将分子离子的构成元素限制在晶圆厚度方向的狭窄区域内，能够提高构成元素的掺杂浓度而提高吸杂能力。而且，如上所述，能够减小平均1个原子的加速能量，因此能够减小将分子离子的构成元素导入至晶圆中时的损伤，能够减少由导入离子所引起的外延缺陷。
将单体离子或分子离子注入(照射)至基板时的条件，例如加速电压、剂量等只要考虑吸杂能力并且采用已知或通常的条件即可。并且，单体离子的产生装置或分子离子的产生装置也能够使用现有的装置。另外，上述外延层形成工序及吸杂层形成工序可先进行任一工序，也可同时并行进行。
接着，进行如下贴合工序，即，如图1(E)所示，在真空且常温的环境下，对外延层17的表面及支撑基板用晶圆12的吸杂层16侧的表面实施活化处理而在两个表面形成非晶层18，接着，如图1(F)所示，隔着两个表面的非晶层18将活性层用晶圆11与支撑基板用晶圆12贴合。
本发明中，在真空且常温的环境下将经过直至图1(D)为止的工序的活性层用晶圆11与支撑基板用晶圆12贴合(以下也将该贴合处理称为“真空常温接合”)。作为用于进行该贴合的预处理，在真空及常温的环境下，对活性层用晶圆11及支撑基板用晶圆12的贴合面实施使贴合面活化的活化处理，即，在支撑基板用晶圆12的内部形成有吸杂层16的情况下，对活性层用晶圆11的外延层17的表面及支撑基板用晶圆12的吸杂层16侧的表面分别实施使贴合面活化的活化处理。在外延层17的内部形成有吸杂层16的情况下，对外延层17的表面及支撑基板用晶圆12的一个表面分别实施使贴合面活化的活化处理。
通过上述活化处理而在各贴合面上形成非晶层18，在其表面形成构成非晶层18的元素的悬挂键(dangling bond)。该悬挂键的能量不稳定，因此若在后续处理中使两贴合面接触，则以使两个表面的悬挂键消失的方式而使接合力在晶圆间发挥作用。因此，能够在不实施热处理等处理的情况下，将活性层用晶圆11与支撑基板用晶圆12牢固地贴合而不存在非键合区域(空隙(void))。
所述贴合面的活化处理能够通过以下方式进行：使通过离子束装置进行加速的经离子化的中性元素与贴合面碰撞而对表面进行溅射；或实施等离子体蚀刻处理，即，使在等离子体气氛下经离子化的中性元素向晶圆表面加速并进行蚀刻。
图2表示通过等离子体蚀刻法将贴合面活化后，将2片晶圆贴合的真空常温接合装置的一例。该装置50具有等离子体腔室51、气体导入口52、真空泵53、脉冲电压施加装置54、晶圆固定台55A及晶圆固定台55B。
首先，在等离子体腔室51内的晶圆固定台55A、晶圆固定台55B上分别载置活性层用晶圆11及支撑基板用晶圆12并进行固定。接着，通过真空泵53将等离子体腔室51内减压后，从气体导入口52向等离子体腔室51内导入原料气体。接着，通过脉冲电压施加装置54对晶圆固定台55A、晶圆固定台55B(晶圆11及晶圆12)以脉冲状施加负电压。由此生成原料气体的等离子体，并且使所生成的等离子体所含的原料气体的离子向晶圆11及晶圆12加速并照射。其结果，能够在晶圆表面形成非晶层18，在照射表面形成构成非晶层18的元素的悬挂键。
所照射的中性元素优选设为选自由氩(Ar)、氖(Ne)、氙(Xe)、氢(H)、氦(He)及硅(Si)所组成的组中的至少一种。
并且，等离子体腔室51内的压力(真空度)优选设为1×10-5Pa以下。由此，能够抑制经溅射的元素再附着于晶圆表面，不使悬挂键的形成率降低而进行活化处理。
施加于活性层用晶圆11及支撑基板用晶圆12的脉冲电压是以对晶圆表面的照射元素的加速能量成为100eV以上且10keV以下的方式设定。在该加速能量小于100eV的情况下，所照射的中性元素堆积于晶圆表面，无法在晶圆表面形成悬挂键。另一方面，若该加速能量超过10keV，则所照射的元素向晶圆内部注入，在该情况下也无法在晶圆表面形成悬挂键。
脉冲电压的频率确定对晶圆11及晶圆12照射离子的次数。脉冲电压的频率优选设为10Hz以上且10kHz以下。在此，通过设为10Hz以上，能够吸收离子照射的不均，离子照射量稳定。并且，通过设为10kHz以下，能够通过辉光放电(glow discharge)而稳定地形成等离子体。
脉冲电压的脉冲宽度确定对晶圆11及晶圆12照射离子的时间。脉冲宽度优选设为1μs以上且10ms以下。通过设为1μs以上，能够稳定地对晶圆11及晶圆12照射离子。并且，通过设为10ms以下，能够通过辉光放电而稳定地形成等离子体。
在上述处理中，晶圆11及晶圆12未加热，因此其温度成为常温(通常为30℃～90℃)。
并且，活化处理优选为以非晶层18的厚度成为2nm以上的方式进行。由此，能够进一步提高非晶层18的作为阻挡支撑基板用晶圆12中的杂质热扩散至外延层17中的阻挡层的功能。非晶层18的厚度的调整能够通过调整离子的加速电压而进行。
并且，活化处理优选为以非晶层18的厚度成为10nm以上的方式进行。由此，能够进一步提高将非晶层18作为抑制支撑基板用晶圆12中的晶格间氧热扩散至外延层17中的阻挡层的功能。
如此，在本发明中，在真空且常温的环境下将活性层用晶圆11与支撑基板用晶圆12贴合，因此形成有吸杂层16的支撑基板用晶圆12不会暴露在伴随着形成外延层17的高温环境下。其结果，在形成外延层17时，原理上不会引起支撑基板用晶圆12所含的构成吸杂层16的元素、或者掺杂剂或氧等杂质的热扩散。
并且，在贴合工序中的活化处理时，在贴合面上形成非晶层18，该非晶层18作为支撑基板用晶圆18中的杂质的扩散阻挡层而发挥功能。因此，能够在随后的器件形成工艺中的热处理时，抑制支撑基板用晶圆12所含的氧热扩散至外延层17中。
进而，外延层17并未如以往那样形成于经用于形成吸杂层16的单体离子注入或分子离子照射的晶圆表面上，因此不存在由注入(照射)损伤所引起的外延缺陷。
最后，如图1(G)所示，进行将活性层用晶圆11去除而露出外延层17的基板去除工序。该基板去除工序能够优选使用众所周知的平面磨削及镜面抛光法。并且，该基板去除工序也可使用众所周知的智切(smart cut)法等其他技术来进行。另外，也能够在去除活性层用晶圆11后，将外延层17薄膜化至规定的厚度。如此能够制造本发明的外延晶圆1。
如此所得的本发明的外延晶圆1与以往的在支撑基板用晶圆上直接形成外延层的外延晶圆不同，为通过2片晶圆的贴合，即接合而形成的新的外延晶圆。这种本发明的外延晶圆1能够称为“接合外延晶圆”或“贴合外延晶圆”。
另外，优选为如图3所示，在外延层形成工序或吸杂层形成工序与贴合工序之间还具有以下工序：使外延层17的表面及支撑基板用晶圆12的吸杂层16侧的表面中的至少一个表面中，含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素(图3(H))。由此，在器件形成工艺中的热处理时，上述元素能够热扩散，终止器件形成工艺中的由离子注入引起的残留(End Of Range，EOR)缺陷，使其成为电惰性。
上述工序具体能够通过以下方式进行：将外延层17的表面及支撑基板用晶圆12的吸杂层16侧的表面中的至少一个表面浸渍于含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素的液体中。
含有上述元素的液体具体能够举出氢氟酸(含有氢及氟)或氨水(含有氮)、过氧化氢水或臭氧水(含有氧)等的水溶液。并且，上述液体的浓度能够设为0.05重量％～50重量％，浸渍时间能够设为1分钟～30分钟。
并且，上述工序能够通过以下方式进行：对外延层17的表面及支撑基板用晶圆12的吸杂层16侧的表面中的至少一个表面供给离子，所述离子含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素。该离子的供给能够使用吸杂层16的形成时所使用的离子注入法或分子离子照射法。
在通过离子注入法来进行上述离子的供给的情况下，具体能够利用离子注入装置，通过将H或N、O等的离子设为加速电压：0.1keV～10keV、剂量：1×1014个原子/cm2～1×1018个原子/cm2的条件进行。
并且，在通过分子离子照射法来进行离子的供给的情况下，具体能够使用簇离子照射装置，在将C3H5或C16H10等分子设为加速电压：0.3keV/分子～30keV/分子、剂量：1×1014个原子/cm2～1×1018个原子/cm2的条件下进行。
另外，优选同时含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素和3B族元素。如上所述，含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素的工序是在外延层形成工序或吸杂层形成工序与贴合工序之间进行，但可能在器件形成工艺中在终止EOR缺陷之前热扩散至非晶层18外。在此，若同时供给所述元素与3B族元素，则在上述元素与3B族元素之间产生稳定的强键。其结果，上述元素难以从非晶层18热扩散，能够在器件形成工艺中更有效地终止EOR缺陷。
上述3B族元素为元素周期表的3B族(第13族)元素，为硼(B)、铝(Al)、镓(Ga)等元素，能够使用这些元素。其中，从与氢、氮、氟或氧形成强的牢固键的方面而言，优选使用硼(B)。
(外延晶圆)
接着，对本发明的外延晶圆进行说明。图1(G)所示的本发明的外延晶圆1的特征在于，具备支撑基板用晶圆11、该支撑基板用晶圆11上的非晶层18、及该非晶层18上的外延层17，在外延层17及支撑基板用晶圆12中的至少一者的内部具备吸杂层16。
关于上述本发明的外延晶圆1，外延层17并不直接形成于具有吸杂层16的支撑基板用晶圆12上，而是形成于另行准备的活性层用晶圆11上，在真空且常温的环境下将活性层用晶圆11与支撑基板用晶圆12贴合后，将活性层用晶圆11去除而形成。因此，在形成外延层17时，原理上不会引起支撑基板用晶圆12所含的构成吸杂层16的元素、或者掺杂剂或氧等杂质的热扩散。
并且，非晶层18作为支撑基板用晶圆12中的氧或吸杂层16所含的元素等杂质的扩散阻挡层而发挥功能。因此，能够在随后的器件形成工艺中的热处理时，抑制支撑基板用晶圆12所含的杂质热扩散至外延层17中。
在此，如上所述，通过将非晶层18的厚度设为2nm以上，能够提高非晶层18的阻挡杂质的功能，进而通过将非晶层18的厚度设为10nm以上，能够进一步提高非晶层18的作为阻挡支撑基板用晶圆12中的晶格间氧热扩散至外延层17中的阻挡层的功能。
并且，也如上所述，优选为非晶层18含有选自由氢、氮、氟及氧所组成的组中的至少一种，且优选为非晶层18还含有3B族元素。
进而，也如上所述，优选为外延层17的氧浓度在外延层17的厚度方向上的整个区域为1×1017个原子/cm3(ASTM F121-1979)以下，且优选为支撑基板用晶圆12的氧浓度为8×1017个原子/cm3(ASTM F121-1979)以上。
实施例
以下，使用实施例对本发明进行更详细说明，但本发明并不限定于以下的实施例。
(发明例1)
按照图1所示的流程图，制造发明例1的外延晶圆。首先，准备直径为200mm、厚度为725μm的硅晶圆(氧浓度：2.0×1017个原子/cm3，掺杂剂：磷，掺杂剂浓度：4.4×1014个原子/cm3，目标电阻率：10Ω·cm)作为活性层用晶圆。并且，准备直径为200mm、厚度为725μm的硅晶圆(氧浓度：8.0×1017个原子/cm3，掺杂剂：磷，掺杂剂浓度：1.4×1014个原子/cm3，目标电阻率：30Ω·cm)作为支撑基板用晶圆。
接着，以氢作为载气，以二氯硅烷作为源气体，在1150℃条件下通过CVD法在活性层用晶圆上形成了硅的外延层(厚度：8μm，掺杂剂：磷，4.4×1014个原子/cm3，目标电阻率：10Ω·cm)。
并且，在形成上述外延层的同时，使用分子离子产生装置(NISSIN ION EQUIPMENTCO.LTD.制造，型号：CLARIS)生成C3H5离子，在加速电压为80keV/分子、剂量为1×1015分子/cm2的条件下照射于支撑基板用晶圆的表面，在支撑基板用晶圆的内部形成了吸杂层。
接着，在真空且常温的环境下将活性层用晶圆与支撑基板用晶圆贴合。具体而言，将活性层用晶圆及支撑基板用晶圆导入至图2所示的真空常温接合装置中，将腔室内的压力设为5.0×10-5Pa后，在加速电压为1.0keV、频率为140Hz、脉冲宽度为55×10-6秒的条件下将Ar离子注入至外延层的表面及支撑基板用晶圆12的吸杂层侧的表面，实施活化处理而在两个表面形成了非晶层。之后，隔着两个表面的非晶层将活性层用晶圆与支撑基板用晶圆贴合。
最后，对活性层用晶圆的表面实施磨削处理及抛光处理，去除活性层用晶圆，以残留4μm的方式将外延层薄膜化，获得了本发明的实施例的外延晶圆。
(现有例)
与发明例1同样地制造了本发明的现有例的外延晶圆。其中，在外延层形成工序中，外延层并未形成于活性层用晶圆上，而是形成于形成吸杂层后的支撑基板用晶圆上，不进行贴合工序及基板去除工序。其他条件与发明例1完全相同。
(发明例2)
与发明例1同样地制造了本发明的实施例的外延晶圆。其中，按照图3所示的流程图，在外延层形成工序(吸杂层形成工序)与贴合工序之间，将外延层的表面及支撑基板用晶圆的吸杂层侧的表面这两个表面在0.5重量％的氢氟酸水溶液中浸渍10分钟，将氟及氢供给于晶圆表面而使晶圆表面含有氟及氢。其他条件与发明例1完全相同。
(发明例3)
与发明例2同样地制造本发明的实施例的外延晶圆。其中，元素供给工序通过以下方式进行：使用分子离子产生装置(NISSIN ION EQUIPMENT CO.LTD.制造，型号：CLARIS)生成B5H5离子，在加速电压为80keV/分子、剂量为2×1014分子/cm2的条件下照射于支撑基板用晶圆的表面，供给硼(B)及氢(H)而使所述表面含有硼(B)及氢(H)。其他条件与发明例2完全相同。
<碳浓度分布>
对现有例及发明例1中刚制作后的外延晶圆进行SIMS测定，获得了碳的浓度分布。图4(a)表示针对现有例的碳的浓度分布，图4(b)表示针对发明例1的碳的浓度分布。
由图4(a)可知，在现有例中所制作的外延晶圆中，改性层所含的碳大幅度地扩散至外延层中。相对于此，由图4(b)可知，在发明例1中制作的外延晶圆中，改性层所含的碳并未扩散至外延层中，浓度分布峰的碳浓度高于现有例。
<氧浓度分布>
对现有例及发明例1中刚制作后的外延晶圆进行SIMS测定，获得了氧的浓度分布。图5(a)表示针对现有例的氧的浓度分布，图5(b)表示针对发明例1的氧的浓度分布。
由图5(a)可知，在现有例中制作的外延晶圆中，支撑基板用晶圆中的氧浓度扩散至改性层中而被捕获，具有高的峰氧浓度，另一方面，支撑基板用晶圆中的氧扩散至外延层中。相对于此，由图5(b)可知，在发明例1中制作的外延晶圆中，支撑基板用晶圆中的氧未扩散至外延层中，氧浓度在外延层与支撑基板用晶圆的界面处急剧变化。
<外延晶圆的品质评价>
图6表示对发明例1中制造的外延晶圆的红外线观察的结果。如由该图所表明，可知在发明例1的外延晶圆中，在将活性层用晶圆与支撑基板用晶圆贴合的贴合工序中，在两晶圆间未形成作为非接合区域的空隙，形成了良好的贴合界面。同样地，在发明例2及发明例3的外延晶圆中，也形成了良好的贴合界面。
并且，图7表示发明例1中刚制造后的外延晶圆的截面TEM像。如由图7所表明，可知在发明例1的外延晶圆中，在外延层与作为支撑基板用晶圆的硅晶圆之间形成有非晶层。并且可知，外延层中不存在由支撑用晶圆的晶体结构所引起的位错等二次缺陷。
<器件形成工艺模拟处理>
对如上述那样准备的发明例2及发明例3、以及现有例的外延晶圆实施器件形成工艺模拟处理。具体而言，作为预处理，使用离子注入装置，从外延层表面侧在剂量为1×1012cm-2、加速电压为200keV的条件下注入He离子，由此在外延层内强制形成注入缺陷后，作为模拟热处理，将外延晶圆导入至热处理炉中，以5℃/秒的升温速度升温后，在1100℃条件下保持2小时，以2.5℃/秒的降温速度降温至室温。
对于发明例2及发明例3、以及现有例，通过阴极发光(Cathode Luminescence，CL)法来评价了器件形成工艺模拟处理后的EOR缺陷。具体而言，对各外延晶圆以34K、15keV照射电子束，测定D射线(1450nm)的信号强度，以该强度评价了缺陷密度。其结果确认到，在现有例中，在外延层的区域中检测出CiOi缺陷，碳及氧向外延层扩散而形成缺陷。另一方面，在发明例2及发明例3中，未检测出CiOi缺陷。
产业上的可利用性
根据本发明，以不在具有吸杂层的支撑基板用晶圆上形成外延层，而在另行准备的活性层用晶圆上形成外延层，在真空且常温的环境下将活性层用晶圆与支撑基板用晶圆贴合后，去除活性层用晶圆的方式构成，从而在外延层形成时或器件形成工艺中，能够抑制杂质从支撑基板用晶圆向外延层扩散，因此在半导体产业中有用。
附图标记说明
1、2-外延晶圆，11-活性层用晶圆，12-支撑基板用晶圆，12A-支撑基板用晶圆的表面，16-吸杂层，17-外延层，18-非晶层，50-真空常温接合装置，51-等离子体腔室，52-气体导入口，53-真空泵，54-脉冲电压施加装置，55A、55B-晶圆固定台。

Claims (15)

1.一种外延晶圆的制造方法，其特征在于，具有：
外延层形成工序，在活性层用硅晶圆的表面上形成硅外延层；
吸杂层形成工序，在氧浓度根据ASTMF121-1979为8×1017个原子/cm3以上的支撑基板用硅晶圆及所述硅外延层中的至少一者的内部形成吸杂层，所述吸杂层包含有助于吸除重金属的元素；
贴合工序，在真空且常温的环境下，对所述硅外延层的表面及所述支撑基板用硅晶圆的表面实施活化处理而在两个表面形成非晶层后，隔着两个表面的所述非晶层将所述活性层用硅晶圆与所述支撑基板用硅晶圆贴合；以及
基板去除工序，将所述活性层用硅晶圆去除而露出所述硅外延层，
得到外延晶圆，所述外延晶圆由所述支撑基板用硅晶圆、所述支撑基板用硅晶圆上的所述非晶层、和所述非晶层上的所述硅外延层构成，所述非晶层上的所述硅外延层在其厚度方向上的整个区域的氧浓度根据ASTMF121-1979为1×1017个原子/cm3以下。
2.根据权利要求1所述的外延晶圆的制造方法，其中，
所述活化处理为使经离子化的中性元素与所述硅外延层或所述支撑基板用硅晶圆的表面碰撞而对所述表面进行溅射的处理。
3.根据权利要求2所述的外延晶圆的制造方法，其中，
所述中性元素为选自由氩、氖、氙、氢、氦及硅所组成的组中的至少一种。
4.根据权利要求1至3中任一项所述的外延晶圆的制造方法，其中，
所述活化处理为等离子体蚀刻处理。
5.根据权利要求1至3中任一项所述的外延晶圆的制造方法，其中，
所述活化处理以所述非晶层的厚度成为2nm以上的方式进行。
6.根据权利要求1至3中任一项所述的外延晶圆的制造方法，其中，
所述活化处理以所述非晶层的厚度成为10nm以上的方式进行。
7.根据权利要求1至3中任一项所述的外延晶圆的制造方法，
所述方法在所述硅外延层形成工序或所述吸杂层形成工序与所述贴合工序之间具有以下工序：使所述硅外延层的表面及所述支撑基板用硅晶圆的表面中的至少一个表面中，含有包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素的工序。
8.根据权利要求7所述的外延晶圆的制造方法，其中，
同时含有所述包含选自由氢、氮、氟及氧所组成的组中的至少一种的元素和3B族元素。
9.根据权利要求1至3中任一项所述的外延晶圆的制造方法，其中，
所述吸杂层形成工序通过对所述支撑基板用硅晶圆及所述硅外延层中的至少一者的表面照射分子离子而进行，所述分子离子包含有助于吸除重金属的元素。
10.根据权利要求1至3中任一项所述的外延晶圆的制造方法，其中，
所述吸杂层形成工序通过对所述支撑基板用硅晶圆及所述硅外延层中的至少一者的表面注入有助于吸除重金属的元素的单体离子而进行。
11.一种外延晶圆，其特征在于，具备：氧浓度根据ASTMF121-1979为8×1017个原子/cm3以上的硅晶圆、该硅晶圆上的非晶层、该非晶层上的硅外延层、和在所述硅外延层及所述硅晶圆中的至少一者的内部具有的吸杂层，
所述硅外延层的厚度方向上的整个区域的氧浓度根据ASTMF121-1979为1×1017个原子/cm3以下。
12.根据权利要求11所述的外延晶圆，其中，
所述非晶层的厚度为2nm以上。
13.根据权利要求11或12所述的外延晶圆，其中，
所述非晶层的厚度为10nm以上。
14.根据权利要求11或12所述的外延晶圆，其中，
所述非晶层含有选自由氢、氮、氟及氧所组成的组中的至少一种。
15.根据权利要求14所述的外延晶圆，其中，
所述非晶层还含有3B族元素。
CN201680081475.5A 2016-02-25 2016-11-25 外延晶圆的制造方法及外延晶圆 Active CN108885998B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016034448A JP6759626B2 (ja) 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2016-034448 2016-02-25
PCT/JP2016/085046 WO2017145470A1 (ja) 2016-02-25 2016-11-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
CN108885998A CN108885998A (zh) 2018-11-23
CN108885998B true CN108885998B (zh) 2023-06-16

Family

ID=59686238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680081475.5A Active CN108885998B (zh) 2016-02-25 2016-11-25 外延晶圆的制造方法及外延晶圆

Country Status (5)

Country Link
JP (1) JP6759626B2 (zh)
KR (1) KR102129190B1 (zh)
CN (1) CN108885998B (zh)
TW (1) TWI643250B (zh)
WO (1) WO2017145470A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
CN114156383A (zh) * 2021-12-03 2022-03-08 扬州乾照光电有限公司 半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
CN101256934A (zh) * 2007-02-08 2008-09-03 信越化学工业株式会社 半导体基板的制造方法
CN101409222A (zh) * 2007-10-10 2009-04-15 株式会社半导体能源研究所 Soi衬底的制造方法
CN101432849A (zh) * 2006-04-27 2009-05-13 信越半导体股份有限公司 Soi晶片的制造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583803B2 (ja) * 1990-06-08 1997-02-19 東芝セラミックス株式会社 アモルファス構造を有するウェーハ
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
JP5673811B2 (ja) * 2011-05-13 2015-02-18 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5704155B2 (ja) * 2012-12-19 2015-04-22 株式会社Sumco エピタキシャルウェーハの製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
CN101432849A (zh) * 2006-04-27 2009-05-13 信越半导体股份有限公司 Soi晶片的制造方法
CN101256934A (zh) * 2007-02-08 2008-09-03 信越化学工业株式会社 半导体基板的制造方法
CN101409222A (zh) * 2007-10-10 2009-04-15 株式会社半导体能源研究所 Soi衬底的制造方法
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Also Published As

Publication number Publication date
JP2017152570A (ja) 2017-08-31
JP6759626B2 (ja) 2020-09-23
TW201730930A (zh) 2017-09-01
TWI643250B (zh) 2018-12-01
KR102129190B1 (ko) 2020-07-01
CN108885998A (zh) 2018-11-23
WO2017145470A1 (ja) 2017-08-31
KR20180084086A (ko) 2018-07-24

Similar Documents

Publication Publication Date Title
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
KR101837454B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
US10396120B2 (en) Method for producing semiconductor epitaxial wafer and method of producing solid-state imaging device
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JP6791321B2 (ja) シリコン接合ウェーハ
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
US20020098664A1 (en) Method of producing SOI materials
CN112514036A (zh) 外延硅晶片的制造方法及外延硅晶片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant