TWI643250B - Method for manufacturing epitaxial wafer and epitaxial wafer - Google Patents

Method for manufacturing epitaxial wafer and epitaxial wafer Download PDF

Info

Publication number
TWI643250B
TWI643250B TW105141145A TW105141145A TWI643250B TW I643250 B TWI643250 B TW I643250B TW 105141145 A TW105141145 A TW 105141145A TW 105141145 A TW105141145 A TW 105141145A TW I643250 B TWI643250 B TW I643250B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
epitaxial
support substrate
gettering
Prior art date
Application number
TW105141145A
Other languages
English (en)
Other versions
TW201730930A (zh
Inventor
古賀祥泰
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201730930A publication Critical patent/TW201730930A/zh
Application granted granted Critical
Publication of TWI643250B publication Critical patent/TWI643250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種可抑制雜質自支持基板向磊晶層擴散的磊晶晶圓的製造方法以及磊晶晶圓。本發明的磊晶晶圓的製造方法的特徵在於包括：磊晶層形成步驟，於活性層用晶圓的表面上形成磊晶層；吸除層形成步驟，於支持基板用晶圓及磊晶層的至少一者的內部形成吸除層，所述吸除層包含有助於吸除重金屬的元素；貼合步驟，於真空且常溫的環境下，對磊晶層的表面及支持基板用晶圓的表面實施活化處理而於兩表面上形成非晶層後，經由兩表面的非晶層將活性層用晶圓與支持基板用晶圓貼合；以及基板去除步驟，將活性層用晶圓去除而露出磊晶層。

Description

磊晶晶圓的製造方法以及磊晶晶圓
本發明是有關於一種磊晶晶圓的製造方法以及磊晶晶圓。
於半導體晶圓製造製程或器件形成製程中，若重金屬混入至成為器件的基板的半導體晶圓中，則會引起暫停時間(pause time)不良、保持(retention)不良、接合洩漏不良及氧化膜的介質擊穿等而對器件特性帶來明顯的不良影響。因此，先前為了於作為代表性基板的矽晶圓的表面抑制重金屬擴散至作為形成器件的區域的器件形成區域中，而藉由吸除法來賦予吸除能力。
吸除法有本質吸除法(Intrinsic Gettering method，IG法)以及異質吸除法(Extrinsic Gettering method，EG法)，所述本質吸除法使氧於矽晶圓內部析出，將所形成的氧析出物用作吸除點(gettering site)，所述異質吸除法利用噴砂(sand blast)法等對矽晶圓的背面賦予機械變形，形成多晶矽膜等並將其作為吸除點。
然而近年來，由於器件形成製程的低溫化及矽晶圓的大口徑化，而產生無法對矽晶圓充分賦予吸除能力的問題。即，關於IG法，因製造製程溫度的低溫化，而難以於矽晶圓內部形成氧析出物。
另外，關於EG法，對於具有300mm以上的口徑的矽 晶圓而言，不僅對其主面實施鏡面研磨處理而且對背面亦實施鏡面研磨處理為慣例，而處於無法對矽晶圓的背面賦予機械變形、或無法形成多晶矽膜等的狀況。
於無法對矽晶圓賦予充分的吸除能力的情形時，若擴散速度非常慢的金屬、例如鈦(Ti)、鉬(Mo)、鎢(W)附著於晶圓表面，則由於所述器件形成製程的低溫化而無法充分遠離器件形成區域，產生器件特性不良(例如固體攝像元件的情形時為白痕不良)。因此，必須以可捕獲此種擴散速度慢的金屬的方式於器件形成區域的正下方形成吸除層。
另外，近年來要求於器件形成區域中不存在結晶缺陷，而於矽晶圓上形成磊晶層，將該磊晶層用作器件形成區域。因此，晶圓製造製程成為於支持基板用晶圓的表層區域形成吸除層，其後於支持基板用晶圓的表面藉由公知的化學氣相沈積(Chemical Vapor Deposition，CVD)法等而形成磊晶層的製程。
作為此種於磊晶晶圓中形成吸除層的方法，於專利文獻1中記載有以下方法：將碳離子植入至矽晶圓表面而於晶圓的表層區域形成含有高濃度碳的吸除層後，於該矽晶圓的表面上形成磊晶層。
於藉由所述植入碳離子的方法來形成吸除層的情形時，為了儘力避免碳向磊晶層中擴散，而增大碳離子的植入飛程距離，以於距晶圓表面相對較深的位置形成吸除層的方式進行離子植入處理。
然而，若於距晶圓表面相對較深的位置形成吸除層，則可能由於所述器件形成製程的低溫化，擴散速度慢的重金屬無法遠離器件形成區域，無法將重金屬捕獲至吸除層中。
另外，為了將碳離子以高濃度植入至距晶圓表面深的位置而形成吸除層，必須提高碳離子的加速電壓，於該情形時，亦有晶圓表面的結晶性劣化，於其上成長的磊晶層中產生結晶缺陷的問題。
因此，於專利文獻2中記載有以下技術：將分子離子照射於作為支持基板用晶圓的矽晶圓的表面，藉此以減小了每一原子的加速電壓的狀態將分子離子的構成元素導入至矽晶圓內而形成含有所述構成元素的改質層，將該改質層作為吸除層，藉此可於不使磊晶層的結晶缺陷增加的情況下提高吸除能力。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利第3384506號公報
[專利文獻2]國際公開第2012/157162號公報
然而，若藉由專利文獻2的方法於作為支持基板用晶圓的矽晶圓的表層區域形成吸除層，於其上形成磊晶層而製造磊晶晶圓，則由於所述磊晶層的形成製程為高溫製程，可能吸除層的構成元素、或矽晶圓所含的摻雜劑(dopant)或氧等雜質自作為支持 基板用晶圓的矽晶圓而擴散至磊晶層中，於隨後的器件形成製程中，產生光二極體的電荷狀態異常或pn接合洩漏等器件特性不良。
因此，本發明的目的在於提供一種磊晶晶圓的製造方法以及磊晶晶圓，所述磊晶晶圓的製造方法可於形成磊晶層時，抑制吸除層的構成元素或支持基板用晶圓中的氧等雜質等向磊晶層中擴散。
本發明者對解決所述課題的方法進行了潛心研究。如上所述，於先前的磊晶晶圓的製造方法中，於形成磊晶層時具有吸除層的支持基板用晶圓必然暴露於高溫環境下，故原理上難以抑制支持基板用晶圓中的構成吸除層的元素或氧等雜質擴散至磊晶層中。
因此，本發明者對不將支持基板用晶圓暴露於高溫環境下而於支持基板用晶圓上設置磊晶層的方法進行了潛心研究。結果想到了以下方法，從而完成了本發明，所述方法不在具有吸除層的支持基板用晶圓上直接形成磊晶層，而在另行準備的活性層用晶圓上形成磊晶層，於真空且常溫的環境下將活性層用晶圓與支持基板用晶圓貼合後，將活性層用晶圓去除。
即，本發明的主旨構成如下。
(1)一種磊晶晶圓的製造方法，其特徵在於包括：磊晶層形成步驟，於活性層用晶圓的表面上形成磊晶層；吸除層形成步驟，於支持基板用晶圓及所述磊晶層的至少一者的內部形成吸除層， 所述吸除層包含有助於吸除重金屬的元素；貼合步驟，於真空且常溫的環境下，對所述磊晶層的表面及所述支持基板用晶圓的表面實施活化處理而於兩表面形成非晶層後，經由兩表面的所述非晶層將所述活性層用晶圓與所述支持基板用晶圓貼合；以及基板去除步驟，將所述活性層用晶圓去除而露出所述磊晶層。
(2)如所述(1)所記載的磊晶晶圓的製造方法，其中所述活化處理為使經離子化的中性元素撞擊所述磊晶層或所述支持基板用晶圓的表面而對所述表面進行濺鍍的處理。
(3)如所述(2)所記載的磊晶晶圓的製造方法，其中所述中性元素為選自由氬、氖、氙、氫、氦及矽所組成的群組中的至少一種。
(4)如所述(1)至(3)中任一項所記載的磊晶晶圓的製造方法，其中所述活化處理為電漿蝕刻處理。
(5)如所述(1)至(4)中任一項所記載的磊晶晶圓的製造方法，其中所述活化處理是以所述非晶層的厚度成為2nm以上的方式進行。
(6)如所述(1)至(4)中任一項所記載的磊晶晶圓的製造方法，其中所述活化處理是以所述非晶層的厚度成為10nm以上的方式進行。
(7)如所述(1)至(6)中任一項所記載的磊晶晶圓的製造方法，其中於所述磊晶層形成步驟或所述吸除層形成步驟、與所述貼合步驟之間包括以下步驟：使所述磊晶層的表面及 所述支持基板用晶圓的表面的至少一者中含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素的步驟。
(8)如所述(7)所記載的磊晶晶圓的製造方法，其中與所述包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素一併而含有3B族元素。
(9)如所述(1)至(8)中任一項所記載的磊晶晶圓的製造方法，其中所述吸除層形成步驟是藉由對所述支持基板用晶圓及所述磊晶層的至少一者的表面照射分子離子而進行，所述分子離子包含有助於吸除重金屬的元素。
(10)如所述(1)至(8)中任一項所記載的磊晶晶圓的製造方法，其中所述吸除層形成步驟是藉由對所述支持基板用晶圓及所述磊晶層的至少一者的表面植入有助於吸除重金屬的元素的單體離子而進行。
(11)如所述(1)至(10)中任一項所記載的磊晶晶圓的製造方法，其中所述活性層用晶圓及所述支持基板用晶圓為矽晶圓，所述磊晶層為矽磊晶層。
(12)一種磊晶晶圓，其特徵在於具備支持基板用晶圓、該支持基板用晶圓上的非晶層、及該非晶層上的磊晶層，於所述磊晶層及所述支持基板用晶圓的至少一者的內部具有吸除層。
(13)如所述(12)所記載的磊晶晶圓，其中所述磊晶層的遍及整個厚度方向的氧濃度為1×1017atoms/cm3(美國材料與 試驗協會(American Society for Testing and Material，ASTM)F121-1979)以下。
(14)如所述(12)或(13)所記載的磊晶晶圓，其中所述支持基板用晶圓的氧濃度為8×1017atoms/cm3(ASTM F121-1979)以上。
(15)如所述(12)至(14)中任一項所記載的磊晶晶圓，其中所述非晶層的厚度為2nm以上。
(16)如所述(12)至(14)中任一項所記載的磊晶晶圓，其中所述非晶層的厚度為10nm以上。
(17)如所述(12)至(16)中任一項所記載的磊晶晶圓，其中所述非晶層含有選自由氫、氮、氟及氧所組成的群組中的至少一種。
(18)如所述(17)所記載的磊晶晶圓，其中所述非晶層更含有3B族元素。
根據本發明，不於具有吸除層的支持基板用晶圓上直接形成磊晶層，而於另行準備的活性層用晶圓上形成磊晶層，於真空且常溫的環境下將活性層用晶圓與支持基板用晶圓貼合後，去除活性層用晶圓，由於如此般構成，故可於形成磊晶層時，抑制吸除層的構成元素或支持基板用晶圓中的氧等雜質向磊晶層中擴散。
另外，根據本發明，於磊晶層與支持基板用晶圓的界面上具 備非晶層，故可於器件形成製程中，抑制氧等雜質自支持基板用晶圓向磊晶層中擴散。
1、2‧‧‧磊晶晶圓
11‧‧‧活性層用晶圓
12‧‧‧支持基板用晶圓
12A‧‧‧支持基板用晶圓的表面
16‧‧‧吸除層
17‧‧‧磊晶層
18‧‧‧非晶層
50‧‧‧真空常溫接合裝置
51‧‧‧電漿腔室
52‧‧‧氣體導入口
53‧‧‧真空泵
54‧‧‧脈波電壓施加裝置
55A、55B‧‧‧晶圓固定台
圖1為表示本發明的一實施形態的磊晶晶圓的製造方法的流程圖。
圖2為表示頁空常溫接合裝置的一例的圖。
圖3為本發明的較佳實施形態的磊晶晶圓的製造方法的流程圖。
圖4(a)為針對先前例的碳的濃度分佈。
圖4(b)為針對發明例1的碳的濃度分佈。
圖5(a)為針對先前例的氧的濃度分佈。
圖5(b)為針對發明例1的氧的濃度分佈。
圖6為表示對發明例1中製造的磊晶晶圓的紅外線觀察的結果的圖。
圖7為發明例1中剛製造後的磊晶晶圓的剖面TEM像。
以下，參照圖式對本發明的實施形態加以說明。圖1表示本發明的一實施形態的磊晶晶圓的製造方法的流程圖。該圖所示的方法的特徵在於包括：磊晶層形成步驟，於活性層用晶圓11的表面上形成磊晶層17(圖1(A)、圖1(B))；吸除層形成步驟，於支持基板用晶圓12及磊晶層17的至少一者的內部形成吸除層 16，所述吸除層16包含有助於吸除重金屬的元素(圖1(C)、圖1(D))；貼合步驟，於真空且常溫的環境下，對磊晶層17的表面及支持基板用晶圓12的表面實施活化處理而於兩表面形成非晶層18後(圖1(E))，經由兩表面的非晶層18將活性層用晶圓11與支持基板用晶圓12貼合(圖1(F))；以及基板去除步驟，將活性層用晶圓11去除而露出磊晶層17(圖1(G))。以下，對各步驟加以說明。
首先，如圖1(A)所示，準備活性層用晶圓11及支持基板用晶圓12。活性層用晶圓11是作為被用作器件形成區域的磊晶層17的暫時的支持基板而使用的晶圓。該活性層用晶圓11可使用包含矽單晶的單晶矽晶圓。
單晶矽晶圓可使用利用線鋸(wire saw)等藉由柴可斯基法(Czochralski，CZ法)或浮融區法(Floating Zone，FZ法)等已知的方法所成長的單晶矽錠切片(slice)所得的晶圓。另外，亦可添加任意的雜質而製成n型或p型，可調整雜質的濃度而調整電阻率或氧濃度等。
關於活性層用晶圓11的氧濃度，於活性層用晶圓11上形成磊晶層17時，於活性層用晶圓11的氧濃度高的情形時，氧向磊晶層17中的擴散變大。因此，活性層用晶圓11較佳為使用氧濃度低的晶圓。於該情形時，例如可將藉由FZ法所準備的矽晶圓、或藉由CZ法所準備的3×1017atoms/cm3(ASTM F121-1979)以下的低氧濃度的矽晶圓用作活性層用晶圓11。
另外，關於活性層用晶圓11中的摻雜劑濃度，就減少活性層用晶圓11中的摻雜劑擴散至磊晶層17中的觀點而言，較佳為將與磊晶層17相同規格(摻雜劑種類及其濃度相同)的矽晶圓、或未添加摻雜劑的非摻雜矽晶圓、電阻為100Ω．cm以上的高電阻矽晶圓等用作活性層用晶圓11。
於不使用低氧矽晶圓或高電阻矽晶圓等作為活性層用晶圓11的情形時，藉由利用薄膜化處理(研磨處理)將形成磊晶層17時摻雜劑擴散至磊晶層17中而成的擴散區域削除，可獲得作為製品而無問題的品質水準的磊晶層17。於該情形時，亦可預先僅以進行薄膜化處理而削除的程度形成厚的磊晶層17。
另外，支持基板晶圓12為支持作為器件形成區域的磊晶層17的晶圓，於其表層區域形成有將附著於磊晶層17的重金屬捕獲的吸除層16。該支持基板用晶圓12理想的是與活性層用晶圓11同樣地使用包含矽單晶的單晶矽晶圓。另外，可添加任意的雜質而製成n型或p型，可調整雜質的濃度而調整電阻率或氧濃度等。
於支持基板用晶圓12中的氧濃度高的情形時，器件形成製程中的向磊晶層17中的氧擴散量增加，故較佳為氧濃度低。另一方面，於支持基板用晶圓12中的氧濃度低的情形時，支持基板用晶圓12中的由形成塊狀微缺陷(Bulk Micro Defect，BMD)所得的吸除效果降低。因此，就形成BMD而獲得吸除能力的觀點而言，支持基板用晶圓12的氧濃度較佳為8×1017atoms/cm3以上。
另外，關於支持基板用晶圓12的摻雜劑濃度，可根據規格而適當設定。
繼而，如圖1(B)所示，進行於活性層用晶圓11的表面上形成磊晶層17的磊晶層形成步驟。磊晶層17可列舉矽磊晶層，可藉由通常的條件而形成。例如將氫(H)作為載氣，將二氯矽烷(H2Cl2Si)、三氯矽烷(HCl3Si)等源氣體導入至腔室內，成長溫度亦視所使用的源氣體而不同，可於大致1000℃~1200℃的溫度範圍的溫度下藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法於活性層用晶圓11上使矽磊晶層17磊晶成長。磊晶層17的厚度並無特別限定，只要根據器件形成區域的規格而適當設定即可。
另外，磊晶層17的氧濃度較佳為遍及磊晶層17的整個厚度方向而為1×1017atoms/cm3(ASTM F121-1979)以下。
繼而，如圖1(C)所示，進行於支持基板用晶圓12及磊晶層17的至少一者的內部形成吸除層16的吸除層形成步驟，所述吸除層16包含有助於吸除金屬的元素。圖1例示於支持基板用晶圓12的內部形成吸除層16的情形。該吸除層形成步驟可藉由以下方式進行：將有助於吸除重金屬的元素的離子(單體離子)植入至晶圓表面，或如圖1(C)所示，將分子離子照射於支持基板用晶圓12的表面12A。
此處，「分子離子」並非僅為對單一分子賦予正電荷或負電荷而離子化者，亦包含多個分子結合而成塊者的離子、以及 將一個以上的分子與一個以上的原子結合而成塊者離子化而成的離子。此種分子及原子的個數例如可設為2~200。
構成單體離子或分子離子的元素只要為有助於吸除的元素，則並無特別限定。例如較佳為設為選自由氫(H)、氦(He)、碳(C)、氬(Ar)及矽(Si)所組成的群組中的至少一種。其原因在於所述元素不影響磊晶晶圓的電阻率。藉由將此種元素離子化，並導入至支持基板用晶圓12及磊晶層17的至少一者的內部，可於器件形成區域的正下方形成吸除層16。
就獲得更高的吸除能力的觀點而言，吸除層16的形成較佳為如圖1(C)所示，藉由對支持基板用晶圓12的表面12A及磊晶層17的表面的至少一者照射分子離子而進行。即，若將分子離子照射於晶圓表面12A及磊晶層17的表面的至少一者而形成吸除層16，則與植入單體離子而形成的情形相比，可於減小了每一原子的加速電壓的狀態下將分子離子的構成元素導入至晶圓內。
因此，可將分子離子的構成元素封閉於晶圓厚度方向的狹窄區域內，可提高構成元素的摻雜濃度而提高吸除能力。而且，如上所述，可減小每一原子的加速能量，故可減小將分子離子的構成元素導入至晶圓中時的損傷，可減少由導入離子所引起的磊晶缺陷。
將單體離子或分子離子植入(照射)至基板時的條件、例如加速電壓、劑量等只要考慮吸除能力並且採用公知或通常的 條件即可。另外，單體離子的產生裝置或分子離子的產生裝置亦可使用先前的裝置。再者，所述磊晶層形成步驟及吸除層形成步驟可先進行任一者，亦可同時一併進行。
繼而進行如下貼合步驟，即，如圖1(E)所示，於真空且常溫的環境下，對磊晶層17的表面及支持基板用晶圓12的吸除層16側的表面實施活化處理而於兩表面形成非晶層18，繼而如圖1(F)所示，經由兩表面的非晶層18將活性層用晶圓11與支持基板用晶圓12貼合。
本發明中，於真空且常溫的環境下將經過直至圖1(E)為止的步驟的活性層用晶圓11與支持基板用晶圓12貼合(以下亦將該貼合處理稱為「真空常溫接合」)。作為用以進行該貼合的前處理，於真空及常溫的環境下，對活性層用晶圓11及支持基板用晶圓12的貼合面實施使貼合面活化的活化處理，即，於在支持基板用晶圓12的內部形成有吸除層16的情形時，對活性層用晶圓11的磊晶層17的表面及支持基板用晶圓12的吸除層16側的表面分別實施使貼合面活化的活化處理。於在磊晶層17的內部形成有吸除層16的情形時，對磊晶層17的表面及支持基板用晶圓12的一個表面分別實施使貼合面活化的活化處理。
藉由所述活化處理而於各貼合面上形成非晶層18，於其表面形成構成非晶層18的元素的懸垂鍵(dangling bond)。該懸垂鍵的能量不穩定，故若於後續處理中使兩貼合面接觸，則以使兩表面的懸垂鍵消失的方式而使接合力於晶圓間發揮作用。因此， 可於不實施熱處理等處理的情況下，將活性層用晶圓11與支持基板用晶圓12牢固地貼合而不存在非結合區域(空隙(void))。
所述貼合面的活化處理可藉由以下方式進行：使藉由離子束裝置進行加速的經離子化的中性元素撞擊貼合面而對表面進行濺鍍；或實施電漿蝕刻處理，即，使於電漿環境下經離子化的中性元素向晶圓表面加速並進行蝕刻。
圖2表示藉由電漿蝕刻法將貼合面活化後，將2片晶圓貼合的頁空常溫接合裝置的一例。該裝置50具有電漿腔室51、氣體導入口52、真空泵53、脈波電壓施加裝置54、晶圓固定台55A及晶圓固定台55B。
首先，於電漿腔室51內的晶圓固定台55A、晶圓固定台55B上分別載置活性層用晶圓11及支持基板用晶圓12並加以固定。繼而，藉由真空泵53將電漿腔室51內減壓後，自氣體導入口52向電漿腔室51內導入原料氣體。繼而，藉由脈波電壓施加裝置54對晶圓固定台55A、晶圓固定台55B(活性層用晶圓11及支持基板用晶圓12)以脈波狀施加負電壓。藉此生成原料氣體的電漿，並且使所生成的電漿所含的原料氣體的離子向活性層用晶圓11及支持基板用晶圓12加速並照射。結果，可於晶圓表面形成非晶層18，於照射表面形成構成非晶層18的元素的懸垂鍵。
所照射的中性元素較佳為設為選自由氬(Ar)、氖(Ne)、氙(Xe)、氫(H)、氦(He)及矽(Si)所組成的群組中的至少一種。
另外，電漿腔室51內的壓力(真空度)較佳為設為1×10-5Pa以下。藉此，可抑制經濺鍍的元素再附著於晶圓表面，不使懸垂鍵的形成率降低而進行活化處理。
施加於活性層用晶圓11及支持基板用晶圓12的脈波電壓是以對晶圓表面的照射元素的加速能量成為100eV以上且10keV以下的方式設定。於該加速能量小於100eV的情形時，所照射的中性元素堆積於晶圓表面，無法於晶圓表面形成懸垂鍵。另一方面，若該加速能量超過10keV，則所照射的元素向晶圓內部植入，於該情形時亦無法於晶圓表面形成懸垂鍵。
脈波電壓的頻率決定對活性層用晶圓11及支持基板用晶圓12照射離子的次數。脈波電壓的頻率較佳為設為10Hz以上且10kHz以下。此處，藉由設為10Hz以上，可吸收離子照射的不均一，離子照射量穩定。另外，藉由設為10kHz以下，可藉由輝光放電(glow discharge)而穩定地形成電漿。
脈波電壓的脈波寬決定對活性層用晶圓11及支持基板用晶圓12照射離子的時間。脈波寬較佳為設為1μs以上且10ms以下。藉由設為1μs以上，可穩定地對活性層用晶圓11及支持基板用晶圓12照射離子。另外，藉由設為10ms以下，可藉由輝光放電而穩定地形成電漿。
於所述處理中，活性層用晶圓11及支持基板用晶圓12未加熱，故其溫度成為常溫(通常為30℃~90℃)。
另外，活化處理較佳為以非晶層18的厚度成為2nm以 上的方式進行。藉此，可進一步提高非晶層18的作為阻擋支持基板用晶圓12中的雜質熱擴散至磊晶層17中的阻擋層的功能。非晶層18的厚度的調整可藉由調整離子的加速電壓而進行。
另外，活化處理較佳為以非晶層18的厚度成為10nm以上的方式進行。藉此，可進一步提高將非晶層18作為抑制支持基板用晶圓12中的晶格間氧熱擴散至磊晶層17中的阻擋層的功能。
如此，於本發明中，於真空且常溫的環境下將活性層用晶圓11與支持基板用晶圓12貼合，故形成有吸除層16的支持基板用晶圓12不會暴露在伴隨著形成磊晶層17的高溫環境下。結果，於形成磊晶層17時，原理上不會引起支持基板用晶圓12所含的構成吸除層16的元素、或者摻雜劑或氧等雜質的熱擴散。
另外，於貼合步驟中的活化處理時，於貼合面上形成非晶層18，該非晶層18作為支持基板用晶圓12中的雜質的擴散阻擋層而發揮功能。因此，可於隨後的器件形成製程中的熱處理時，抑制支持基板用晶圓12所含的氧熱擴散至磊晶層17中。
進而，磊晶層17並未如先前般形成於經用以形成吸除層16的單體離子植入或分子離子照射的晶圓表面上，故不存在由植入(照射)損傷所引起的磊晶缺陷。
最後，如圖1(G)所示，進行將活性層用晶圓11去除而露出磊晶層17的基板去除步驟。該基板去除步驟可較佳地使用眾所周知的平面磨削及鏡面研磨法。另外，該基板去除步驟亦可 使用眾所周知的智切(smart cut)法等其他技術來進行。再者，亦可於去除活性層用晶圓11後，將磊晶層17薄膜化至既定的厚度。如此可製造本發明的磊晶晶圓1。
如此所得的本發明的磊晶晶圓1與先前的於支持基板用晶圓上直接形成磊晶層的磊晶晶圓不同，為藉由2片晶圓的貼合、即接合而形成的新穎的磊晶晶圓。此種本發明的磊晶晶圓1可稱為「接合磊晶晶圓」或「貼合磊晶晶圓」。
再者，較佳為如圖3所示，於磊晶層形成步驟或吸除層形成步驟與貼合步驟之間更包括以下步驟：使磊晶層17的表面及支持基板用晶圓12的吸除層16側的表面的至少一者中，含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素(圖3(H))。藉此，於器件形成製程中的熱處理時，所述元素可熱擴散，終止器件形成製程中的由離子植入引起的末端(End Of Range，EOR)缺陷，使其成為電惰性。
所述步驟具體可藉由以下方式進行：將磊晶層17的表面及支持基板用晶圓12的吸除層16側的表面的至少一者浸漬於含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素的液體中。
含有所述元素的液體具體可列舉氫氟酸(含有氫及氟)或氨水(含有氮)、過氧化氫水或臭氧水(含有氧)等的水溶液。另外，所述液體的濃度可設為0.05重量%~50重量%，浸漬時間可設為1分鐘~30分鐘。
另外，所述步驟可藉由以下方式進行：對磊晶層17的表面及支持基板用晶圓12的吸除層16側的表面的至少一者供給離子，所述離子含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素。該離子的供給可使用吸除層16的形成時所使用的離子植入法或分子離子照射法。
於藉由離子植入法來進行所述離子的供給的情形時，具體可利用離子植入裝置，藉由將H或N、O等的離子設為加速電壓：0.1keV~10keV、劑量：1×1014atoms/cm2~1×1018atoms/cm2的條件進行。
另外，於藉由分子離子照射法來進行離子的供給的情形時，具體可使用簇離子照射裝置，於將C3H5或C16H10等分子設為加速電壓：0.3keV/分子~30keV/分子、劑量：1×1014atoms/cm2~1×1018atoms/cm2的條件下進行。
再者，包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素較佳為與3B族元素一併而含有。如上所述，含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素的步驟是於磊晶層形成步驟或吸除層形成步驟、與貼合步驟之間進行，但可能於器件形成製程中於終止EOR缺陷之前熱擴散至非晶層18外。此處，若與所述元素一併供給3B族元素，則於所述元素與3B族元素之間產生穩定的強結合。結果，所述元素難以自非晶層18熱擴散，可於器件形成製程中更有效地終止EOR缺陷。
所述3B族元素為元素週期表的3B族(第13族)元素， 為硼(B)、鋁(Al)、鎵(Ga)等元素，可使用該些元素。其中，就可與氫、氮、氟或氧形成強的牢固結合的方面而言，較佳為使用硼(B)。
(磊晶晶圓)
繼而，對本發明的磊晶晶圓加以說明。圖1(G)所示的本發明的磊晶晶圓1的特徵在於：具備支持基板用晶圓11、該支持基板用晶圓11上的非晶層18、及該非晶層18上的磊晶層17，於磊晶層17及支持基板用晶圓12的至少一者的內部具備吸除層16。
關於所述本發明的磊晶晶圓1，磊晶層17並非直接形成於具有吸除層16的支持基板用晶圓12上，而是形成於另行準備的活性層用晶圓11上，於真空且常溫的環境下將活性層用晶圓11與支持基板用晶圓12貼合後，將活性層用晶圓11去除而形成磊晶晶圓1。因此，於形成磊晶層17時，原理上不會引起支持基板用晶圓12所含的構成吸除層16的元素、或者摻雜劑或氧等雜質的熱擴散。
另外，非晶層18作為支持基板用晶圓12中的氧或吸除層16所含的元素等雜質的擴散阻擋層而發揮功能。因此，可於隨後的器件形成製程中的熱處理時，抑制支持基板用晶圓12所含的雜質熱擴散至磊晶層17中。
此處，如上所述，藉由將非晶層18的厚度設為2nm以上，可提高非晶層18的阻擋雜質的功能，進而藉由將非晶層18的厚度設為10nm以上，可進一步提高非晶層18的作為阻擋支持 基板用晶圓12中的晶格間氧熱擴散至磊晶層17中的阻擋層的功能。
另外，亦如上文所述，較佳為非晶層18含有選自由氫、氮、氟及氧所組成的群組中的至少一種，且較佳為非晶層18更含有3B族元素。
進而，亦如上文所述，較佳為磊晶層17的氧濃度遍及磊晶層17的整個厚度方向而為1×1017atoms/cm3(ASTM F121-1979)以下，且較佳為支持基板用晶圓12的氧濃度為8×1017atoms/cm3(ASTM F121-1979)以上。
[實施例]
以下，使用實施例對本發明加以更詳細說明，但本發明絲毫不限定於以下的實施例。
(發明例1)
依照圖1所示的流程圖，製造發明例1的磊晶晶圓。首先，準備直徑為200mm、厚度為725μm的矽晶圓(氧濃度：2.0×1017atoms/cm3，摻雜劑：磷，摻雜劑濃度：4.4×1014atoms/cm3，目標電阻率：10Ω．cm)作為活性層用晶圓。另外，準備直徑為200mm、厚度為725μm的矽晶圓(氧濃度：8.0×1017atoms/cm3，摻雜劑：磷，摻雜劑濃度：1.4×1014atoms/cm3，目標電阻率：30Ω．cm)作為支持基板用晶圓。
繼而，以氫作為載氣，以二氯矽烷作為源氣體，於1150℃下藉由CVD法於活性層用晶圓上形成矽的磊晶層(厚度：8μm， 摻雜劑：磷，4.4×1014atoms/cm3，目標電阻率：10Ω．cm)。
另外，於形成所述磊晶層的同時，使用分子離子產生裝置(日新離子機器公司製造，型號：克拉里斯(CLARIS))生成C3H5離子，於加速電壓為80keV/分子、劑量為1×1015分子/cm2的條件下照射於支持基板用晶圓的表面，於支持基板用晶圓的內部形成吸除層。
繼而，於真空且常溫的環境下將活性層用晶圓與支持基板用晶圓貼合。具體而言，將活性層用晶圓及支持基板用晶圓導入至圖2所示的真空常溫接合裝置中，將腔室內的壓力設為5.0×10-5Pa後，於加速電壓為1.0keV、頻率為140Hz、脈波寬為55×10-6秒的條件下將Ar離子植入至磊晶層的表面及支持基板用晶圓12的吸除層側的表面，實施活化處理而於兩表面形成非晶層。其後，經由兩表面的非晶層將活性層用晶圓與支持基板用晶圓貼合。
最後，對活性層用晶圓的表面實施磨削處理及研磨處理，去除活性層用晶圓，以殘留4μm的方式將磊晶層薄膜化，獲得本發明的實施例的磊晶晶圓。
(先前例)
與發明例1同樣地製造本發明的先前例的磊晶晶圓。其中，於磊晶層形成步驟中，磊晶層並非形成於活性層用晶圓上，而是形成於形成吸除層後的支持基板用晶圓上，不進行貼合步驟及基板去除步驟。其他條件與發明例1完全相同。
(發明例2)
與發明例1同樣地製造本發明的實施例的磊晶晶圓。其中，依照圖3所示的流程圖，於磊晶層形成步驟(吸除層形成步驟)與貼合步驟之間，將磊晶層的表面及支持基板用晶圓的吸除層側的表面兩者於0.5重量%的氫氟酸水溶液中浸漬10分鐘，將氟及氫供給於晶圓表面而使晶圓表面含有氟及氫。其他條件與發明例1完全相同。
(發明例3)
與發明例2同樣地製造本發明的實施例的磊晶晶圓。其中，元素供給步驟是藉由以下方式進行：使用分子離子產生裝置(日新離子機器公司製造，型號：克拉里斯(CLARIS))生成B5H5離子，於加速電壓為80keV/分子、劑量為2×1014分子/cm2的條件下照射於支持基板用晶圓的表面，供給硼(B)及氫(H)而使所述表面含有硼(B)及氫(H)。其他條件與發明例2完全相同。
<碳濃度分佈>
對先前例及發明例1中剛製作後的磊晶晶圓進行二次離子質譜(Secondary Iron Mass Spectrometry，SIMS)測定，獲得碳的濃度分佈。圖4(a)表示針對先前例的碳的濃度分佈，圖4(b)表示針對發明例1的碳的濃度分佈。
由圖4(a)得知，於先前例中所製作的磊晶晶圓中，改質層所含的碳大幅度地擴散至磊晶層中。相對於此，由圖4(b)得知，於發明例1中製作的磊晶晶圓中，改質層所含的碳並未擴 散至磊晶層中，濃度分佈波峰的碳濃度高於先前例。
<氧濃度分佈>
對先前例以及發明例1中剛製作後的磊晶晶圓進行SIMS測定，獲得氧的濃度分佈。圖5(a)表示針對先前例的氧的濃度分佈，圖5(b)表示針對發明例1的氧的濃度分佈。
由圖5(a)得知，於先前例中製作的磊晶晶圓中，支持基板用晶圓中的氧濃度擴散至改質層中而被捕獲，具有高的波峰氧濃度，另一方面，支持基板用晶圓中的氧擴散至磊晶層中。相對於此，由圖5(b)得知，於發明例1中製作的磊晶晶圓中，支持基板用晶圓中的氧未擴散至磊晶層中，氧濃度於磊晶層與支持基板用晶圓的界面上急劇變化。
<磊晶晶圓的品質評價>
圖6表示對發明例1中製造的磊晶晶圓的紅外線觀察的結果。如由該圖所表明，得知於發明例1的磊晶晶圓中，於將活性層用晶圓與支持基板用晶圓貼合的貼合步驟中，於兩晶圓間未形成作為非接合區域的空隙，形成了良好的貼合界面。同樣地，於發明例2及發明例3的磊晶晶圓中，亦形成了良好的貼合界面。
另外，圖7表示發明例1中剛製造後的磊晶晶圓的剖面TEM像。如由圖7所表明，得知於發明例1的磊晶晶圓中，於磊晶層與作為支持基板用晶圓的矽晶圓之間形成有非晶層。另外得知，磊晶層中不存在由支持用晶圓的結晶結構所引起的位錯等二次缺陷。
<器件形成製程模擬處理>
對如上述般準備的發明例2及發明例3、以及先前例的磊晶晶圓實施器件形成製程模擬處理。具體而言，作為前階段處理，使用離子植入裝置，自磊晶層表面側於劑量為1×1012cm-2、加速電壓為200keV的條件下植入He離子，藉此強制於磊晶層內形成植入缺陷後，作為模擬熱處理，將磊晶晶圓導入至熱處理爐中，以5℃/s的升溫速度升溫後，於1100℃下保持2小時，以2.5℃/s的降溫速度降溫至室溫為止。
對於發明例2及發明例3、以及先前例，藉由陰極發光(Cathode Luminescence，CL)法來評價器件形成製程模擬處理後的EOR缺陷。具體而言，對各磊晶晶圓以34 K、15keV照射電子束，測定D射線(1450nm)的信號強度，以該強度評價缺陷密度。結果確認到，於先前例中，於磊晶層的區域中檢測出CiOi缺陷，碳及氧向磊晶層中擴散而形成缺陷。另一方面，於發明例2及發明例3中，未檢測出CiOi缺陷。
[產業上的可利用性]
根據本發明，並非於具有吸除層的支持基板用晶圓上形成磊晶層，而於另行準備的活性層用晶圓上形成磊晶層，於真空且常溫的環境下將活性層用晶圓與支持基板用晶圓貼合後，去除活性層用晶圓，以此種方式構成，於磊晶層形成時或器件形成製程中，可抑制雜質自支持基板用晶圓向磊晶層擴散，故於半導體產業中有用。

Claims (18)

  1. 一種磊晶晶圓的製造方法，其特徵在於包括： 磊晶層形成步驟，於活性層用晶圓的表面上形成磊晶層； 吸除層形成步驟，於支持基板用晶圓及所述磊晶層的至少一者的內部形成吸除層，其中所述吸除層包含有助於吸除重金屬的元素； 貼合步驟，於真空且常溫的環境下，對所述磊晶層的表面及所述支持基板用晶圓的表面實施活化處理而於兩表面形成非晶層後，經由兩表面的所述非晶層將所述活性層用晶圓與所述支持基板用晶圓貼合；以及 基板去除步驟，將所述活性層用晶圓去除而露出所述磊晶層。
  2. 如申請專利範圍第1項所述的磊晶晶圓的製造方法，其中所述活化處理為使經離子化的中性元素撞擊所述磊晶層或所述支持基板用晶圓的表面而對所述表面進行濺鍍的處理。
  3. 如申請專利範圍第2項所述的磊晶晶圓的製造方法，其中所述中性元素為選自由氬、氖、氙、氫、氦及矽所組成的群組中的至少一種。
  4. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述活化處理為電漿蝕刻處理。
  5. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述活化處理是以所述非晶層的厚度成為2 nm以上的方式進行。
  6. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述活化處理是以所述非晶層的厚度成為10 nm以上的方式進行。
  7. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中於所述磊晶層形成步驟或所述吸除層形成步驟、與所述貼合步驟之間包括以下步驟：使所述磊晶層的表面及所述支持基板用晶圓的表面的至少一者中，含有包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素的步驟。
  8. 如申請專利範圍第7項所述的磊晶晶圓的製造方法，其中與所述包含選自由氫、氮、氟及氧所組成的群組中的至少一種的元素一併而含有3B族元素。
  9. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述吸除層形成步驟是藉由對所述支持基板用晶圓及所述磊晶層的至少一者的表面照射分子離子而進行，其中所述分子離子包含有助於吸除重金屬的元素。
  10. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述吸除層形成步驟是藉由對所述支持基板用晶圓及所述磊晶層的至少一者的表面植入有助於吸除重金屬的元素的單體離子而進行。
  11. 如申請專利範圍第1項至第3項中任一項所述的磊晶晶圓的製造方法，其中所述活性層用晶圓及所述支持基板用晶圓為矽晶圓，所述磊晶層為矽磊晶層。
  12. 一種磊晶晶圓，其特徵在於具備支持基板用晶圓、所述支持基板用晶圓上的非晶層、及所述非晶層上的磊晶層， 於所述磊晶層及所述支持基板用晶圓的至少一者的內部具有吸除層。
  13. 如申請專利範圍第12項所述的磊晶晶圓，其中所述磊晶層的遍及整個厚度方向的氧濃度為1×1017 atoms/cm3 （美國材料與試驗協會F121-1979）以下。
  14. 如申請專利範圍第12項或第13項所述的磊晶晶圓，其中所述支持基板用晶圓的氧濃度為8×1017 atoms/cm3 （美國材料與試驗協會F121-1979）以上。
  15. 如申請專利範圍第12項或第13項所述的磊晶晶圓，其中所述非晶層的厚度為2 nm以上。
  16. 如申請專利範圍第12項或第13項所述的磊晶晶圓，其中所述非晶層的厚度為10 nm以上。
  17. 如申請專利範圍第12項或第13項所述的磊晶晶圓，其中所述非晶層含有選自由氫、氮、氟及氧所組成的群組中的至少一種。
  18. 如申請專利範圍第17項所述的磊晶晶圓，其中所述非晶層更含有3B族元素。
TW105141145A 2016-02-25 2016-12-13 Method for manufacturing epitaxial wafer and epitaxial wafer TWI643250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016034448A JP6759626B2 (ja) 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2016-034448 2016-02-25

Publications (2)

Publication Number Publication Date
TW201730930A TW201730930A (zh) 2017-09-01
TWI643250B true TWI643250B (zh) 2018-12-01

Family

ID=59686238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141145A TWI643250B (zh) 2016-02-25 2016-12-13 Method for manufacturing epitaxial wafer and epitaxial wafer

Country Status (5)

Country Link
JP (1) JP6759626B2 (zh)
KR (1) KR102129190B1 (zh)
CN (1) CN108885998B (zh)
TW (1) TWI643250B (zh)
WO (1) WO2017145470A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
CN114156383B (zh) * 2021-12-03 2024-06-21 扬州乾照光电有限公司 半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TW201423969A (zh) * 2012-11-13 2014-06-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583803B2 (ja) * 1990-06-08 1997-02-19 東芝セラミックス株式会社 アモルファス構造を有するウェーハ
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
US7910455B2 (en) * 2006-04-27 2011-03-22 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
CN103534791B (zh) * 2011-05-13 2016-05-11 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
JP5704155B2 (ja) * 2012-12-19 2015-04-22 株式会社Sumco エピタキシャルウェーハの製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TW201423969A (zh) * 2012-11-13 2014-06-16 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Also Published As

Publication number Publication date
KR20180084086A (ko) 2018-07-24
TW201730930A (zh) 2017-09-01
CN108885998B (zh) 2023-06-16
JP2017152570A (ja) 2017-08-31
CN108885998A (zh) 2018-11-23
JP6759626B2 (ja) 2020-09-23
WO2017145470A1 (ja) 2017-08-31
KR102129190B1 (ko) 2020-07-01

Similar Documents

Publication Publication Date Title
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
WO2015034075A1 (ja) シリコンウェーハおよびその製造方法
JP6056772B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6791321B2 (ja) シリコン接合ウェーハ
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP6673183B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6665771B2 (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
JPH09148335A (ja) シリコン半導体基板及びその製造方法