JP6485406B2 - Ｓｏｉウェーハの製造方法 - Google Patents
Ｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JP6485406B2 JP6485406B2 JP2016109039A JP2016109039A JP6485406B2 JP 6485406 B2 JP6485406 B2 JP 6485406B2 JP 2016109039 A JP2016109039 A JP 2016109039A JP 2016109039 A JP2016109039 A JP 2016109039A JP 6485406 B2 JP6485406 B2 JP 6485406B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- silicon
- soi wafer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 242
- 239000010410 layer Substances 0.000 claims description 215
- 229910052710 silicon Inorganic materials 0.000 claims description 126
- 239000010703 silicon Substances 0.000 claims description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 124
- 150000002500 ions Chemical class 0.000 claims description 50
- 239000006104 solid solution Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 47
- 238000010438 heat treatment Methods 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 29
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 238000005728 strengthening Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 95
- 239000010408 film Substances 0.000 description 79
- 238000000151 deposition Methods 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 15
- 230000007547 defect Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 239000000178 monomer Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 150000001793 charged compounds Chemical class 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000003776 cleavage reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Description
本発明は、ＳＯＩウェーハの製造方法に関する。
ＳＯＩウェーハ（Silicon on Insulator）は、支持基板上に、酸化シリコン（ＳｉＯ２）等の絶縁膜、およびデバイス活性層として使用される単結晶シリコン層が順次形成された構造を有する。ＳＯＩウェーハの代表的な製造方法の一つに、貼合せ法がある。この貼合せ法は、支持基板および活性層用基板の少なくとも一方の表面に酸化膜（BOX（Buried Oxide）層）を形成し、次いで、酸化膜を介してこれらの基板を重ね合わせた後、１２００℃程度の高温にて接合熱処理を施し、活性層用基板を研削研磨することにより、所望の厚みのＳＯＩウェーハを製造する方法である。その中でも、活性層をシリコンエピタキシャル層とする技術がある。この場合、活性層がシリコンエピタキシャル層からなるため、活性層の結晶品質の向上を図ることができる。また、この場合における貼合せ法は、支持基板の表面およびバルクシリコン基板に形成されたシリコンエピタキシャル層の表面の少なくとも一方に酸化膜を形成し、次いで、酸化膜を介してこれらの基板を重ね合わせた後、１２００℃程度の高温にて接合熱処理を施し、バルクシリコン基板を研削研磨することにより除去し、所望の厚みのシリコンエピタキシャル層を活性層として有するＳＯＩウェーハを製造する方法である。
特許文献１には、以下のＳＯＩウェーハの製造方法が記載されている。まず、所定のドーパント濃度をもつシリコンウェーハ上に、ｐ型ドーパントを注入して、前記シリコンウェーハのドーパント濃度よりも高いドーパント濃度をもつ高濃度ｐ型シリコン層を形成する。その後、その表面に、前記高濃度ｐ型シリコン層のドーパント濃度よりも低いドーパント濃度をもち、最終的に活性層となる低濃度シリコン層をエピタキシャル成長により形成する。一方、シリコンウェーハの周囲を熱酸化法によりシリコン酸化膜で覆うことにより支持ウェーハを形成する。その後、所定のドーパント濃度をもつシリコンウェーハと支持ウェーハとの間に高濃度ｐ型シリコン層、低濃度シリコン層、およびシリコン酸化膜が位置するように、両ウェーハを重ね合せて、接合熱処理を施すことにより両ウェーハを貼り合わせる。つぎに、ＫＯＨ液等を用いてシリコンの選択エッチングを行い、高濃度ｐ型シリコン層が露出したところでエッチングをストップさせる。さらに、１−３−８エッチング液を用いて高濃度ｐ型シリコン層をエッチングして薄膜化し、所望の厚みのシリコンエピタキシャル層を活性層として有する貼り合せＳＯＩウェーハを得る。
特許文献２には、以下のＳＯＩウェーハの製造方法が記載されている。まず、２枚の単結晶シリコンウェーハのうち、少なくとも一方の表面に酸化膜を形成するとともに、一方の単結晶シリコンウェーハの上面から水素イオンまたは希ガスイオンを注入して、単結晶シリコンウェーハ中にイオン注入層を形成する。次に、２枚の単結晶シリコンウェーハの間に、上記イオンを注入した面および酸化膜が位置するように、２枚の単結晶シリコンウェーハを重ね合せて密着させる。次に、密着したウェーハに熱処理を施し、イオン注入層を劈開面として、上記イオンを注入した面とは反対側の面を主表面として有する単結晶シリコンウェーハの一部を分離して薄膜ＳＯＩ層を有するＳＯＩウェーハを得る。その後、薄膜ＳＯＩ層の上にエピタキシャル層を成長させて、膜厚が数μｍ〜数十μｍの厚膜ＳＯＩ層を有するＳＯＩウェーハを得る。
しかしながら、本発明者の検討によれば、特許文献１に記載のＳＯＩウェーハの製造方法では、高いドーパント濃度をもつ高濃度ｐ型シリコン層をイオン注入により形成した後に、この高濃度ｐ型シリコン層の上に活性層となるシリコンエピタキシャル層が形成される。この形成過程において、高濃度ｐ型シリコン層中のドーパントが活性層に拡散し、活性層における抵抗率の分布が悪化することがわかった。
また、特許文献２に記載のＳＯＩウェーハの製造方法では、劈開面として機能するイオン注入層を単結晶シリコンウェーハ中に形成する際に、注入したイオンが、後に一部が活性層となる単結晶シリコンウェーハを透過する。従って、イオン注入層を劈開面として単結晶シリコンウェーハの一部を剥離することによって得られる薄膜ＳＯＩ層は、注入したイオンが透過したことに起因するダメージを受けている。そして、このようにダメージを受けた薄膜ＳＯＩ層の上にエピタキシャル層を形成すると、エピタキシャル層には結晶欠陥が生じることがわかった。
そこで本発明は、上記課題に鑑み、活性層となるシリコンエピタキシャル層における深さ方向の抵抗変動および結晶欠陥が少ないＳＯＩウェーハを得ることが可能な、ＳＯＩウェーハの製造方法を提供することを目的とする。
本発明者は、上記課題を解決すべく鋭意検討したところ、シリコン単結晶からなる第１基板の表面から軽元素イオンを注入することによって第１基板の表層部に高抵抗な固溶層を形成し、この高抵抗な固溶層を、ＳＯＩウェーハを薄膜化する際の抵抗変動層として活用することにより、抵抗変動および結晶欠陥が少ない所望厚みの活性層を有するＳＯＩウェーハを得ることができるとの認識に至り、本発明を完成した。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）シリコン単結晶からなる第１基板の主表面から軽元素イオンを注入して、前記第１基板の表層部に前記軽元素イオンが固溶した固溶層を形成する第１工程と、
前記第１基板の前記主表面上にシリコンエピタキシャル層を形成する第２工程と、
前記第１基板上に形成された前記シリコンエピタキシャル層、およびシリコン単結晶からなる第２基板の少なくとも一方の表面に酸化膜を形成する第３工程と、
前記第１基板と前記第２基板との間に前記固溶層、前記シリコンエピタキシャル層、および前記酸化膜が位置するように、前記第１基板と前記第２基板とを重ね合わせて、重ね合せ基板を形成する第４工程と、
前記重ね合せ基板に接合熱処理を施し、前記重ね合せ基板を構成する第１基板と第２基板とを貼り合わせて、貼合せ基板を形成する第５工程と、
前記第５工程後、前記固溶層を抵抗変動層として検出しつつ、前記貼合せ基板を前記第１基板側から薄膜化して、所望厚みの活性層を有するＳＯＩウェーハを得る第６工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。
（１）シリコン単結晶からなる第１基板の主表面から軽元素イオンを注入して、前記第１基板の表層部に前記軽元素イオンが固溶した固溶層を形成する第１工程と、
前記第１基板の前記主表面上にシリコンエピタキシャル層を形成する第２工程と、
前記第１基板上に形成された前記シリコンエピタキシャル層、およびシリコン単結晶からなる第２基板の少なくとも一方の表面に酸化膜を形成する第３工程と、
前記第１基板と前記第２基板との間に前記固溶層、前記シリコンエピタキシャル層、および前記酸化膜が位置するように、前記第１基板と前記第２基板とを重ね合わせて、重ね合せ基板を形成する第４工程と、
前記重ね合せ基板に接合熱処理を施し、前記重ね合せ基板を構成する第１基板と第２基板とを貼り合わせて、貼合せ基板を形成する第５工程と、
前記第５工程後、前記固溶層を抵抗変動層として検出しつつ、前記貼合せ基板を前記第１基板側から薄膜化して、所望厚みの活性層を有するＳＯＩウェーハを得る第６工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。
（２）前記軽元素イオンが、ＨおよびＨｅから選択される少なくとも一種である、上記（１）に記載のＳＯＩウェーハの製造方法。
（３）前記軽元素イオンのドーズ量が１×１０１６atoms／cm２以上３×１０１６atoms／cm２以下である、上記（１）または（２）に記載のＳＯＩウェーハの製造方法。
（４）前記第３工程では、前記第１基板を加熱しつつ、前記第１基板上に形成された前記シリコンエピタキシャル層の表面に、及び／又は、前記第２基板を加熱しつつ、前記第２基板の表面に、イオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させる、上記（１）〜（３）のいずれか一つに記載のＳＯＩウェーハの製造方法。
なお、以下、上記（４）に記載の酸化膜形成方法を「イオン化堆積法」と称する。
（５）前記第３工程で、前記第１基板および前記第２基板の少なくとも一方の基板の温度を５００℃〜９００℃とする、上記（４）に記載のＳＯＩウェーハの製造方法。
（６）前記第３工程で、前記第１基板の前記シリコンエピタキシャル層上にのみ前記酸化膜を形成する、上記（１）〜（５）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（７）前記第３工程で、前記第２基板上にのみ前記酸化膜を形成する、上記（１）〜（５）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（８）前記第３工程で、前記第１基板上に形成された前記シリコンエピタキシャル層および前記第２基板の両方に前記酸化膜を形成する、上記（１）〜（５）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（９）前記第６工程で、前記貼合せ基板を薄膜化する過程において、前記貼合せ面での接合を強化する追加の熱処理を行うことを特徴とする、上記（１）〜（８）のいずれか一つに記載のＳＯＩウェーハの製造方法。
本発明のＳＯＩウェーハ製造方法によれば、活性層となるシリコンエピタキシャル層における深さ方向の抵抗変動および結晶欠陥が少ないＳＯＩウェーハを得ることができる。
（第１の実施形態）
図１を参照して、本発明の第１の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。その後、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面にイオン化堆積法により酸化膜１６を形成する。その後、第１基板１０とシリコン単結晶からなる第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１６が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ１００を得る。
図１を参照して、本発明の第１の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。その後、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面にイオン化堆積法により酸化膜１６を形成する。その後、第１基板１０とシリコン単結晶からなる第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１６が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ１００を得る。
このＳＯＩウェーハ１００は、第２基板２０と、第２基板２０上に位置する酸化膜１６と、酸化膜１６上に位置する活性層２２とを有する。
（第２の実施形態）
図２を参照して、本発明の第２の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の主表面上にシリコンエピタキシャル層１４を形成する。また、シリコン単結晶からなる第２基板２０の表面にイオン化堆積法により酸化膜１８を形成する。その後、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ２００を得る。
図２を参照して、本発明の第２の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の主表面上にシリコンエピタキシャル層１４を形成する。また、シリコン単結晶からなる第２基板２０の表面にイオン化堆積法により酸化膜１８を形成する。その後、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ２００を得る。
このＳＯＩウェーハ２００は、第２基板２０と、第２基板２０上に位置する酸化膜１８と、酸化膜１８上に位置する活性層２２とを有する。
（第３の実施形態）
図３を参照して、本発明の第３の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。また、シリコン単結晶からなる第２基板２０の表面に熱酸化法により酸化膜１８を形成する。その後、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ３００を得る。
図３を参照して、本発明の第３の実施形態を説明する。本実施形態では、まず、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。その後、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。また、シリコン単結晶からなる第２基板２０の表面に熱酸化法により酸化膜１８を形成する。その後、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。その後、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。その後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して、所望厚みの活性層２２を有するＳＯＩウェーハ３００を得る。
このＳＯＩウェーハ３００は、第２基板２０と、第２基板２０上に位置する酸化膜１８と、酸化膜１８上に位置する活性層２２とを有する。
（第１工程：イオン注入による固溶層の形成）
第１工程では、図１〜図３に示すように、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。ここで、イオン化する元素は、軽元素であるＨおよびＨｅから選択される少なくとも一種とすることが好ましい。これらの元素をイオン化して注入することにより第１基板中のドーパントが弾き飛ばされるため、固溶層１２の抵抗率は、第１基板１０中の他の結晶領域の抵抗率よりも高くなる。従って、後述する第６工程において固溶層１２を抵抗変動層として活用することができる。また、これらの元素は非ドーパントであるため、ボロン等のドーパントを注入する場合に比べて、シリコンエピタキシャル層１４の深さ方向の抵抗変動に与える影響が少ない。さらに、これらの元素は、ボロン等のドーパントに比べて拡散し易いために、シリコンエピタキシャル層１４から外方拡散し易い。そのため、シリコンエピタキシャル層１４中のこれらの元素の残存率は低く、結果として、シリコンエピタキシャル層１４の深さ方向の抵抗変動が抑制される。さらに、ＨおよびＨｅは、ボロン等のドーパントやＡｒ，Ｓｉに比べて原子半径が非常に小さいので、イオンを注入することによって生じる第１基板１０中の結晶欠陥を低減させることができ、後に形成するシリコンエピタキシャル層１４における結晶欠陥が抑制される。
第１工程では、図１〜図３に示すように、シリコン単結晶からなる第１基板１０の主表面から軽元素イオンを注入して、第１基板１０の表層部に軽元素イオンが固溶した固溶層１２を形成する。ここで、イオン化する元素は、軽元素であるＨおよびＨｅから選択される少なくとも一種とすることが好ましい。これらの元素をイオン化して注入することにより第１基板中のドーパントが弾き飛ばされるため、固溶層１２の抵抗率は、第１基板１０中の他の結晶領域の抵抗率よりも高くなる。従って、後述する第６工程において固溶層１２を抵抗変動層として活用することができる。また、これらの元素は非ドーパントであるため、ボロン等のドーパントを注入する場合に比べて、シリコンエピタキシャル層１４の深さ方向の抵抗変動に与える影響が少ない。さらに、これらの元素は、ボロン等のドーパントに比べて拡散し易いために、シリコンエピタキシャル層１４から外方拡散し易い。そのため、シリコンエピタキシャル層１４中のこれらの元素の残存率は低く、結果として、シリコンエピタキシャル層１４の深さ方向の抵抗変動が抑制される。さらに、ＨおよびＨｅは、ボロン等のドーパントやＡｒ，Ｓｉに比べて原子半径が非常に小さいので、イオンを注入することによって生じる第１基板１０中の結晶欠陥を低減させることができ、後に形成するシリコンエピタキシャル層１４における結晶欠陥が抑制される。
注入するイオンは、モノマーイオンでも分子イオンでもプラズマイオンであってもよい。固溶層１２の抵抗変動層としての機能をより向上させるためには、同時に複数の元素を注入することができる、分子イオンまたはプラズマイオンとすることが好ましい。
また、注入するイオンのドーズ量は、１×１０１６atoms／cm２以上３×１０１６atoms／cm２以下とすることが好ましい。３×１０１６atoms／cm２以下とすることにより、シリコンエピタキシャル層１４における結晶欠陥が抑制され、１×１０１６atoms／cm２以上とすることにより、固溶層１２の抵抗変動層としての機能が向上する。
イオン注入の際のその他の条件、例えば加速電圧、および分子イオンを照射する場合の分子サイズについては、固溶層の抵抗変動層としての機能を考慮しつつ、公知または一般的な条件を採用すればよい。また、モノマーイオンの発生装置、分子イオンの発生装置、またはプラズマイオンの発生装置についても、従来の装置を用いることができる。
（第２工程：シリコンエピタキシャル層の形成）
第２工程では、図１〜図３に示すように、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。シリコンエピタキシャル層１４は、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法により第１基板１０の固溶層１２上にエピタキシャル成長させることができる。このシリコンエピタキシャル層１４の厚さは、１０ｎｍ以上３０μｍ以下の範囲内とすることが好ましく、１μｍ以上１０μｍ以下の範囲内とすることがより好ましい。
第２工程では、図１〜図３に示すように、第１基板１０の前記主表面上にシリコンエピタキシャル層１４を形成する。シリコンエピタキシャル層１４は、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法により第１基板１０の固溶層１２上にエピタキシャル成長させることができる。このシリコンエピタキシャル層１４の厚さは、１０ｎｍ以上３０μｍ以下の範囲内とすることが好ましく、１μｍ以上１０μｍ以下の範囲内とすることがより好ましい。
本発明では、シリコンエピタキシャル層１４を活性層２２とするため、活性層の結晶品質を向上させることができる。
（第３工程：酸化膜の形成）
第３工程では、図１に示すように、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面に酸化膜１６を形成する。または、図２及び図３に示すように、第２基板２０の表面に酸化膜１８を形成する。ここで、酸化膜１６，１８は、例えば、シリコンエピタキシャル層１４を有する第１基板１０および第２基板２０の少なくとも一方の周囲を熱酸化することにより得られる。図３は、第２基板２０を熱酸化することにより第２基板２０の表面に酸化膜１８を形成する例を示す。また、デバイス特性や生産性をさらに向上させる観点からは、イオン化堆積法により酸化膜を形成することが好ましい。図１は、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面にイオン化堆積法により酸化膜１６を形成する例を示し、図２は、第２基板２０の表面にイオン化堆積法により酸化膜１８を形成する例を示す。以下では、イオン化堆積法について説明する。
第３工程では、図１に示すように、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面に酸化膜１６を形成する。または、図２及び図３に示すように、第２基板２０の表面に酸化膜１８を形成する。ここで、酸化膜１６，１８は、例えば、シリコンエピタキシャル層１４を有する第１基板１０および第２基板２０の少なくとも一方の周囲を熱酸化することにより得られる。図３は、第２基板２０を熱酸化することにより第２基板２０の表面に酸化膜１８を形成する例を示す。また、デバイス特性や生産性をさらに向上させる観点からは、イオン化堆積法により酸化膜を形成することが好ましい。図１は、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面にイオン化堆積法により酸化膜１６を形成する例を示し、図２は、第２基板２０の表面にイオン化堆積法により酸化膜１８を形成する例を示す。以下では、イオン化堆積法について説明する。
イオン化堆積法では、第１基板１０を加熱しつつ、第１基板１０上に形成されたシリコンエピタキシャル層１４の表面に、及び／又は、第２基板２０を加熱しつつ、第２基板２０の表面に、イオン化したケイ素および酸素を加速、照射することにより、酸化膜１６，１８を堆積させる。この方法では、イオン化された元素の加速エネルギーと加熱された基板の熱的エネルギーとを合せることにより、エピタキシャル層または基板に酸化膜を堆積させるので、イオン化された元素の加速エネルギーのみで酸化膜を堆積させるプラズマ堆積法や、熱的エネルギーのみで酸化膜を堆積させるＣＶＤ法に比べて、緻密で膜質の良い酸化膜を形成することができる。
ここで、公知の熱酸化法によれば、例えば図３に示すように、第２基板２０の酸化膜１８との界面近傍に、正電荷にチャージした固定電荷層２４が発生し、シリコンエピタキシャル層１４と酸化膜１８との界面近傍のシリコンエピタキシャル層１４（活性層領域）の抵抗を変動させてしまう。一方、イオン化堆積法によればこの固定電荷層２４が発生しない。そのため、イオン化堆積法によれば固定電荷層に起因する活性層２２の深さ方向の抵抗変動が抑制されたより高品質のＳＯＩウェーハを得ることができる。また、熱酸化法では、酸化膜の品質を高めるために基板温度を９００℃よりも高温にする必要があるのに対して、イオン化堆積法では、基板温度を後述するように５００℃以上９００℃以下という低温にすることができる。そのため、図１のように第１基板１０上に形成されたシリコンエピタキシャル層１４上にのみイオン化堆積法によって酸化膜１６を形成する場合においては、導電性制御用不純物（例えば、ｐ型の場合はIII族、ｎ型の場合はＶ族元素）が、第１基板１０の表面から深さ１００ｎｍ以上に外方拡散するのを抑制することができる。さらに、熱酸化法では５〜１０μｍの酸化膜を形成するのに１ヶ月以上要するのに対し、イオン化堆積法では、同様の厚さの酸化膜を形成するのに３時間程度しか要しないため、格段に成膜速度が速い。そのため、厚い酸化膜を形成する場合には、生産性の観点からイオン化堆積法を用いることが特に有効である。
以下では、イオン化堆積法を実現する装置の一形態を、図４を参照して説明する。プラズマイオン照射装置４０は、プラズマチャンバ４１と、ガス導入口４２と、真空ポンプ４３と、パルス電圧印加装置４４と、ウェーハ固定台４５と、ヒーター４６とを有する。
まず、プラズマチャンバ４１内のウェーハ固定台４５に第１基板１０および／または第２基板２０を載置、固定する。次に、真空ポンプ４３によりプラズマチャンバ４１内を減圧し、ついで、ガス導入口４２からプラズマチャンバ４１内に原料ガスを導入する。続いて、ウェーハ固定台４５をヒーター４６により温めた後、パルス電圧印加装置４４によりウェーハ固定台４５（及び基板１０，２０）に負電圧をパルス状に印加する。これにより、ケイ素および酸素を含む原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを基板１０，２０に向けて加速、照射することができる。照射されたケイ素イオンと酸素イオンが第１基板１０上に形成されたシリコンエピタキシャル層１４および／または第２基板２０上で反応して、酸化膜が堆積する。
原料ガスは、ケイ素源としてモノシラン、ジクロロシラン、トリクロロシラン、トリメチルシラン、四塩化シリコン等の１種又は２種以上を用いることができ、酸素源として酸素を用いることができる。
プラズマチャンバ４１内のチャンバー圧力は１００Ｐａ以下とする。１００Ｐａを超えると、プラズマが安定せずにプラズマ状態を維持できないためである。
ここで、基板１０，２０に印加するパルス電圧は、基板表面に対するケイ素と酸素の加速エネルギーが１０ｅＶ以上１ｋｅＶ以下となるように設定する。これは、当該加速エネルギーが１０ｅＶ未満の場合には、ケイ素と酸素の結合エネルギーが不十分となり、酸化膜が形成できなくなるおそれがあるからである。一方、当該加速エネルギーが１ｋｅＶを超えると、ケイ素や酸素が基板表面から内部側へ注入され、酸化膜を形成できなくなるからである。
パルス電圧の周波数は、基板１０，２０にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上５０ｋＨｚ以下とすることが好ましい。ここで、１０Ｈｚ以上とすることにより、イオン照射ばらつきを吸収でき、イオン照射量が安定する。また、５０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、基板１０，２０にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上とすることにより、安定してイオンを基板１０，２０に照射できる。また、１０ｍ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
イオンの加速エネルギーは、主に印加電圧で制御する。また、補足制御として、ウェーハとパルス印加装置との間の抵抗（固定台の抵抗、固定台からパルス印加装置との間の抵抗）を調整したり、電圧を印加するタイミングを調整したりすることで、プラズマ領域とウェーハとの距離を調整する。
ここで、イオン化堆積法では、第１基板１０および第２基板２０の少なくとも一方の基板の温度を５００℃以上９００℃以下とすることが好ましい。一般的に、ＣＶＤ法により酸化膜を形成する場合、基板温度は１００℃〜３００℃程度の低温であるため、熱酸化法に比べて緻密な酸化膜が得られ難く、接合熱処理時に酸化膜質の劣化や膜剥れが生じやすいという問題がある。これに対して、イオン化堆積法では、基板温度を５００℃以上とすることで、緻密で膜質の良い酸化膜を形成することができる。そのため、酸化膜の耐圧特性を向上させることができる。具体的には、判定電流を１×１０−４Ａ／ｃｍ２とした条件でのＴＺＤＢ測定の結果を８ＭＶ／ｃｍ２以上とすることができる。また、基板温度を９００℃以下とすることにより、第１基板１０およびシリコンエピタキシャル層１４中のドーパントが酸化膜１６，１８に拡散して、シリコンエピタキシャル層１４と酸化膜１６，１８との界面近傍においてドーパント濃度が低下するのを抑制できる。
（第４工程：重ね合せ）
第４工程では、図１〜図３に示すように、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１６，１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。
第４工程では、図１〜図３に示すように、第１基板１０と第２基板２０との間に固溶層１２、シリコンエピタキシャル層１４、および酸化膜１６，１８が位置するように、第１基板１０と第２基板２０とを重ね合わせて、重ね合せ基板２８を形成する。
（第５工程：接合熱処理による貼り合わせ）
第５工程では、図１〜図３に示すように、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。接合熱処理を施すことにより、接合強度に優れたＳＯＩウェーハを得ることができる。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、基板温度を４００℃以上１２００℃以下として、１０分以上６時間以下の条件下で行うことが好ましい。基板温度を４００℃以上とすることで、十分な接合強度が得られ、基板温度を１２００℃以下とすることで、スリップの発生が抑制される。
第５工程では、図１〜図３に示すように、重ね合せ基板２８に接合熱処理を施し、重ね合せ基板２８を構成する第１基板１０と第２基板２０とを貼り合わせて、貼合せ基板３０を形成する。接合熱処理を施すことにより、接合強度に優れたＳＯＩウェーハを得ることができる。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、基板温度を４００℃以上１２００℃以下として、１０分以上６時間以下の条件下で行うことが好ましい。基板温度を４００℃以上とすることで、十分な接合強度が得られ、基板温度を１２００℃以下とすることで、スリップの発生が抑制される。
後に活性層２２となるシリコンエピタキシャル層１４中のドーパントが酸化膜１６，１８側に拡散すると、後に活性層２２となるシリコンエピタキシャル層１４の深さ方向の抵抗変動が生じる。これを抑制する観点から、基板温度を９００℃以下とすることがより好ましい。また、固溶層１２を形成するために注入する軽元素イオンのドーズ量によっては、接合熱処理による熱拡散によって固溶層１２に酸素ドナーが過剰に発生してしまい、抵抗変動が生じるおそれがある。従って、この酸素ドナーを消滅させる観点からは、基板温度を６５０℃以上とすることがより好ましい。
貼合せ強度を高める観点から、第５工程（接合熱処理による貼り合わせ）の前に、シリコンエピタキシャル層１４または酸化膜１６，１８の表面を鏡面研磨することが好ましい。
（第６工程：貼合せ基板の薄膜化）
第６工程では、図１〜図３に示すように、第５工程後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して所望厚みの活性層２２を有するＳＯＩウェーハを得る。固溶層１２では、軽元素イオンの注入によりドーパントが弾き飛ばされているため、固溶層１２は、第１基板１０中のその他の結晶領域に比べて高抵抗となっている。従って、貼合せ基板３０を薄膜化する過程において、固溶層１２を抵抗変動層として検出する、すなわち、貼合せ基板３０の深さ方向の抵抗変動を捉えることにより、貼合せ基板３０をどの程度薄膜化したのかを特定することができる。これにより所望厚みの活性層２２を有するＳＯＩウェーハを得ることができる。所望厚みとしては１０ｎｍ以上３０μｍ以下であれば特に限定されないが、１μｍ以上１０μｍ以下とすることがより好ましい。以下では、本発明における薄膜化処理の方法の一例を説明する。
第６工程では、図１〜図３に示すように、第５工程後、固溶層１２を抵抗変動層として検出しつつ、貼合せ基板３０を第１基板１０側から薄膜化して所望厚みの活性層２２を有するＳＯＩウェーハを得る。固溶層１２では、軽元素イオンの注入によりドーパントが弾き飛ばされているため、固溶層１２は、第１基板１０中のその他の結晶領域に比べて高抵抗となっている。従って、貼合せ基板３０を薄膜化する過程において、固溶層１２を抵抗変動層として検出する、すなわち、貼合せ基板３０の深さ方向の抵抗変動を捉えることにより、貼合せ基板３０をどの程度薄膜化したのかを特定することができる。これにより所望厚みの活性層２２を有するＳＯＩウェーハを得ることができる。所望厚みとしては１０ｎｍ以上３０μｍ以下であれば特に限定されないが、１μｍ以上１０μｍ以下とすることがより好ましい。以下では、本発明における薄膜化処理の方法の一例を説明する。
まず、砥石や研削定盤に貼合せ基板３０を接触させて、固溶層１２が露出する手前まで貼合せ基板３０を構成する第１基板１０を機械的に研削する。ここで、固溶層１２が露出する手前で研削を止めることにより、シリコンエピタキシャル層１４は研削によるダメージを受けない。次に、固溶層１２を抵抗変動層として検出しつつ、少なくともシリコンエピタキシャル層１４の表面が露出するまで、第１基板１０および固溶層１２を研磨する。この研磨には、例えば公知の抵抗モニターを搭載した化学機械研磨(CMP(chemical mechanical polishing))装置を用いることができる。この方法によれば、固溶層１２における抵抗変動をモニターすることによって固溶層１２の層厚の変化がわかるので、固溶層１２をより正確に除去することができる。
ここで、貼合せ基板３０を薄膜化する過程において、貼合せ基板３０の貼合せ面での接合を強化する追加の熱処理を行ってもよい。追加の熱処理は固溶層１２を除去した後に行うことが好ましい。固溶層を除去することによりウェーハの層厚が薄くなるので、ウェーハの反りや、これに起因するスリップや転位の発生が抑制される。追加の熱処理は、酸素含有雰囲気中において、基板温度を１０００℃以上１２００℃以下として、１分以上２時間以下の条件下で行うことが好ましい。基板温度を１０００℃以上とすることにより、貼合せ面において十分な接合強度を得ることができ、基板温度を１２００℃以下とすることにより、基板周辺におけるスリップの発生を抑制することができる。
追加の熱処理を施すことにより、シリコンエピタキシャル層１４の表層部では熱処理炉内の不純物が拡散するおそれがある。そこで、不純物が拡散した領域を除去するために、シリコンエピタキシャル層１４をさらに研磨してもよい。また、追加の熱処理を施すか否かにかかわらず、シリコンエピタキシャル層１４の抵抗が、第１基板１０および第２基板２０の少なくとも一方の基板の抵抗よりも高いＳＯＩウェーハを製造する場合は、第１基板１０および第２基板２０の少なくとも一方の基板からシリコンエピタキシャル層１４にドーパントが拡散することにより、シリコンエピタキシャル層１４には遷移領域が形成される。そこで、シリコンエピタキシャル層１４をさらに研磨して、この遷移領域を除去してもよい。なお、上記の研磨工程では、公知または任意の研磨法を好適に用いることができ、具体的には鏡面研磨法が挙げられる。
（第１基板）
第１基板１０には、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物を添加して、ｎ型またはｐ型としてもよい。さらに、第１基板１０の固溶層１２上にシリコンエピタキシャル層１４を形成するため、バルクシリコン基板としては、低酸素（９×１０１７atoms／cm３以下）のシリコンウェーハを使用することが好ましい。エピタキシャル成長時の高温熱処理により、バルクシリコン基板中の酸素がエピタキシャル層に拡散するのを抑制できるからである。
第１基板１０には、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハには、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物を添加して、ｎ型またはｐ型としてもよい。さらに、第１基板１０の固溶層１２上にシリコンエピタキシャル層１４を形成するため、バルクシリコン基板としては、低酸素（９×１０１７atoms／cm３以下）のシリコンウェーハを使用することが好ましい。エピタキシャル成長時の高温熱処理により、バルクシリコン基板中の酸素がエピタキシャル層に拡散するのを抑制できるからである。
（第２基板）
第２基板２０には、第１基板１０と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。また、低酸素（７×１０１７atoms／cm３以下）のシリコンウェーハ、かつ／または、高抵抗シリコンウェーハ（１０００Ω・ｃｍ以上）を使用することが好ましい。
第２基板２０には、第１基板１０と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。また、低酸素（７×１０１７atoms／cm３以下）のシリコンウェーハ、かつ／または、高抵抗シリコンウェーハ（１０００Ω・ｃｍ以上）を使用することが好ましい。
なお、本発明の第４の実施形態として、イオン化堆積法による酸化膜の形成を、シリコンエピタキシャル層の表面と第２基板の表面の両方に行うことができる。ここで、熱酸化法では、５〜１０μｍの酸化膜を形成するのに一ヶ月以上要するのに対し、イオン化堆積法では、同様の厚さの酸化膜を形成するのに３時間程度しか要しないため、格段に成膜速度が速い。よって、厚い酸化膜を短時間で得るという観点からは、シリコンエピタキシャル層の表面と第２基板の表面との両方にイオン化堆積法により酸化膜を形成することが好ましい。
また、上記の第１から第４の実施形態のいずれにおいても、第５工程における接合熱処理により第１基板１０と第２基板２０とを貼り合せているため、第１基板１０と第２基板２０との接合を強化するための追加の熱処理を行わなくても良い。
（実験１）
まず、実験１では、以下に説明する方法に従って、発明例１〜３及び比較例１，２のＳＯＩウェーハを製造し、ウェーハの抵抗率を測定した。
まず、実験１では、以下に説明する方法に従って、発明例１〜３及び比較例１，２のＳＯＩウェーハを製造し、ウェーハの抵抗率を測定した。
（発明例１〜３）
まず、第１基板としては、ドーパントであるリンの濃度が４．９×１０１５atoms／cm３である単結晶シリコンウェーハを用意した。第２基板としては、ドーパントであるリンの濃度が４．２×１０１２atoms／cm３である単結晶シリコンウェーハを用意した。
まず、第１基板としては、ドーパントであるリンの濃度が４．９×１０１５atoms／cm３である単結晶シリコンウェーハを用意した。第２基板としては、ドーパントであるリンの濃度が４．２×１０１２atoms／cm３である単結晶シリコンウェーハを用意した。
続いて、Ｈのモノマーイオンを、発明例１〜３においてそれぞれ加速電圧を１７ｋｅＶ、ドーズ量を発明例１では８．０×１０１５atoms／cm２、発明例２では１．６×１０１６atoms／cm２、発明例３では２．４×１０１６atoms／cm２として、第１基板の主表面から注入し、第１基板の表層部に固溶層を形成した。
続いて、第１基板を枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、第１基板の前記主表面上にシリコンエピタキシャル層（厚さ：６μｍ、ドーパント：リン、ドーパント濃度：８．９×１０１４atoms／cm３）をエピタキシャル成長させ、シリコンエピタキシャル層を形成した。
続いて、イオン化堆積法で、基板温度を５００℃として、第２基板の表面に厚みが５μｍの酸化膜を形成した。なお、プラズマ条件については、トリメチルシラン５０ｓｃｃｍ、酸素２００ｓｃｃｍ、チャンバー圧力１０Ｐａ、加速エネルギー１５０ｅＶ、周波数２５ｋＨｚ、パルス幅１．５×１０−３秒とした。
続いて、第１基板と第２基板との間に、固溶層、シリコンエピタキシャル層、および酸化膜が位置するように、第１基板と第２基板とを重ね合せた後に、接合熱処理によって第１基板と第２基板とを貼り合わせ、貼合せ基板を得た。接合熱処理の条件は、酸素雰囲気中で、基板温度を８００℃として２時間とした。
続いて、貼合せ基板を第１基板側から、固溶層の表面が露出する手前まで貼合せ基板を研削し、その後、抵抗モニターを搭載した化学機械研磨装置を用いて固溶層を抵抗変動層として検出しつつ、貼合せ基板を構成する第１基板を研磨して、固溶層を除去した。
続いて、追加の熱処理によって上記貼合せ面での接合を強化した。追加の熱処理条件は、酸素雰囲気中で、基板温度を１１００℃として１時間とした。
続いて、シリコンエピタキシャル層に研磨処理を施して、シリコンエピタキシャル層を薄膜化し、厚さ６μｍのシリコンエピタキシャル層からなる活性層を有するＳＯＩウェーハを得た。
（比較例１，２）
比較例１では、第１工程において注入するイオンをボロンとし、ドーズ量を１．０×１０１４atoms／cm２、注入エネルギーを６０ｋｅＶとした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハを得た。また、比較例２では、第１工程において注入するイオンをリンとし、ドーズ量を１．０×１０１４atoms／cm２、注入エネルギーを６０ｋｅＶとした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハを得た。
比較例１では、第１工程において注入するイオンをボロンとし、ドーズ量を１．０×１０１４atoms／cm２、注入エネルギーを６０ｋｅＶとした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハを得た。また、比較例２では、第１工程において注入するイオンをリンとし、ドーズ量を１．０×１０１４atoms／cm２、注入エネルギーを６０ｋｅＶとした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハを得た。
（評価方法および評価結果の説明）
第１基板の前記主表面上にシリコンエピタキシャル層を形成した状態において、比較例１，２および発明例１〜３によるウェーハの抵抗率を広がり抵抗法（Spread Resistance Profiling：SR法）により測定した。図５（Ａ）〜（Ｃ）に、発明例１〜３の測定結果を示す。また、図６（Ａ）,（Ｂ）に比較例１，２の結果を示す。まず、ボロンを注入した比較例１では、図６（Ａ）に示すように、深さ２μｍおよび１０μｍ近傍でｐｎ接合が形成され、抵抗率が急峻に変動した。また、リンを注入した比較例２では、図６（Ｂ）に示すように、リンを注入した領域近傍、すなわちシリコンエピタキシャル層と第１基板との間（深さ５μｍ〜８μｍ）の抵抗率が低抵抗側へシフトした。これは、この領域においてドーパントであるリンが高濃度で存在することを示している。このドーパントは、熱により拡散し、深さ０μｍ〜６μｍの領域に存在するシリコンエピタキシャル層において抵抗変動を生じさせる。従って、比較例１，２では、後に活性層となるシリコンエピタキシャル層における抵抗変動を抑制することができていないことがわかる。これに対して、本発明例１〜３は、図５（Ａ）〜（Ｃ）に示すように、注入するＨのモノマーイオンのドーズ量を増加させるにつれて、深さ６μｍ〜９μｍに位置する固溶層における抵抗率が増加したが、後に活性層となるシリコンエピタキシャル層の抵抗率は、注入するＨのモノマーイオンの濃度に依らず深さ方向でほぼ一定であった。すなわち、本発明では、この高抵抗な固溶層を抵抗変動層として検出することができ、また、活性層における深さ方向の抵抗変動を抑制することができることがわかる。
第１基板の前記主表面上にシリコンエピタキシャル層を形成した状態において、比較例１，２および発明例１〜３によるウェーハの抵抗率を広がり抵抗法（Spread Resistance Profiling：SR法）により測定した。図５（Ａ）〜（Ｃ）に、発明例１〜３の測定結果を示す。また、図６（Ａ）,（Ｂ）に比較例１，２の結果を示す。まず、ボロンを注入した比較例１では、図６（Ａ）に示すように、深さ２μｍおよび１０μｍ近傍でｐｎ接合が形成され、抵抗率が急峻に変動した。また、リンを注入した比較例２では、図６（Ｂ）に示すように、リンを注入した領域近傍、すなわちシリコンエピタキシャル層と第１基板との間（深さ５μｍ〜８μｍ）の抵抗率が低抵抗側へシフトした。これは、この領域においてドーパントであるリンが高濃度で存在することを示している。このドーパントは、熱により拡散し、深さ０μｍ〜６μｍの領域に存在するシリコンエピタキシャル層において抵抗変動を生じさせる。従って、比較例１，２では、後に活性層となるシリコンエピタキシャル層における抵抗変動を抑制することができていないことがわかる。これに対して、本発明例１〜３は、図５（Ａ）〜（Ｃ）に示すように、注入するＨのモノマーイオンのドーズ量を増加させるにつれて、深さ６μｍ〜９μｍに位置する固溶層における抵抗率が増加したが、後に活性層となるシリコンエピタキシャル層の抵抗率は、注入するＨのモノマーイオンの濃度に依らず深さ方向でほぼ一定であった。すなわち、本発明では、この高抵抗な固溶層を抵抗変動層として検出することができ、また、活性層における深さ方向の抵抗変動を抑制することができることがわかる。
（実験２）
次に、実験２では、以下に説明する方法に従って、比較例３，４のＳＯＩウェーハの製造を試み、発明例１〜３及び比較例３，４について、ＳＯＩウェーハ中の結晶欠陥を測定した。
次に、実験２では、以下に説明する方法に従って、比較例３，４のＳＯＩウェーハの製造を試み、発明例１〜３及び比較例３，４について、ＳＯＩウェーハ中の結晶欠陥を測定した。
（比較例３，４）
比較例３では、第１工程において注入するＨのモノマーイオンのドーズ量を５．０×１０１６atoms／cm２とした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハの製造を試みた。また、比較例４では、第１工程において注入するＨのモノマーイオンのドーズ量を１．０×１０１７atoms／cm２とした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハの製造を試みた。なお、比較例３及び比較例４のいずれにおいても、後述するようにシリコンエピタキシャル層を形成することができなかった。
比較例３では、第１工程において注入するＨのモノマーイオンのドーズ量を５．０×１０１６atoms／cm２とした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハの製造を試みた。また、比較例４では、第１工程において注入するＨのモノマーイオンのドーズ量を１．０×１０１７atoms／cm２とした以外は、発明例１〜３と同様の製造方法でＳＯＩウェーハの製造を試みた。なお、比較例３及び比較例４のいずれにおいても、後述するようにシリコンエピタキシャル層を形成することができなかった。
（評価方法および評価結果）
活性層におけるＬＰＤ（輝点欠陥：Light point defect）の個数を以下の方法で評価した。表面欠陥検査装置（KLA-Tencor社製：Surfscan SP-2）を用いてＤＷＯモード（Dark Field Wide Obliqueモード：暗視野・ワイド・斜め入射モード）で活性層の表面を観察評価し、サイズ（直径）が０．２μｍ以上のＬＰＤの発生状況を調べた。表１に示すように、Ｈのモノマーイオンを高ドーズ量で注入した比較例３，４では、イオンを注入した基板の表面において膨れや剥がれが発生し、その後シリコンエピタキシャル層を形成することができなかった。一方で、発明例１〜３では、Ｈのモノマーイオンを低ドーズ量で注入しているため、活性層における結晶欠陥が少なかった。
活性層におけるＬＰＤ（輝点欠陥：Light point defect）の個数を以下の方法で評価した。表面欠陥検査装置（KLA-Tencor社製：Surfscan SP-2）を用いてＤＷＯモード（Dark Field Wide Obliqueモード：暗視野・ワイド・斜め入射モード）で活性層の表面を観察評価し、サイズ（直径）が０．２μｍ以上のＬＰＤの発生状況を調べた。表１に示すように、Ｈのモノマーイオンを高ドーズ量で注入した比較例３，４では、イオンを注入した基板の表面において膨れや剥がれが発生し、その後シリコンエピタキシャル層を形成することができなかった。一方で、発明例１〜３では、Ｈのモノマーイオンを低ドーズ量で注入しているため、活性層における結晶欠陥が少なかった。
本発明によれば、活性層となるシリコンエピタキシャル層における深さ方向の抵抗変動および結晶欠陥が少ないＳＯＩウェーハを得ることが可能な、ＳＯＩウェーハの製造方法を提供することができる。
１０ 第１基板
１２ 固溶層
１４ シリコンエピタキシャル層
１６ 酸化膜
１８ 酸化膜
２０ 第２基板
２２ 活性層
２４ 固定電荷層
２８ 重ね合せ基板
３０ 貼合せ基板
１００，２００，３００ ＳＯＩウェーハ
４０ プラズマイオン照射装置
４１ プラズマチャンバ
４２ ガス導入口
４３ 真空ポンプ
４４ パルス電圧印加装置
４５ ウェーハ固定台
４６ ヒーター
１２ 固溶層
１４ シリコンエピタキシャル層
１６ 酸化膜
１８ 酸化膜
２０ 第２基板
２２ 活性層
２４ 固定電荷層
２８ 重ね合せ基板
３０ 貼合せ基板
１００，２００，３００ ＳＯＩウェーハ
４０ プラズマイオン照射装置
４１ プラズマチャンバ
４２ ガス導入口
４３ 真空ポンプ
４４ パルス電圧印加装置
４５ ウェーハ固定台
４６ ヒーター
Claims (9)
- シリコン単結晶からなる第１基板の主表面から軽元素イオンを注入して、前記第１基板の表層部に前記軽元素イオンが固溶した固溶層を形成する第１工程と、
前記第１基板の前記主表面上にシリコンエピタキシャル層を形成する第２工程と、
前記第１基板上に形成された前記シリコンエピタキシャル層、およびシリコン単結晶からなる第２基板の少なくとも一方の表面に酸化膜を形成する第３工程と、
前記第１基板と前記第２基板との間に前記固溶層、前記シリコンエピタキシャル層、および前記酸化膜が位置するように、前記第１基板と前記第２基板とを重ね合わせて、重ね合せ基板を形成する第４工程と、
前記重ね合せ基板に接合熱処理を施し、前記重ね合せ基板を構成する第１基板と第２基板とを貼り合わせて、貼合せ基板を形成する第５工程と、
前記第５工程後、前記固溶層を抵抗変動層として検出しつつ、前記貼合せ基板を前記第１基板側から薄膜化して、所望厚みの活性層を有するＳＯＩウェーハを得る第６工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。 - 前記軽元素イオンが、ＨおよびＨｅから選択される少なくとも一種である、請求項１に記載のＳＯＩウェーハの製造方法。
- 前記軽元素イオンのドーズ量が１×１０１６atoms／cm２以上３×１０１６atoms／cm２以下である、請求項１または２に記載のＳＯＩウェーハの製造方法。
- 前記第３工程では、前記第１基板を加熱しつつ、前記第１基板上に形成された前記シリコンエピタキシャル層の表面に、及び／又は、前記第２基板を加熱しつつ、前記第２基板の表面に、イオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させる、請求項１〜３のいずれか一項に記載のＳＯＩウェーハの製造方法。
- 前記第３工程で、前記第１基板および前記第２基板の少なくとも一方の基板の温度を５００℃〜９００℃とする、請求項４に記載のＳＯＩウェーハの製造方法。
- 前記第３工程で、前記第１基板の前記シリコンエピタキシャル層上にのみ前記酸化膜を形成する、請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。
- 前記第３工程で、前記第２基板上にのみ前記酸化膜を形成する、請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。
- 前記第３工程で、前記第１基板上に形成された前記シリコンエピタキシャル層および前記第２基板の両方に前記酸化膜を形成する、請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。
- 前記第６工程で、前記貼合せ基板を薄膜化する過程において、前記貼合せ面での接合を強化する追加の熱処理を行うことを特徴とする、請求項１〜８のいずれか一項に記載のＳＯＩウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016109039A JP6485406B2 (ja) | 2016-05-31 | 2016-05-31 | Ｓｏｉウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016109039A JP6485406B2 (ja) | 2016-05-31 | 2016-05-31 | Ｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017216356A JP2017216356A (ja) | 2017-12-07 |
| JP6485406B2 true JP6485406B2 (ja) | 2019-03-20 |
Family
ID=60575791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016109039A Active JP6485406B2 (ja) | 2016-05-31 | 2016-05-31 | Ｓｏｉウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6485406B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020208985A1 (ja) * | 2019-04-08 | 2020-10-15 | 株式会社村田製作所 | 接合基板の製造方法 |
| JP7202992B2 (ja) * | 2019-09-12 | 2023-01-12 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276409B2 (ja) * | 1992-08-11 | 2002-04-22 | 富士通株式会社 | 半導体ウェハの研磨方法および研磨装置 |
| JPH09121052A (ja) * | 1995-08-21 | 1997-05-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2001244262A (ja) * | 2000-03-02 | 2001-09-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP4147577B2 (ja) * | 2002-07-18 | 2008-09-10 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP2004055750A (ja) * | 2002-07-18 | 2004-02-19 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JP6057534B2 (ja) * | 2012-04-18 | 2017-01-11 | 住重試験検査株式会社 | 半導体装置の製造方法 |
| JP6442818B2 (ja) * | 2013-09-04 | 2018-12-26 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
| JP6516957B2 (ja) * | 2013-09-04 | 2019-05-22 | 株式会社Sumco | エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法 |
| JP2016058724A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社荏原製作所 | 処理モジュール、処理装置、及び、処理方法 |
| JP6471650B2 (ja) * | 2015-08-27 | 2019-02-20 | 株式会社Sumco | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
-
2016
- 2016-05-31 JP JP2016109039A patent/JP6485406B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017216356A (ja) | 2017-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
| KR102082191B1 (ko) | 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 | |
| KR20110042009A (ko) | 반도체장치 및 그 제조방법 | |
| WO2007125771A1 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP6485406B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP6471650B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP6614066B2 (ja) | シリコン接合ウェーハの製造方法 | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP6604300B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6597493B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6913729B2 (ja) | ｐｎ接合シリコンウェーハ | |
| JP6680378B2 (ja) | Ｓｏｉウェーハ | |
| JP2015035467A (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
| US10115587B2 (en) | Method of manufacturing semiconductor device | |
| JP2018049997A (ja) | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ | |
| JP6673183B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| US10170357B2 (en) | SOI wafer manufacturing process and SOI wafer | |
| JP2020004989A (ja) | シリコン接合ウェーハ | |
| CN112514036A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| JP7380179B2 (ja) | 多層ｓｏｉウェーハ及びその製造方法並びにｘ線検出センサ | |
| CN107180756B (zh) | pn接合硅晶片的制造方法 | |
| JP2017216411A (ja) | 接合ウェーハの製造方法および接合ウェーハ | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ | |
| TW202226332A (zh) | Soi晶圓之製造方法及soi晶圓 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6485406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |