JP2017216411A - 接合ウェーハの製造方法および接合ウェーハ - Google Patents

接合ウェーハの製造方法および接合ウェーハ Download PDF

Info

Publication number
JP2017216411A
JP2017216411A JP2016110637A JP2016110637A JP2017216411A JP 2017216411 A JP2017216411 A JP 2017216411A JP 2016110637 A JP2016110637 A JP 2016110637A JP 2016110637 A JP2016110637 A JP 2016110637A JP 2017216411 A JP2017216411 A JP 2017216411A
Authority
JP
Japan
Prior art keywords
wafer
active layer
support substrate
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016110637A
Other languages
English (en)
Other versions
JP6540607B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016110637A priority Critical patent/JP6540607B2/ja
Publication of JP2017216411A publication Critical patent/JP2017216411A/ja
Application granted granted Critical
Publication of JP6540607B2 publication Critical patent/JP6540607B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】任意の深さ位置にゲッタリングサイトを形成することのできる接合ウェーハの製造方法および接合ウェーハを提供する。【解決手段】真空常温下にて、活性層用ウェーハの貼合せ面および支持基板用ウェーハの貼合せ面の活性化処理を施す活性化処理工程と、該活性化処理工程に引き続き、真空常温下にて、前記活性層用ウェーハの貼合せ面および前記支持基板用ウェーハの貼合せ面を互いに接触させることで前記活性層用ウェーハと、前記支持基板用ウェーハとを貼合せる貼合せ工程と、を含み、前記貼合せ工程において、前記活性層用ウェーハと前記支持基板用ウェーハとの界面にミスフィット転位が形成されるように前記貼合せを行うことを特徴とする接合ウェーハの製造方法。【選択図】図1

Description

本発明は、接合ウェーハの製造方法および接合ウェーハに関する。
半導体ウェーハ製造プロセスやデバイス形成プロセスにおいて、デバイスの基板となる半導体ウェーハ中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そのため、従来、代表的な基板であるシリコンウェーハの表面において、デバイスを形成する領域であるデバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法によりゲッタリング能力を付与してきた。
ゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法(Intrinsic Gettering method、IG法)、およびシリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとしたりする、エクストリンシック・ゲッタリング法(Extrinsic Gettering method、EG法)がある。
しかし近年、デバイス形成プロセスの低温化およびシリコンウェーハの大口径化により、シリコンウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、IG法については、製造プロセス温度の低温化により、シリコンウェーハ内部に酸素析出物を形成させることが困難となっている。
また、EG法については、300mm以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、シリコンウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成したりできない状況にある。
シリコンウェーハに十分なゲッタリング能力を付与できない場合、拡散速度の非常に遅い金属、例えばチタン(Ti)、モリブデン(Mo)、タングステン(W)がウェーハ表面に付着すると、上記デバイス形成プロセスの低温化のためにデバイス形成領域から十分に離れることができなくなり、デバイス特性不良(例えば、固体撮像素子の場合では白傷不良)が発生する。そのため、こうした拡散速度が遅い金属を捕獲できるよう、デバイス形成領域の直下にゲッタリング層を形成することが必要となる。
例えば、エクストリンシック・ゲッタリング法として、単結晶シリコンウェーハの裏面を砥粒と研摩布で研摩することにより、該裏面に歪層を形成する単結晶シリコンウェーハの歪付け方法が特許文献1に開示されている。
また、本願出願人が提案する特許文献2では、クラスターイオンを半導体ウェーハの表面に照射することにより、1原子当たりの加速電圧を小さくした状態でクラスターイオンの構成元素を半導体ウェーハ内に導入して改質層を形成し、該改質層表面にエピタキシャル層を形成した半導体エピタキシャルウェーハが開示されている。特許文献2に記載の技術により、デバイス形成領域となるエピタキシャル層の直下近傍に、強力なゲッタリング能力を有するゲッタリング層を形成することができる。
特開平07−321119 国際公開第2012/157162号公報
しかしながら、特許文献1に記載されるような歪付け方法では、歪層の位置がシリコンウェーハの裏面に制限されてしまう。デバイス形成領域から比較的遠い位置にゲッタリング層を形成すると、近年のデバイス形成プロセスの低温化により、拡散速度の遅い重金属がデバイス形成領域から離れることができず、重金属をゲッタリング層に捕獲できない懸念がある。
また、特許文献2に開示される方法により、強力なゲッタリング能力を有するゲッタリング層を形成することができるものの、エピタキシャル層の形成が前提となるため、エピタキシャル層のないバルクのシリコンウェーハには適用できない。
本発明者は、近年着目されつつある真空常温接合技術を用いて、活性層用ウェーハおよび支持基板用ウェーハを貼合せた接合ウェーハの界面にゲッタリングサイトを導入することを新たな課題として検討した。この接合ウェーハの活性層用ウェーハを研削および研磨すれば、デバイス活性層領域からの任意の深さ位置にゲッタリングサイトを形成することができる。
そこで、本発明者は、真空常温接合技術を用いた接合ウェーハにおいて、特許文献1に開示されるような歪層を接合界面とすることを一旦想起し、当該接合界面をゲッタリングサイトとすることを検討した。しかしながら、このような歪層では接合することができない。
そこで、本発明は、任意の深さ位置にゲッタリングサイトを形成することのできる接合ウェーハの製造方法および接合ウェーハの提供を目的とする。
本発明者は、上記課題を解決する方途について鋭意検討した。そして、予めゲッタリングサイトを形成しておくのではなく、貼合せ工程において活性層用ウェーハと支持基板用ウェーハとの界面にミスフィット転位が形成されるように貼合せを行うことを本発明者は想起し、当該界面が有効なゲッタリングサイトとなることを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下の通りである。
(1)シリコンからなる活性層用ウェーハの貼合せ面と、シリコンからなる支持基板用ウェーハの貼合せ面とを直接貼合せた接合ウェーハの製造方法であって、真空常温下にて、前記活性層用ウェーハの貼合せ面および前記支持基板用ウェーハの貼合せ面の活性化処理を施す活性化処理工程と、該活性化処理工程に引き続き、真空常温下にて、前記活性層用ウェーハの貼合せ面および前記支持基板用ウェーハの貼合せ面を互いに接触させることで前記活性層用ウェーハと、前記支持基板用ウェーハとを貼合せる貼合せ工程と、を含み、前記貼合せ工程において、前記活性層用ウェーハと前記支持基板用ウェーハとの界面にミスフィット転位が形成されるように前記貼合せを行うことを特徴とする接合ウェーハの製造方法。
なお、以下、本明細書において、上記活性化処理工程及びそれに引き続く貼合せ工程による貼合せ方法を「真空常温接合法」と称する。
(2)前記活性層用ウェーハおよび前記支持基板用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、前記貼合せ工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で、前記貼合せを行う、前記(1)に記載の接合ウェーハの製造方法。
(3)前記切り欠き部はノッチまたはオリエンテーションフラットである、前記(2)に記載の接合ウェーハの製造方法。
(4)前記活性層用ウェーハの貼合せ面と、前記支持基板用ウェーハの貼合せ面の面方位が互いに異なる、前記(1)に記載の接合ウェーハの製造方法。
(5)前記活性層用ウェーハは、シリコンウェーハと、該シリコンウェーハの表面に設けられたエピタキシャルシリコン層とを有し、前記活性層用ウェーハの前記貼合せ面は、前記エピタキシャルシリコン層の表面である、前記(1)〜(4)のいずれかに記載の接合ウェーハの製造方法。
(6)前記活性層用ウェーハの前記エピタキシャルシリコン層の反対側から、前記活性層用ウェーハを研削および研磨し、前記エピタキシャルシリコン層を露出させる工程をさらに有する、前記(5)に記載の接合ウェーハの製造方法。
(7)前記研削および研磨は、前記エピタキシャルシリコン層の研削および研磨を含む、前記(6)に記載の接合ウェーハの製造方法。
(8)前記活性化処理は、前記貼合せ面に、イオン化させた中性元素を衝突させてスパッタリングする処理である、前記(1)〜(7)のいずれかに記載の接合ウェーハの製造方法。
(9)前記中性元素は、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも1種である、前記(8)に記載の接合ウェーハの製造方法。
(10)前記活性化処理は、プラズマエッチング処理である、前記(1)〜(7)のいずれかに記載の接合ウェーハの製造方法。
(11)前記両貼合せ面に形成されるアモルファス層の厚みが2nm以上となるように前記活性化処理を行う、前記(1)〜(10)のいずれかに記載の接合ウェーハの製造方法。
(12)前記両貼合せ面に形成されるアモルファス層の厚みが10nm以上となるように前記活性化処理を行う、前記(1)〜(10)のいずれかに記載の接合ウェーハの製造方法。
(13)シリコンからなる支持基板用ウェーハと、該支持基板用ウェーハの表面に設けられた、シリコンからなる活性層用ウェーハと、を有し、前記活性層用ウェーハと前記支持基板用ウェーハとの界面にミスフィット転位が存在することを特徴とする接合ウェーハ。
(14)前記活性層用ウェーハおよび前記支持基板用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、前記(13)に記載の接合ウェーハ。
(15)前記切り欠き部はノッチまたはオリエンテーションフラットである、前記(14)に記載の接合ウェーハ。
(16)前記支持基板用ウェーハの前記活性層用ウェーハ側の表面の面方位と、前記活性層用ウェーハの前記支持基板用ウェーハ側の表面の面方位とが互いに異なる、前記(13)に記載の接合ウェーハ。
(17)前記活性層用ウェーハは、エピタキシャルシリコン層からなる、前記(13)〜(16)のいずれかに記載の接合ウェーハ。
本発明によれば、任意の深さ位置にゲッタリングサイトを形成することのできる接合ウェーハの製造方法および接合ウェーハを提供することができる。
本発明の第1実施形態に係る接合ウェーハ100の製造方法を説明するフローチャートである。 本発明の一実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。 (A)は、本発明の好適な実施形態におけるウェーハのノッチを説明する模式図であり、(A)は、本発明の好適な実施形態におけるウェーハのオリエンテーションフラットを説明する模式図である。 本発明の第2実施形態に係る接合ウェーハ200の製造方法を説明するフローチャートである。 実施例の評価1における酸素濃度プロファイルを示すグラフであり、(A)は発明例1の、(B)は従来例1の、(C)は比較例1の酸素濃度プロファイルである。 実施例の評価2における酸素濃度プロファイルを示すグラフであり、(A)は発明例1の、(B)は従来例1の、(C)は比較例1の酸素濃度プロファイルである。 実施例の評価3におけるエピタキシャル層表面の光学顕微鏡写真であり、(A)は発明例1の、(B)は発明例2の、(C)は従来例1の、(D)は比較例1の顕微鏡写真である。 参考実験例における、真空常温接合法を用いて作製したエピタキシャルウェーハの、接合領域の断面TEM写真であり、(A)は参考例1の、(B)は参考例2の、(C)は参考例3の断面TEM写真である。
(第1実施形態)
以下、図面を参照して、本発明の実施形態について説明する。図1は、本発明の第1実施形態に従う接合ウェーハ100の製造方法のフローチャートを示している。本実施形態に従う接合ウェーハ100の製造方法は、シリコンからなる活性層用ウェーハ10の貼合せ面10Aと、シリコンからなる支持基板用ウェーハ20の貼合せ面20Aとを直接貼合せた接合ウェーハ100の製造方法である。本実施形態において、真空常温下にて、活性層用ウェーハ10の貼合せ面10Aおよび支持基板用ウェーハ20の貼合せ面20Aの活性化処理を施す活性化処理工程をまず行う(図1(A),(B))。該活性化処理工程に引き続き、真空常温下にて、活性層用ウェーハ10の貼合せ面10Aおよび支持基板用ウェーハ20の貼合せ面20Aを互いに接触させることで、活性層用ウェーハ10と、支持基板用ウェーハ20とを貼合せる貼合せ工程を行う(図1(C))。
まず、真空常温接合法による貼合せ方法を、以下、具体的に説明する。図1(A)〜(C)に示すように、本実施形態においては、活性層用ウェーハ10と支持基板用ウェーハ20とを、真空かつ常温の環境下で貼合せる。そのための前処理として、真空かつ常温の環境下において、活性層用ウェーハ10の貼合せ面10Aおよび支持基板用ウェーハ20の貼合せ面20Aの表面の各々に対して、貼合せ面を活性化する活性化処理を施す(図1(A))。
上記活性化処理により、図1(B)に示すように、各貼合せ面10A,20Aにはアモルファス層12,22がそれぞれ形成され、その表面にはアモルファス層12,22を構成する元素(すなわちシリコン)のダングリングボンドが形成される。このダングリングボンドはエネルギー的に不安定であるため、続く処理において両貼合せ面を接触させると、両表面のダングリングボンドを消滅させるようにウェーハ間で接合力が働き、熱処理等の処理を施すことなく、非結合領域(ボイド)なしに活性層用ウェーハ10と支持基板用ウェーハ20とを強固に貼合せることができる。
上記貼合せ面の活性化処理は、イオンビーム装置により加速したイオン化した中性元素を貼合せ面に衝突させて表面をスパッタリングしたり、プラズマ雰囲気でイオン化した中性元素をウェーハ表面へ加速させてエッチングするプラズマエッチング処理を施したりすることにより行うことができる。
図2は、プラズマエッチング法により貼合せ面を活性化した後、2枚のウェーハを貼合せる真空常温接合装置の一例を示している。この装置50は、プラズマチャンバ51と、ガス導入口52と、真空ポンプ53と、パルス電圧印加装置54と、ウェーハ固定台55A、55Bとを有する。
まず、プラズマチャンバ51内のウェーハ固定台55A、55Bにそれぞれ活性層用ウェーハ10および支持基板用ウェーハ20をそれぞれ載置して固定する。次に、真空ポンプ53によりプラズマチャンバ51内を減圧した後、ガス導入口52からプラズマチャンバ51内に原料ガスを導入する。続いて、パルス電圧印加装置54によりウェーハ固定台55A、55B(活性層用ウェーハ10および支持基板用ウェーハ20)に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを活性層用ウェーハ10および支持基板用ウェーハ20のそれぞれの貼合せ面に向けて加速して照射し、ウェーハ表面にアモルファス層を形成して、照射表面に、アモルファス層を構成する元素のダングリングボンドを形成することができる。
照射する中性元素は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、水素(H)、ヘリウム(He)およびシリコン(Si)からなる群から選ばれる少なくとも1種とすることが好ましい。
また、プラズマチャンバ51内の圧力(真空度)は、1×10−5Pa以下とすることが好ましい。これにより、ウェーハ表面へスパッタされた元素が再付着するのを抑制して、ダングリングボンドの形成率が低下させることなく、活性化処理を行うことができる。
活性層用ウェーハ10および支持基板用ウェーハ20に印加するパルス電圧は、ウェーハ表面に対する照射元素の加速エネルギーが100eV以上10keV以下となるように設定する。当該加速エネルギーが100eV未満の場合には、照射した中性元素がウェーハ表面へ堆積し、ウェーハ表面にダングリングボンドを形成することができない。一方、当該加速エネルギーが10keVを超えると、照射した元素がウェーハ内部へ注入していき、この場合にもウェーハ表面にダングリングボンドを形成することができない。
パルス電圧の周波数は、活性層用ウェーハ10および支持基板用ウェーハ20にイオンが照射される回数を決定する。パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。ここで、10Hz以上とすることにより、イオン照射のばらつきを吸収でき、イオン照射量が安定する。また、10kHz以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、活性層用ウェーハ10および支持基板用ウェーハ20にイオンが照射される時間を決定する。パルス幅は、1μ秒以上10m秒以下とすることが好ましい。1μ秒以上とすることにより、安定してイオンを活性層用ウェーハ10および支持基板用ウェーハ20に照射できる。また、10m秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
上記処理において、活性層用ウェーハ10および支持基板用ウェーハ20は加熱しないため、その温度は常温(通常、30℃〜90℃)となる。
さて、シリコンからなる活性層用ウェーハ10およびシリコンからなる支持基板用ウェーハ20を真空常温接合法により貼合せた接合ウェーハの界面には、通常、ミスフィット転位は形成されない。これは、一般的に、面方位が同一の同種のシリコンウェーハ同士を、結晶軸方向を示す切り欠き部が揃うように貼合せるためである。しかしながら、本実施形態においては、貼合せ工程において、活性層用ウェーハ10と支持基板用ウェーハ20との界面にミスフィット転位が形成されるように貼合せを行う。
このようなミスフィット転位を界面に形成するためには、例えば、活性層用ウェーハ10および支持基板用ウェーハ20が、結晶軸方向を示す切り欠き部をそれぞれ有し、貼合せ工程において、活性層用ウェーハ10の切り欠き部が、支持基板用ウェーハ20の切り欠き部から周方向に回転させた位置にある状態で貼合せを行うことが好ましい。回転角度については、特に制限されないが、2°以上回転していれば十分にミスフィット転位を形成することができ、5°以上回転させておくことが好ましい。回転角度の上限は特に制限されないが、358°とすることができる。このような回転角度のずれは、活性化処理前に調整しておいてもよいが、活性プロセスの安定性を考慮すると、活性化処理後の接合直前に回転角を調整する方が好ましい。
上記の切り欠き部は、シリコンウェーハに一般的に設けられるノッチまたはオリエンテーションフラット(「オリフラ」と称されることがある。)とすることができる。図3(A)に、活性層用ウェーハ10のノッチ16を、図3(B)に、活性層用ウェーハ10のオリエンテーションフラット18をそれぞれ模式的に示す。活性層用ウェーハ10と、支持基板用ウェーハ20の双方にノッチが形成されていてもよいし、活性層用ウェーハ10と、支持基板用ウェーハ20の双方にオリエンテーションフラットが形成されていてもよい。また、活性層用ウェーハ10にはノッチが、支持基板用ウェーハ20にはオリエンテーションフラットが形成されていてもよいし、その逆でもよい。
活性層用ウェーハ10の切り欠き部と、支持基板用ウェーハ20の切り欠き部とを周方向にずらして接合することにより、結晶方位のずれが生じるため、活性層用ウェーハ10と、支持基板用ウェーハ20との界面にはミスフィット転位が形成されることとなる。
他にも、活性層用ウェーハ10の貼合せ面10Aと、支持基板用ウェーハ20の貼合せ面20Aの面方位が互いに異なる場合、界面にミスフィット転位を形成することができる。例えば、貼合せ面10Aの面方位を(111)面とし、貼合せ面20Aの面方位を(100)面とすれば、界面にミスフィット転位を形成することができる。もちろん、この逆の組み合わせでもよいし、面方位の組み合わせは上記例に何ら限定されるものでもなく、(110)面であってもよい。なお、面方位が互いに異なる場合、活性層用ウェーハ10の切り欠き部と、支持基板用ウェーハ20の切り欠き部とを一致させて貼合せてもよい。
本発明者は、上述の切り欠き部をずらして貼合せた接合ウェーハと、異なる面方位のウェーハを貼合せた接合ウェーハのいずれでも、形成されたミスフィット転位が有効なゲッタリングサイトとして機能することを実験的に確認した。ここで、真空常温接合法以外の手法で活性層用ウェーハ10と、支持基板用ウェーハ20とを貼合せた場合であっても、上述のように、切り欠き部をずらして貼合せたり、異なる面方位のウェーハ同士で貼合せたりすれば、界面近傍にミスフィット転位は形成され得る。しかしながら、真空常温接合法以外の手法で貼合せると、シリコン表面には数nm程度の自然酸化膜が不可避的に生成されてしまい、このような自然酸化膜は重金属を透過せず、ミスフィット転位を有効なゲッタリングサイトとして機能させることができない。これに対して、本実施形態の場合、真空常温接合法による貼合せであるので、形成されたミスフィット転位はゲッタリングサイトとして有効に機能するのだと本発明者は考えている。
(第2実施形態)
また、本発明は、エピタキシャルシリコンウェーハにも適用可能である。図4(A)に示すように、活性層用ウェーハ10は、シリコンウェーハ10Bと、該シリコンウェーハ10Bの表面に設けられたエピタキシャルシリコン層10Eとを有し、活性層用ウェーハ10の貼合せ面10Aが、エピタキシャルシリコン層10Eの表面であることが好ましい。エピタキシャルシリコン層10Eは、支持基板となるシリコンウェーハ10Bをエピタキシャル成長させることによって形成することができる。例えば、水素(H)をキャリアガスとして、ジクロロシラン(HClSi)、トリクロロシラン(HClSi)等のソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD(Chemical Vapor Deposition)法により、シリコンウェーハ10B上にエピタキシャルシリコン層10Eをエピタキシャル成長させることができる。エピタキシャルシリコン層10Eの厚みは、特に限定されず、デバイス形成領域の仕様に基づいて適切に設定すればよい。
そして、第1実施形態に従う製造方法が、活性層用ウェーハ10と、支持基板用ウェーハ20とを真空常温接合法により貼合せた後(図4(B))、活性層用ウェーハ10のエピタキシャルシリコン層10Eの反対側10Rから、活性層用ウェーハ10を研削および研磨し、エピタキシャルシリコン層10Eを露出させる工程(図4(C))をさらに有することにより、接合ウェーハ200を得ることができる。この接合ウェーハ200は、エピタキシャルシリコン層10Eが露出しているので、エピタキシャルシリコンウェーハとして用いることができる。そのため、従来の支持基板用ウェーハ上にエピタキシャル層を直接形成するものとは異なり、「接合エピタキシャルウェーハ」と称することができる。
第2実施形態により得られる接合ウェーハ200は、第1実施形態の接合ウェーハ100と同様に、活性層用ウェーハ10と、支持基板用ウェーハ20との界面にはミスフィット転位が形成されているため、エピタキシャルシリコン層10Eの貼合せ面10A側がゲッタリングサイトとなり、近接ゲッタリングが可能となる。このように、本第2実施形態により、ゲッタリング能力を有するエピタキシャルシリコンウェーハを安価に作製することができる。
ここで、第2実施形態において、図4(C)の工程における研削および研磨は、エピタキシャルシリコン層10Eの研削および研磨を含む(図4(D))ことが好ましい。ここで、エピタキシャルシリコン層10Eのシリコンウェーハ10B側の部分には、エピタキシャル成長時にシリコンウェーハ10Bから不純物が拡散する場合がある。しかしながら、図4(D)に示すようにエピタキシャルシリコン層10Eを一部研削および研磨することで、上記の拡散の影響を抑止することができるのである。
以下、本発明の製造方法に従う好適な態様について説明する。活性層用ウェーハ10は、デバイス形成領域として利用され、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。また、活性層用ウェーハ10は、シリコン単結晶からなるシリコンウェーハ10Bと、該シリコンウェーハ10Bの表面に設けられたエピタキシャルシリコン層10Eとを有するエピタキシャルシリコンウェーハとすることもできる。
単結晶シリコンウェーハとしては、チョクラルスキー(Czochralski、CZ)法や浮遊帯域溶融(Floating Zone、FZ)法等の既知の方法により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物を添加して、n型またはp型とすることができ、不純物の濃度を調整して抵抗率や酸素濃度等を調整することができる。
また、支持基板用ウェーハ20は活性層用ウェーハ10を支持するウェーハである。この支持基板用ウェーハ20としては、活性層用ウェーハ10と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることが望ましい。また、任意の不純物を添加して、n型またはp型とすることができ、不純物の濃度を調整して抵抗率や酸素濃度等を調整することができる。
なお、第1実施形態において、貼合せ面10A,10Bとは反対側の面から、活性層用ウェーハ10および支持基板用ウェーハ20のいずれか一方または両方を研削および研磨してもよい。同様に、第2実施形態においても、活性層用ウェーハ10の研削および研磨に加え、支持基板用ウェーハの研削および研磨を行ってもよい。
また、活性化処理は、アモルファス層12,22の厚みが2nm以上となるように行うことが好ましい。このようなアモルファス層12,22は、活性層用ウェーハ10および支持基板用ウェーハ20中の不純物が熱拡散するのを抑制するブロック層として機能することができる。アモルファス層の厚みの調整は、イオンの加速電圧を調整することにより行うことができる。
さらに、活性化処理は、アモルファス層12,22の厚みが10nm以上となるように行うことが好ましい。これにより、アモルファス層12,22は、活性層用ウェーハ10および支持基板用ウェーハ20中の格子間酸素が熱拡散するのを抑制するブロック層としての機能することができる。
また、活性層用ウェーハ10および支持基板用ウェーハ20のドーパント濃度については、仕様に基づいて適切に設定することができる。また、活性層用ウェーハ10がエピタキシャルシリコン層10Eを有する場合、支持基板となるシリコンウェーハ10Bおよびエピタキシャルシリコン層10Eのドーパント濃度についても、仕様に基づいて適切に設定することができる。
(接合ウェーハ)
次に、本発明に従う接合ウェーハ100,200について説明する。接合ウェーハ100は、シリコンからなる支持基板用ウェーハ20と、該支持基板用ウェーハ20の表面に設けられた、シリコンからなる活性層用ウェーハ10と、を有し、活性層用ウェーハ10と支持基板用ウェーハ20との界面にミスフィット転位が存在することを特徴とする。界面に存在するミスフィット転位は、有効なゲッタリングサイトとして機能することができる。
活性層用ウェーハ10および支持基板用ウェーハ20は、結晶軸方向を示す切り欠き部をそれぞれ有し、活性層用ウェーハ10の切り欠き部が、支持基板用ウェーハ20の切り欠き部から周方向に回転させた位置にあることが好ましい。そして、これらの切り欠き部はノッチまたはオリエンテーションフラットとすることができる。
また、支持基板用ウェーハ20の活性層用ウェーハ側の表面20Aの面方位と、活性層用ウェーハ10の支持基板用ウェーハ側の表面10Aの面方位とが互いに異なることも好ましい。
そして、図4(C),(D)に示すように、接合ウェーハ200において、活性層用ウェーハは、エピタキシャルシリコン層10E,10E’からなることが好ましい。この場合、接合ウェーハ200をエピタキシャルシリコンウェーハとすることができる。そして、エピタキシャルシリコン層の直下にゲッタリングサイトが形成されるのも、既述のとおりである。
上記接合ウェーハ100,200は、前述の製造方法の実施形態により作製できる。接合ウェーハ100,200は、真空常温接合法により接合されているので、作製直後には接合部となる界面はアモルファス領域となっており、断面TEM写真を観察すると、アモルファス領域を確認することができる。また、接合ウェーハ100,200が熱処理を経ると、活性層用ウェーハ10および支持基板用ウェーハ20のアモルファス層は熱処理により再結晶化するため、断面TEM写真ではミスフィット転位のみが観察される。例えば、窒素雰囲気下で800℃以上、30分以上の熱処理を経れば、アモルファス層の再結晶化が確認される。
以下、実施例を用いて本発明を更に詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
(発明例1)
図1,4に示したフローチャートに従って、発明例1に係る接合ウェーハ(以下、本実施例では特に「エピタキシャルウェーハ」と称する。)を製造した。まず、活性層用ウェーハとして、主面の面方位(100)面、直径:200mm、厚み:725μmのシリコンウェーハ(酸素濃度:0.5×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。また、支持基板用ウェーハとして、主面の面方位(100)面、直径:200mm、厚み:725μmのシリコンウェーハ(酸素濃度:0.7×1017atoms/cm、ドーパント:リン、ドーパント濃度:1.4×1014atoms/cm、目標抵抗率:30Ω・cm)を用意した。なお、両ウェーハにはノッチが設けられている。
次いで、水素をキャリアガス、ジクロロシランをソースガスとして1150℃でCVD法により、活性層用ウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント:リン、4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成した。
続いて、活性層用ウェーハと支持基板用ウェーハとを真空かつ常温の環境下で貼合せた。具体的には、活性層用ウェーハおよび支持基板用ウェーハを、図2に示した真空常温接合装置に導入し、チャンバ内の圧力を5.0×10−5Paとした後、Arイオンを加速電圧:1.0keV、周波数:140Hz、パルス幅:55×10−6秒の条件で活性層用ウェーハのエピタキシャル層の表面と、支持基板用ウェーハの表面とに注入し、活性化処理を施して両表面にアモルファス層を形成した。その後、上記チャンバ内で、活性層用ウェーハと支持基板用ウェーハとを、両表面のアモルファス層を介して貼合せた。貼合せにあたり、活性層用ウェーハおよび支持基板用ウェーハとのノッチ位置が周方向に5°ずれた状態で貼合せを行った。
最後に、活性層用ウェーハの、エピタキシャル層表面と反対側の面面に対して研削処理および研磨処理を施して、活性層用ウェーハを除去し、エピタキシャル層を4μm残すように薄膜化し、発明例1に係るエピタキシャルウェーハを得た。
(発明例2)
支持基板として、面方位の異なる(111)ウェーハを用い、ノッチ位置のずれを0°とした以外は、発明例1と同じ条件で、発明例2に係るエピタキシャルウェーハを得た。
(従来例1)
発明例1と同じ支持基板用ウェーハ表面に、水素をキャリアガス、ジクロロシランをソースガスとして1150℃でCVD法により、エピタキシャルシリコン層(厚さ:4μm、ドーパント:リン、4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成し、従来例1に係るエピタキシャルウェーハを得た。
(比較例1)
ノッチ位置のずれを0°とした以外は、発明例1と同じ条件で、比較例1に係るエピタキシャルウェーハを得た。
<評価1:作製直後の酸素濃度プロファイル>
発明例1、従来例1および比較例1で作製したエピタキシャルウェーハについて、作製直後の状態(すなわち、作製後に熱処理を行っていない)でSIMS測定を行い、酸素の濃度プロファイルを得た。図5(A)は発明例1の、図5(B)は従来例1の、図5(C)は比較例1の酸素濃度プロファイルである。なお、図5中、エピタキシャル層表面の深さを0μmとしており、後述の図6も同様である。
図5(A),(C)から、発明例1および比較例1で作製したエピタキシャルウェーハでは、エピタキシャル層と、支持基板用ウェーハとの界面において、階段状の酸素濃度変動が生じていることが確認される。一方、図5(B)から、従来例1に係るエピタキシャルウェーハでは、エピタキシャル層形成時の熱拡散の影響により、支持基板用ウェーハからエピタキシャル層表面に向かって酸素濃度が低減することが確認される。
<評価2:熱処理後の酸素濃度プロファイル>
発明例1、従来例1および比較例1で作製したエピタキシャルウェーハについて、デバイス形成時の熱処理を模擬し、窒素雰囲気下で熱処理(熱処理温度:1100℃、熱処理時間:2時間)を行った後、SIMS測定を行い、酸素の濃度プロファイルを得た。図6(A)は発明例1の、図6(B)は従来例1の、図6(C)は比較例1の酸素濃度プロファイルである。
図6(A)から、発明例1では、エピタキシャル層と、支持基板用ウェーハとの界面において、酸素が高濃度に捕獲されていることが確認される。したがって、発明例1では、当該界面がゲッタリングサイトとして有効に機能していることが確認される。一方、図6(B),(C)から、従来例1および比較例1では、熱処理を経たことで支持基板用ウェーハからエピタキシャル層表面に向かって酸素濃度が低減することが確認される。したがって、従来例1および比較例1には、酸素を捕獲するゲッタリング能力が認められなかった。
<評価3:ゲッタリング能力評価>
発明例1,2、従来例1および比較例1のエピタキシャルウェーハのエピタキシャル層の表面を、Ni汚染液(1.0×1013atoms/cm)を用いてスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において900℃で30分間の熱処理を施した。次いで、ライト液へ3分間浸した後、故意汚染後のエピタキシャル層表面を光学顕微鏡で観察し、エピタキシャル層表面で観察されるピット(ニッケルシリサイド起因の表面ピット:Niピット)の発生の有無を調査した。図7(A)は発明例1の、図7(B)は発明例2の、図7(C)は従来例1の、図7(D)は比較例1の顕微鏡写真である。
図7(A),(B)より、本発明に従う発明例1,2では、Niシリサイドが観察されなかった。よって、Niに対するゲッタリング能力を付与できたことが確認された。一方、図7(C),(D)より、従来例1および比較例1では、Niシリサイドが観察されたため、Niに対するゲッタリング能力がないことが確認された。
以上の結果から、本発明に従う発明例1,2では、真空常温接合法による貼合せ時に界面に形成されたミスフィット転位が形成され、このミスフィット転位がゲッタリングサイトとして有効に機能することが確認された。
(参考実験例)
発明例1と同じ条件で、参考例1に係るエピタキシャルウェーハを作製した。また、発明例1と同じ条件でエピタキシャルウェーハを作製し、さらに、窒素雰囲気下で熱処理(熱処理温度:800℃、熱処理時間:30分)を施し、参考例2に係るエピタキシャルウェーハを作製した。また、熱処理温度を900℃に変えた以外は、参考例2と同じ条件で参考例3に係るエピタキシャルウェーハを作製した。
参考例1〜3の、接合界面近傍(接合領域)の断面TEM写真をそれぞれ取得した。図8(A)に参考例1の、図8(B)に参考例2の、図8(C)に参考例3の断面TEM写真をそれぞれ示す。図8(A)ではアモルファス領域が観察され、図8(B),(C)ではミスフィット転位が観察された。
本発明によれば、任意の深さ位置にゲッタリングサイトを形成することのできる接合ウェーハの製造方法および接合ウェーハを提供することができるため、半導体産業において有用である。
100,200 接合ウェーハ
10 活性層用ウェーハ
10A 活性層用ウェーハの貼合せ面
10B シリコンウェーハ
10E エピタキシャルシリコン層
20 支持基板用ウェーハ
20A 支持基板用ウェーハの貼合せ面
12,22 アモルファス層
50 真空常温接合装置
51 プラズマチャンバ
52 ガス導入口
53 真空ポンプ
54 パルス電圧印加装置
55A,55B ウェーハ固定台

Claims (17)

  1. シリコンからなる活性層用ウェーハの貼合せ面と、シリコンからなる支持基板用ウェーハの貼合せ面とを直接貼合せた接合ウェーハの製造方法であって、
    真空常温下にて、前記活性層用ウェーハの貼合せ面および前記支持基板用ウェーハの貼合せ面の活性化処理を施す活性化処理工程と、
    該活性化処理工程に引き続き、真空常温下にて、前記活性層用ウェーハの貼合せ面および前記支持基板用ウェーハの貼合せ面を互いに接触させることで前記活性層用ウェーハと、前記支持基板用ウェーハとを貼合せる貼合せ工程と、を含み、
    前記貼合せ工程において、前記活性層用ウェーハと前記支持基板用ウェーハとの界面にミスフィット転位が形成されるように前記貼合せを行うことを特徴とする接合ウェーハの製造方法。
  2. 前記活性層用ウェーハおよび前記支持基板用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
    前記貼合せ工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で、前記貼合せを行う、請求項1に記載の接合ウェーハの製造方法。
  3. 前記切り欠き部はノッチまたはオリエンテーションフラットである、請求項2に記載の接合ウェーハの製造方法。
  4. 前記活性層用ウェーハの貼合せ面と、前記支持基板用ウェーハの貼合せ面の面方位が互いに異なる、請求項1に記載の接合ウェーハの製造方法。
  5. 前記活性層用ウェーハは、シリコンウェーハと、該シリコンウェーハの表面に設けられたエピタキシャルシリコン層とを有し、
    前記活性層用ウェーハの前記貼合せ面は、前記エピタキシャルシリコン層の表面である、請求項1〜4のいずれか1項に記載の接合ウェーハの製造方法。
  6. 前記活性層用ウェーハの前記エピタキシャルシリコン層の反対側から、前記活性層用ウェーハを研削および研磨し、前記エピタキシャルシリコン層を露出させる工程をさらに有する、請求項5に記載の接合ウェーハの製造方法。
  7. 前記研削および研磨は、前記エピタキシャルシリコン層の研削および研磨を含む、請求項6に記載の接合ウェーハの製造方法。
  8. 前記活性化処理は、前記貼合せ面に、イオン化させた中性元素を衝突させてスパッタリングする処理である、請求項1〜7のいずれか1項に記載の接合ウェーハの製造方法。
  9. 前記中性元素は、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも1種である、請求項8に記載の接合ウェーハの製造方法。
  10. 前記活性化処理は、プラズマエッチング処理である、請求項1〜7のいずれか1項に記載の接合ウェーハの製造方法。
  11. 前記両貼合せ面に形成されるアモルファス層の厚みが2nm以上となるように前記活性化処理を行う、請求項1〜10のいずれか1項に記載の接合ウェーハの製造方法。
  12. 前記両貼合せ面に形成されるアモルファス層の厚みが10nm以上となるように前記活性化処理を行う、請求項1〜10のいずれか1項に記載の接合ウェーハの製造方法。
  13. シリコンからなる支持基板用ウェーハと、
    該支持基板用ウェーハの表面に設けられた、シリコンからなる活性層用ウェーハと、を有し、
    前記活性層用ウェーハと前記支持基板用ウェーハとの界面にミスフィット転位が存在することを特徴とする接合ウェーハ。
  14. 前記活性層用ウェーハおよび前記支持基板用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
    前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、請求項13に記載の接合ウェーハ。
  15. 前記切り欠き部はノッチまたはオリエンテーションフラットである、請求項14に記載の接合ウェーハ。
  16. 前記支持基板用ウェーハの前記活性層用ウェーハ側の表面の面方位と、前記活性層用ウェーハの前記支持基板用ウェーハ側の表面の面方位とが互いに異なる、請求項13に記載の接合ウェーハ。
  17. 前記活性層用ウェーハは、エピタキシャルシリコン層からなる、請求項13〜16のいずれか1項に記載の接合ウェーハ。
JP2016110637A 2016-06-02 2016-06-02 接合ウェーハの製造方法および接合ウェーハ Active JP6540607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016110637A JP6540607B2 (ja) 2016-06-02 2016-06-02 接合ウェーハの製造方法および接合ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016110637A JP6540607B2 (ja) 2016-06-02 2016-06-02 接合ウェーハの製造方法および接合ウェーハ

Publications (2)

Publication Number Publication Date
JP2017216411A true JP2017216411A (ja) 2017-12-07
JP6540607B2 JP6540607B2 (ja) 2019-07-10

Family

ID=60577250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016110637A Active JP6540607B2 (ja) 2016-06-02 2016-06-02 接合ウェーハの製造方法および接合ウェーハ

Country Status (1)

Country Link
JP (1) JP6540607B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110225A (ja) * 2017-12-19 2019-07-04 株式会社Sumco 貼合せウェーハの製造方法および貼合せウェーハ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JP2002151370A (ja) * 2000-11-15 2002-05-24 National Institute For Materials Science 半導体微細構造の作製方法
JP2002305291A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2008166647A (ja) * 2007-01-04 2008-07-17 Covalent Materials Corp 半導体基板およびその製造方法
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
WO2012074009A1 (ja) * 2010-11-30 2012-06-07 京セラ株式会社 複合基板および製造方法
JP2015211130A (ja) * 2014-04-25 2015-11-24 ボンドテック株式会社 基板接合装置および基板接合方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JP2002151370A (ja) * 2000-11-15 2002-05-24 National Institute For Materials Science 半導体微細構造の作製方法
JP2002305291A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2008166647A (ja) * 2007-01-04 2008-07-17 Covalent Materials Corp 半導体基板およびその製造方法
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
WO2012074009A1 (ja) * 2010-11-30 2012-06-07 京セラ株式会社 複合基板および製造方法
JP2015211130A (ja) * 2014-04-25 2015-11-24 ボンドテック株式会社 基板接合装置および基板接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019110225A (ja) * 2017-12-19 2019-07-04 株式会社Sumco 貼合せウェーハの製造方法および貼合せウェーハ

Also Published As

Publication number Publication date
JP6540607B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP3750526B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
WO2005124843A1 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US7910455B2 (en) Method for producing SOI wafer
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
JP6791321B2 (ja) シリコン接合ウェーハ
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6485406B2 (ja) Soiウェーハの製造方法
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
JP6597493B2 (ja) pn接合シリコンウェーハの製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP6913729B2 (ja) pn接合シリコンウェーハ
JP6673183B2 (ja) pn接合シリコンウェーハの製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP2019110225A (ja) 貼合せウェーハの製造方法および貼合せウェーハ
JP2010040638A (ja) Soi基板の製造方法
JP7380179B2 (ja) 多層soiウェーハ及びその製造方法並びにx線検出センサ
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JP2018164006A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP2010192544A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250