JP2008166647A - 半導体基板およびその製造方法 - Google Patents

Abstract

【課題】ＤＳＢ（Ｄｉｒｅｃｔ Ｓｉｌｉｃｏｎ Ｂｏｎｄｉｎｇ）構造を有する半導体基板およびその製造方法において、貼りあわせる２枚のウェーハの回転角を最適化することによって、半導体基板上に形成される半導体デバイスの歩留まりの向上を可能にする半導体基板およびその製造方法を提供する。
【解決手段】{１００}面方位を有する第１の半導体ウェーハ１０２と、{１１０}面方位を有する第２の半導体ウェーハ１０４とが直接接合することによって形成される半導体基板であって、
第１の半導体ウェーハ１０２表面の＜１１０＞方向と、第２の半導体ウェーハ表面１０４の＜１１０＞方向と間の角度（回転角）が、７度以上１３度以下であることを特徴とする半導体基板およびその製造方法。
【選択図】図１

Description

本発明は、半導体基板およびその製造方法に関し、特に２枚のウェーハを接合することによって形成される半導体基板およびその製造方法に関する。

現在の半導体製品の製造においては、一般に、表面が単一の結晶面方位を有するシリコンウェーハなどの半導体ウェーハが使用される。特に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成されるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）においては、結晶面方位が｛１００｝のシリコンウェーハを使用することが主流となっている。

シリコンウェーハにおいては、ＭＯＳＦＥＴのキャリアのうち、電子は｛１００｝結晶面方位の＜１１０＞方向で、正孔は｛１１０｝結晶面方位の＜１１０＞方向で高い移動度を有することが知られている。すなわち、｛１００｝結晶面方位での正孔移動度は、電子移動度にくらべて１／２〜１／４になる。このアンバランスを補うため、通常、正孔をキャリアとするｐＭＯＳＦＥＴのチャネル幅は、電子をキャリアとするｎＭＯＳＦＥＴに対し幅広くなるように設計されている。この設計により、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴの駆動電流のバランスが保たれ、均一な回路動作が保障されている。もっとも、幅広のｐＭＯＳＦＥＴによりＬＳＩのチップ面積が増大するという別の問題が生じる。

他方、｛１１０｝結晶面方位での＜１１０＞方向の正孔移動度は、｛１００｝結晶面方位での正孔移動度に比べて約２倍になる。したがって、｛１１０｝面上に形成されたｐＭＯＳＦＥＴは、｛１００｝面上に形成されたｐＭＯＳＦＥＴに比べて高い駆動電流を示す。しかし、残念ながら、｛１１０｝結晶面方位での電子移動度は、｛１００｝結晶面方位に比べて大幅に劣化するためｎＭＯＳＦＥＴの駆動能力は劣化する。

このように、表面が｛１１０｝結晶面方位を有するシリコンウェーハは、正孔移動度に優れるためｐＭＯＳＦＥＴにとって最適であるが、電子移動度に劣るためｎＭＯＳＦＥＴには適していない。逆に、表面が｛１００｝結晶面方位を有するシリコンウェーハは、電子移動度に優れるためｎＭＯＳＦＥＴにとって最適であるが、正孔移動度に劣るためｐＭＯＳＦＥＴには適していない。

そこで、２枚のシリコンウェーハの直接接合（貼り合わせ）によって、同一のシリコンウェーハ表面に相異なる結晶面方位を有する領域を作成し、ｎＭＯＳＦＥＴとｐＭＯＳＦＥＴをそれぞれ最適な結晶面方位の上に作成する様々な技術が提案されている。すなわち、例えば、シリコンウェーハ表面に｛１００｝面と｛１１０｝面の領域を作成し、｛１００｝面上にｎＭＯＳＦＥＴを、｛１１０｝面上にｐＭＯＳＦＥＴを形成することにより、高性能かつ高集積化されたＬＳＩの実現を可能とする技術が提案されている。
その技術の一つとして、異なる結晶面方位を表面に有するシリコンウェーハ同士を直接接合したのち、シリコン等のイオン注入によって、上層のシリコン単結晶層を下層との接合界面までアモルファス化し、アニールで下層の結晶方位情報をもとに再結晶化することによって、シリコンウェーハ表面に相異なる結晶面方位を有する領域を作成する方法（ＡＴＲ法：Ａｍｏｒｐｈｉｚａｔｉｏｎ／Ｔｅｍｐｌａｔｅｄ Ｒｅｃｒｙｓｔａｌｉｚａｔｉｏｎ法）が、例えば、特許文献１に開示されている。
なお、上述のように、２枚のシリコンウェーハを厚い酸化膜を介することなく直接接合した構造は、ＤＳＢ構造（Ｄｉｒｅｃｔ Ｓｉｌｉｃｏｎ Ｂｏｎｄｉｎｇ ｓｔｒｕｃｔｕｒｅ）と称される。
ＵＳ ７，０６０，５８５ Ｂ１

相異なる結晶面方位のウェーハを直接張り合わせるＤＳＢ構造の半導体基板は、その接合界面において必然的に格子のズレ（格子不整合）が生じる。このため、ウェーハ接合熱処理、基板表面の平坦化熱処理、あるいはＬＳＩ製造工程における熱処理を施した場合に、格子不整合に伴うミスフィット転位が発生し、または、界面準位が増加し、ＬＳＩ特性の劣化が生じる恐れがある。このため、例えば、ＡＴＲ法における再結晶化の際に、ミスフィット転位に起因する結晶欠陥が生ずることが懸念される。また、例えば、界面準位の増加により、接合界面を横切るｐｎジャンクションにおけるリーク電流の増大も懸念される。

従来、｛１００｝面方位を有するシリコンウェーハと、｛１１０｝面方位を有するシリコンウェーハを直接接合する場合には、｛１００｝面方位を有するシリコンウェーハ表面の＜１１０＞方向と、｛１１０｝面方位を有するシリコンウェーハ表面の＜１１０＞方向と間の角度（回転角）が、０度、すなわち一致するように張り合わせられるのが一般的であった。これは、ｐＭＯＳＦＥＴでは、｛１１０｝面の＜１１０＞方向でホール移動度が高く、ｎＭＯＳＦＥＴでは、｛１００｝面の＜１１０＞方向で電子の移動度が高いため、接合されたシリコン基板上にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）ＬＳＩを形成する場合に、回転角を０度とすることが、もっとも設計効率よく移動度増加の利点を引き出してＬＳＩの性能を向上させることができるからである。
もっとも、０度の回転角が、格子不整合に伴うミスフィット転位や界面準位の増加を抑制する上で最適な回転角であるか否かについては、必ずしも明らかにされていなかった。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、ＤＳＢ構造を有する半導体基板およびその製造方法において、貼りあわせる２枚のウェーハの回転角を最適化することによって、半導体基板上に形成される半導体デバイスの歩留まりの向上を可能にする半導体基板およびその製造方法を提供することにある。

本発明の一態様の半導体基板は、
{１００}面方位を有する第１の半導体ウェーハと、{１１０}面方位を有する第２の半導体ウェーハとが直接接合することによって形成される半導体基板であって、
前記第１の半導体ウェーハ表面の＜１１０＞方向と、前記第２の半導体ウェーハ表面の＜１１０＞方向との間の角度（回転角）が、７度以上１３度以下であることを特徴とする。

ここで、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）で形成されていることが望ましい。

本発明の一態様の半導体基板の製造方法は、
{１００}面方位を有する第１の半導体ウェーハと、{１１０}面方位を有する第２の半導体ウェーハとを準備する工程と、
前記第１の半導体ウェーハ表面の＜１１０＞方向と、前記第２の半導体ウェーハ表面の＜１１０＞方向との間の角度（回転角）が、７度以上１３度以下の範囲となるように、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを接合する工程とを有することを特徴とする。

ここで、前記準備する工程において、前記接合する工程において接合面となる第１の半導体ウェーハ表面の酸化膜厚と、前記接合する工程において接合面となる第２の半導体ウェーハ表面の酸化膜厚との合計が１ｎｍ以下であることが望ましい。

また、この製造方法において、前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）で形成されていることが望ましい。

本発明によれば、ＤＳＢ構造を有する半導体基板およびその製造方法において、貼りあわせる２枚のウェーハの回転角を最適化することによって、半導体基板上に形成される半導体デバイスの歩留まりの向上を可能にする半導体基板およびその製造方法を提供することが可能になる。

以下、本発明に係る半導体基板およびその製造方法についての実施の形態につき、添付図面に基づき説明する。
なお、実施の形態においては、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本明細書中においては、（１００）面、（１１０）面と結晶学的に等価な面を代表する表記として、それぞれ、｛１００｝面、｛１１０｝面という表記を用いる。そして、〔１００〕方向、〔１１０〕方向と結晶学的に等価な方向を代表する表記として、それぞれ＜１００＞方向、＜１１０＞方向という表記を用いる。

〔実施の形態〕
本発明の実施の形態の半導体基板は、｛１００｝面方位を有する第１のシリコンウェーハと、｛１１０｝面方位を有する第２のシリコンウェーハとが直接接合することによって形成される半導体基板であって、第１のシリコンウェーハ表面の＜１１０＞方向と、第２のシリコンウェーハ表面の＜１１０＞方向との間の角度（回転角）が、７度以上１３度以下であることを特徴とする。

ここで、シリコンウェーハが｛１００｝面方位を有するとは、必ずしもウェーハ表面が｛１００｝面と完全一致している場合のみならず、概ね｛１００｝面方位を有していることを意味する。より具体的には、ウェーハ表面が｛１００｝面に対して、０度以上５度以下の範囲を有している場合をいう。｛１１０｝面についても同様である。
また、直接接合するとは、２枚のウェーハの接合界面に厚いシリコン酸化膜がない状態、すなわち、明瞭に連続したシリコン酸化膜層が界面に形成されていない状態をいう。より厳密には、２枚のウェーハの少なくとも一部の領域で、界面を挟んで上側のシリコン原子と、下側のシリコン原子が酸素を介さずに結合している状態をいう。
そして、第１のシリコンウェーハ表面の＜１１０＞方向と、第２のシリコンウェーハ表面の＜１１０＞方向との間の角度（回転角）とは、厳密には、それぞれのウェーハに対して複数ある＜１１０＞方向のうち、もっとも、間の角度の小さい組み合わせについての角度を意味する。

図１に本実施の形態の半導体基板の模式図を示す。第１のシリコンウェーハである｛１００｝面方位ウェーハ１０２をベースウェーハとして、第２のシリコンウェーハである｛１１０｝面方位ウェーハ１０４がボンドウェーハとして厚い酸化膜を介することなく直接接合されている。
そして、本実施の形態においては、後にＡＴＲ法等を使って、半導体基板表面に異なる面方位を有する領域を現出させる必要から、｛１１０｝面方位ウェーハ１０４が｛１００｝面方位ウェーハ１０２よりも薄膜化されている。具体的には、１００ｎｍから１μｍ程度の厚さとなっている。

そして、上述したように、接合界面にて｛１１０｝面方位ウェーハ１０４と接している｛１００｝面方位ウェーハ１０２表面の＜１１０＞方向と、｛１１０｝面方位ウェーハ１０４表面の＜１１０＞方向との間の角度（回転角）βが、７度以上１３度以下となっている。なお、このとき、シリコン結晶の対称性から、必然的に図に示したように、｛１００｝面方位ウェーハ１０２表面の＜１１０＞方向と、｛１１０｝面方位ウェーハ１０４表面の＜１００＞方向との間の角度もβとなる。

上述のように、従来、｛１００｝面方位を有するシリコンウェーハと、｛１１０｝面方位を有するシリコンウェーハを直接接合する場合には、｛１００｝面方位を有するシリコンウェーハ表面の＜１１０＞方向と、｛１１０｝面方位を有するシリコンウェーハ表面の＜１１０＞方向との間の角度（回転角）βが、０度、すなわち一致するように張り合わせられるのが一般的であった。
しかしながら、本実施の形態のように、回転角βを７度以上１３度以下とすることによって、ＬＳＩ等の電子デバイスを基板上に形成する際の、格子不整合に伴うミスフィット転位や界面準位の増加を効果的に抑制するという作用・効果を得ることができる。

以下、回転角βを７度以上１３度以下とすることにより、上記作用・効果が得られる点について、より具体的にシミュレーション結果を用いて説明する。
ここでは、（１００）面方位を有するシリコンウェーハと、（１１０）面方位を有するシリコンウェーハが直接接合するシリコン基板について、図１に示す回転角βを変化させた場合の安定性を、分子軌道計算を用いたシミュレーションを行うことにより評価した。
なお、分子軌道計算はすべて非経験的分子軌道法で行った。

まず、Ｓｉ（１１０）表面についてはＳｉ_６８Ｈ_６４モデルクラスター、Ｓｉ（１００）表面はＳｉ_５８Ｈ_６４モデルクラスターでそれぞれモデル化した。そして、それぞれの表面部分のＨ原子を除去してＳｉダングリングボンドが両表面に多数存在する状態で両者を近づけて、界面原子配列の最適化を行った。
計算は、接合面の結晶方向の組み合わせとして、両面の＜１１０＞方向を合わせたものから垂直方向の間、すなわち、回転角βが０度のものから９０度の間で６種類の接合モデルについて計算し、その安定性を比較した。そして、安定性のパラメータとしては、元々の２個のクラスターが反応して相当分のＨ_２が外れて界面クラスターができる場合の反応エネルギーを用いた。すなわち、（１１０）面モデルクラスター＋（１００）面モデルクラスター→接合モデルクラスター＋Ｈ_２の反応が安定化（発熱反応）であれば＋（プラス）、不安定化（吸熱反応）であれば−（マイナス）の反応エネルギーで接合クラスターの安定性を評価した。

シミュレーション結果を表１に示す。

表１には、各モデルを使用して反応エネルギーを計算した回転角の範囲、それぞれの回転角の範囲における最大（負の場合は絶対値が最小）の反応エネルギー、接合クラスターの安定性順を示している。なお、反応エネルギーについては、接合モデル＃１の場合を−１．０として相対値で示した。

反応エネルギーは、すべて負の値を示しており、吸熱的であることがわかる。これは、安定な各々のクラスターを異なる面方位で強引に接合させて、クラスターの間に結合の歪みが生じているためである。
表１から明らかなように、接合モデル＃１の場合がもっとも反応エネルギーが大きく（絶対値が小さく）、安定である。そして、接合モデル＃１の場合、界面原子配列最適化後に反応エネルギーが最大となる安定構造は、回転角が約１０度の場合であることもシミュレーションから明らかになった。

上記、シミュレーション結果から、本実施の形態のように、接合界面にて｛１１０｝面方位ウェーハと接している｛１００｝面方位ウェーハ表面の＜１１０＞方向と、｛１１０｝面方位ウェーハ表面の＜１１０＞方向との間の回転角βが１０度前後、すなわち、７度以上１３度以下の場合に、もっとも安定、すなわち、接合における歪みが最小であることが分かる。
したがって、本実施の形態の半導体基板によれば、その後、熱処理等のプロセスを経ても、格子不整合に伴うミスフィット転位や界面準位の増加を抑制することが可能となる。

なお、本実施の形態においては、｛１００｝面方位ウェーハ表面の＜１１０＞方向と、｛１１０｝面方位ウェーハ表面の＜１１０＞方向とが完全に一致しないことから、面方位および結晶方向を制御してのキャリアの移動度向上効果を最大限利用できるとは言い切れない。しかしながら、最適な方向から約１０度のズレが生じたとしても、急激なキャリア移動度の劣化は生じないため、本実施の形態においても、十分なキャリア移動度向上効果を享受することが可能である。

また、本実施の形態においては、｛１００｝面方位ウェーハをベースウェーハ、｛１１０｝面方位ウェーハをボンドウェーハとしたが、｛１１０｝面方位ウェーハをベースウェーハ、｛１００｝面方位ウェーハをボンドウェーハとしても、同様の作用・効果を得ることが可能であり、本発明はこれを排除するものではない。

また、ここでは、半導体ウェーハがシリコン（Ｓｉ）である場合について記述したが、基本的にシリコン同様の結晶構造を有するＳｉ_ｘＧｅ_１−ｘ（０≦ｘ＜１）であっても同様の作用・効果を得ることが可能である。加えて、Ｓｉ_ｘＧｅ_１−ｘ（０≦ｘ＜１）を材料として用いることにより、キャリア、特に、ｐＭＯＳＦＥＴのキャリアであるホールの移動度が向上する。よって、半導体基板上に形成されるＬＳＩがより高性能化するという効果が得られる。

次に、本実施の形態の半導体基板の製造方法について説明する。本実施の形態の半導体基板の製造方法は、{１００}面方位を有する第１のシリコンウェーハと、{１１０}面方位を有する第２の半導体シリコンウェーハとを準備する工程と、第１のシリコンウェーハ表面の＜１１０＞方向と、第２のシリコンウェーハ表面の＜１１０＞方向と間の角度（回転角）が、７度以上１３度以下の範囲となるように、第１のシリコンウェーハと第２のシリコンウェーハとを接合する工程とを有することを特徴とする。

以下、本実施の形態の半導体基板の製造方法について、図２の製造工程フロー図を参照しつつ、より具体的に記載する。

まず、図２（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１００｝のシリコン単結晶インゴットを、所定の角度、例えば、｛１００｝面に対して０度以上５度以下、例えば、０．２度程度の傾斜角（オフ角）を有するようにスライスしてシリコンウェーハを作成する。続いて、このシリコンウェーハを、例えば、フッ化水素−硝酸での洗浄を行った後に、ミラー研磨する。そうすることによって、表面が｛１００｝面に対して所定の傾斜角（オフ角）を有するベースウェーハ（第１の半導体ウェーハ）１０２を準備する。

次に、やはり、図２（ａ）に示す工程で、例えば、チョクラルスキー法（ＣＺ法）により引上げた結晶方位｛１１０｝のシリコン単結晶インゴットを、所定の角度、例えば、｛１１０｝面に対して０度以上５度以下、例えば、０．２度程度の傾斜角（オフ角）を有するようにスライスしてシリコンウェーハを作成する。続いて、このシリコンウェーハを、例えば、フッ化水素−硝酸での洗浄を行った後に、ミラー研磨する。そうすることによって、表面が｛１１０｝面に対して所定の傾斜角（オフ角）を有するボンドウェーハ（第２の半導体ウェーハ）１０４を準備する。

ここで、ベースウェーハ１０２およびボンドウェーハ１０４双方または一方に、バッチ式縦型熱処理炉あるいは枚葉式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置等の熱処理装置を用いて、熱処理を行っても構わない。この熱処理は、１０２５℃以上１２５０℃以下の温度、３０秒以上２時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で行うことが好ましい。なぜなら、この熱処理によって、それぞれ、あるいは一方のシリコンウェーハ表面が平坦化され、２枚のウェーハの接合界面の平坦度が向上するからである。このため、接合後の界面における結晶欠陥の発生が抑制され、製造されたシリコン基板に対して、イオン注入によるアモルファス化と、アニールでの再結晶化により基板表面に異なる結晶面方位を有する領域を作成する場合（ＡＴＲ法）に、接合界面の結晶欠陥に起因する結晶欠陥の発生を抑制することが可能になるからである。

なお、｛１００｝面および｛１１０｝面に対する傾斜角を０度以上５度以下とするのは、この範囲を超えると、ｎＭＯＳＦＥＴ、ｐＭＯＳＦＥＴそれぞれについて、キャリアの移動度の増大効果を十分に享受できなくなる可能性があるためである。また、この範囲を超えると、上記記載した接合前の平坦化熱処理を付加した場合に、ウェーハ表面の平坦面が結晶面となる段差構造の形成が困難となるため、ウェーハ表面の平坦性が劣化し、十分な結晶欠陥抑制効果を発揮できなくなるおそれがあるからである。

また、ベースウェーハ１０２およびボンドウェーハ１０４の表面粗さがＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ：平均二乗根）にして２ｎｍ以下であることが望ましい。例えば、上記ミラー研磨の条件設定によって、表面粗さを２ｎｍ以下とすることが可能となる。
この場合のＲＭＳは、例えば、ウェーハ表面の任意の３μｍの測定長をＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で、測定した値を採用することができる。
このように、表面粗さを限定することによって、貼り合わせた後の熱処理における界面ボイドの発生を効果的に抑制することが可能だからである。

次に、図２（ｂ）に示す工程で、ボンドウェーハ１０４の片面に対して水素イオンまたは希ガスイオン、ここでは水素イオンを３Ｅ１６〜１Ｅ１７ａｔｏｍｓ／ｃｍ^２程度注入し、イオンの平均進入深さにおいて、ウェーハ表面に平行な微小気泡層（封入層）１０６を形成する。

次に、図２（ｃ）に示す工程で、水素イオンを注入したボンドウェーハ１０４の水素イオン注入面と、ベースウェーハ１０２を重ねて密着させる。
この際、図３に示すように、｛１００｝面方位を有するベースウェーハ１０２の＜１１０＞方向に対して、｛１１０｝面方位を有するボンドウェーハ１０４の＜１１０＞方向を、回転角βにして、７度以上１３度以下回転させた状態で貼り合わせる。

密着前に、例えばＲＣＡ洗浄等の洗浄処理を行い、ウェーハ表面の付着物等を除去すると共に、１〜２ｎｍ程度の厚さの自然酸化膜（シリコン酸化膜）をそれぞれの表面に成長させる。この貼り合わせる工程においては、例えば常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくシリコンウェーハを接合させることが可能となる。ただし、一定のシリコン酸化膜が界面に無い場合には、接合は困難である。
この工程において、界面酸化膜１０８の厚さが、１０ｎｍ以下となるようにする。この界面酸化膜１０８の膜厚調整は、接合前の洗浄処理による酸化膜（ケミカルオキサイド）の形成等により行われる。例えば、ＲＣＡ洗浄により酸化膜（ケミカルオキサイド）を形成することによって可能となる。なお、ここで界面酸化膜１０８の厚さを１０ｎｍ以下とするのは、これ以上厚くなると後の熱処理により、界面酸化膜を除去することが極めて困難となるためである。

また、前記接合する工程において接合面となるベースウェーハ１０２表面の酸化膜厚と、接合面となるボンドウェーハ１０４表面の酸化膜厚との合計が１ｎｍ以下であることが望ましい。合計が１ｎｍ以下であると、２枚のウェーハを接合した状態での熱処理により、酸素の基板中への拡散で容易に界面酸化膜が消失する。したがって、後に記述するボンドウェーハ１０４を薄膜化した状態での界面酸化膜除去の熱処理を省略することが可能となり、製造工程簡略化を図ることが可能となるからである。
このように、接合面の酸化膜厚の合計を１ｎｍ以下とするには、例えば、接合前の前処理において、ＲＣＡ洗浄により酸化膜（ケミカルオキサイド）を２ｎｍ程度成長させた後、希弗酸（ＨＦ）を処理液とするエッチバックにより一部除去して薄膜化する方法が考えられる。

次に、図２（ｄ）に示す工程で、微小気泡層（封入層）１０６を境界として、剥離ウェーハ１１０と、シリコン基板１１４に分離する。シリコン基板１１４は、ボンドウェーハ１０４の一部であるシリコン基板上側層１１２と、ベースウェーハ１０２とが接合された基板である。そして、この工程においては、例えば、不活性ガス雰囲気中で、約５００℃以上の温度で熱処理を加えることにより、シリコン原子の再配列と、水素気泡の凝集により、剥離ウェーハ１１０とシリコン基板１１４に分割される。

次に、図２（ｅ）に示す工程で、シリコン基板１１４の表面を平坦化する処理を行う。この平坦化処理は、例えば、研磨装置による表面研磨、あるいは、還元性あるいは不活性ガス雰囲気中での熱処理、あるいは、ウェットエッチング等により行うことが考えられる。

次に、図２（ｆ）の工程において、シリコン基板１１４を、例えば、１１００℃以上１３５０℃以下の温度、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する。この熱処理は、シリコン基板１１４表面の平坦化および界面酸化膜１０８の除去を一括して行うための熱処理である。この熱処理は、例えば、ヒーター加熱による縦型熱処理炉を用いて行う。

この平坦化・界面酸化膜除去熱処理により、図２（ｇ）に示すように、表面が平坦化された結晶方位｛１１０｝のシリコン基板上側層１１２と、結晶方位｛１００｝のベースウェーハ１０２が、シリコン酸化膜のない界面１１６で接合されたシリコン基板１１４が形成される。
なお、本実施の形態においては、この平坦化・界面酸化膜除去熱処理が、ベースウェーハ１０２とシリコン基板上側層１１２との結合熱処理も兼ねている。シリコン基板１１４の製造工程を簡略化する観点からは、本実施の形態のように、結合熱処理を兼ねることが望ましいが、結合熱処理を別途平坦化・界面酸化膜除去熱処理の前に行うことを本発明は妨げるものではない。

以上、本実施の形態のシリコン基板の製造方法によれば、２枚のウェーハの接合によりＤＳＢ構造を有するシリコン基板を製造する場合に、半導体基板上に形成される半導体デバイスの歩留まりの向上を可能にする半導体基板およびその製造方法を提供することが可能になる。

なお、ここでは、半導体ウェーハがシリコン（Ｓｉ）である場合について記述したが、基本的にシリコン同様の結晶構造を有するＳｉ_ｘＧｅ_１−ｘ（０≦ｘ＜１）であっても同様の作用・効果を有する半導体基板を製造することが可能である。加えて、Ｓｉ_ｘＧｅ_１−ｘ（０≦ｘ＜１）を材料として用いることにより、キャリア、特に、ｐＭＯＳＦＥＴのキャリアであるホールの移動度が向上する。よって、半導体基板上に形成されるＬＳＩがより高性能化するという効果を有する半導体基板の製造が可能である。

以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。

また、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板およびその製造方法は、本発明の範囲に包含される。

以下、本発明の実施例について、図面を参照しつつ説明するが、これらによって本発明が限定されるものではない。

チョコラルスキー法（ＣＺ法）により、８インチの結晶面方位（１００）のシリコン単結晶インゴットを製造した。このインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。このシリコン単結晶インゴットを（１００）面に対し、０．２度のオフ角となるようにスライスし、ベースウェーハを準備した。
同様に、チョコラルスキー法（ＣＺ法）により、８インチの結晶面方位（１１０）のシリコン単結晶インゴットを製造した。このインゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍとした。このシリコン単結晶インゴットを（１１０）面に対し、０．２度のオフ角となるようにスライスし、ボンドウェーハを準備した。

次に、スライスによって得られたベースウェーハおよびボンドウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラー研磨した。
その後に、ボンドウェーハに対して、加速電圧１２５加速電圧ＫｅＶ、ドーズ量１Ｅ１７ａｔｏｍｓ／ｃｍ^２の水素イオン注入を行った。

次に、ＲＣＡ洗浄後に水素イオンを注入したボンドウェーハ１０４の水素イオン注入面と、ベースウェーハ１０２を重ねて密着させた。
ＲＣＡ洗浄後、時間をおかずに密着させることで、貼り合わせ後の界面酸化膜が１０ｎｍ以下の膜厚となるようにした。
なお、貼り合わせの際、｛１００｝面方位を有するベースウェーハの＜１１０＞方向に対して、｛１１０｝面方位を有するボンドウェーハの＜１１０＞方向を、回転角βにして、０度、２．５度、５．０度、７．５度、１０．０度、１２．５度および１５．０度で回転させた状態で貼り合わせた試料を準備した。

それぞれの試料は、アルゴンガス雰囲気中で、約６００℃で熱処理することにより、ボンドウェーハ部分を分割した。これにより、シリコン基板上側層が１μｍとなるようにした。
その後、それぞれの試料の表面を表面研磨装置により研磨して平坦化した。
そして、研磨による平坦化後に、アルゴンガス雰囲気中、１２００℃、１時間の平坦化・界面酸化膜除去熱処理を行った。

平坦化・界面酸化膜除去熱処理を行った回転角βの異なるそれぞれの試料について、平面ＴＥＭにより界面の転位密度を評価した。平面ＴＥＭによる評価は、各条件につき、１枚のウェーハにつき、任意のウェーハ面内３点で、３μｍ×３μｍの検査領域について、ＴＥＭ画像中の視認できる転位をカウントし平均値を算出した。結果を図４に示す。図４においては、回転角０度の場合の界面転位密度を１として、相対比で界面転位密度の回転角β依存性を示した。
図４から明らかなように、回転角βにして７度以上１３度以下の領域での界面転位密度が、回転角０度の場合と比較して、１／５以下と極めて低く良好であることが明らかになった。

実施の形態の半導体基板の模式図。 実施の形態の製造工程フロー図。 実施の形態の製造工程における貼り合わせ方法の説明図。 実施例の回転角βと界面転位密度の関係を示す図。

符号の説明

１０２ ベースウェーハ（第１の半導体ウェーハ、{１００}面方位ウェーハ）
１０４ ボンドウェーハ（第２の半導体ウェーハ、{１１０}面方位ウェーハ）
１０６ 微小気泡層（封入層）
１０８ 界面酸化膜
１１０ 剥離ウェーハ
１１２ シリコン基板上側層
１１４ シリコン基板
１１６ シリコン酸化膜のない界面

Claims (5)

1. {１００}面方位を有する第１の半導体ウェーハと、{１１０}面方位を有する第２の半導体ウェーハとが直接接合することによって形成される半導体基板であって、
   前記第１の半導体ウェーハ表面の＜１１０＞方向と、前記第２の半導体ウェーハ表面の＜１１０＞方向との間の角度（回転角）が、７度以上１３度以下であることを特徴とする半導体基板。
2. 前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）で形成されていることを特徴とする請求項１記載の半導体基板。
3. {１００}面方位を有する第１の半導体ウェーハと、{１１０}面方位を有する第２の半導体ウェーハとを準備する工程と、
   前記第１の半導体ウェーハ表面の＜１１０＞方向と、前記第２の半導体ウェーハ表面の＜１１０＞方向との間の角度（回転角）が、７度以上１３度以下の範囲となるように、前記第１の半導体ウェーハと前記第２の半導体ウェーハとを接合する工程を有することを特徴とする半導体基板の製造方法。
4. 前記準備する工程において、前記接合する工程において接合面となる第１の半導体ウェーハ表面の酸化膜厚と、前記接合する工程において接合面となる第２の半導体ウェーハ表面の酸化膜厚との合計が１ｎｍ以下であることを特徴とする請求項３記載の半導体基板の製造方法。
5. 前記第１の半導体ウェーハおよび前記第２の半導体ウェーハがＳｉ_ｘＧｅ_１−ｘ（０≦ｘ≦１）で形成されていることを特徴とする請求項３または請求項４記載の半導体基板の製造方法。
   
   

Images