JPH02250329A - 半導体デバイスおよび張り合わせ基板ならびにその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体単結晶板からなる張り合わせ基板およ
びこの張り合わせ基板を用いて製造される半導体デバイ
スに関する。

Ｃ従来の技術〕 半導体デバイス（半導体装置）の製造において使用され
る半導体の一つとして、シリコン（Ｓｉ）が知られてい
る。このシリコンは、ルツボ内のシリコン融液に種結晶
の先端を浸け、種結晶やルツボを回転させつつ種結晶を
引き上げながら単結晶を種結晶の下に成長させるＣＺ（ Ｃｚｏｃｂｒａｌｓｋｌ）法や、多結晶棒状体を高周波
コイルで順次加熱することによって単結晶化するＦＺ（
Ｆｌｏａｔ　Ｚｏｎｅ）法が知られている。

前記ＣＺ法によって製造されたウェハ（薄いシリコン単
結晶板、単に基板とも称する。）は、前記ＦＺ法による
ウェハに比較して熱処理によって転位（スリップ）等の
結晶欠陥や反りが発生することが少なく熱的に強い、こ
の結果、シリコンを用いる半導体装置の製造にあっては
、ＣＺ法によろウェハが多用されている。ＣＺ法によっ
て製造されたシリコン単結晶体（インゴット）は、単結
晶製造時にルツボから溶は出した酸素が単結晶内に入り
込む特徴がある。そして、この酸素の含有量、すなわち
、格子間酸素濃度は半導体装置の特性１品質、製造歩留
りに大きく影響する。

通常、半導体装置製造にあって、プロセスでの汚染によ
って酸化誘起積層欠陥がウェハ（基板）の表面や内部に
発生するのを防止するため、汚染重金属等をゲッターす
るのに必要な結晶欠陥をバルク内部に作り込むイントリ
ンシック・ゲッタリング技術が多用されている。このた
め、一部のプロセスではイントリンシック・ゲッタリン
グ技術が適用できるように、基板の格子間酸素濃度が高
い基板が使用されている。半導体製造プロセスでゲッタ
リング効果を生み出す方法としては、たとえば、ジャパ
ニーズ　ジャーナル　オプ　アプライド　フィジックス
（Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌｉ
ｅｄ　Ｐｈｙｓｌｃａ）シｏ１．２７．Ｎｏ、７．Ｊｕ
ｌｙ、１９８８．９Ｇ１゜１２２０−１２２３などにお
いて論じられているように、イントリンシック・ゲッタ
リング、バックサイド・ダメージ、ポリシリコン・バッ
クコーティング等がある。

一方、ウェハ（シリコン単結晶板）の強度を向上させる
ために、２枚のシリコン単結晶基板を張り合わせ（接合
）で１枚の張り合わせ基板（ウェハ）を製造する技術が
開発されている。この技術については、特開昭６０−２
３６２１０号公報、特開昭６１−４２２１号公報、特開
昭６１−１８３９１４号公報、特開昭６１−１８３９１
５号公報や日経マグロウヒル社発行「日経マイクロデバ
イスＪ　１９８８年３月号、昭和６３年３月１日発行、
Ｐ８５〜Ｐ９１に記載されている。

〔発明が解決しようとするｉ１題〕 従来、ｎ形の厚い高抵抗率のエピタキシャル層を高濃度
アンチモン添加基板に成長させた基板が使用されている
。そこで、このような構造の基板（ウェハ）の代替とし
て、抵抗率が高くゲッタリング効果の小さいＦＺ結晶か
らなる基板を、同じ（ゲッタリング効果の小さい高濃度
アンチモン添加基仮に張り合わせる構造も考えられる。

しかし、このような張り合わせ基板は全体としてはゲッ
タリング効果の小さい接合基板である。

この張り合わせ基板（接合基板）は、熱処理プロセス中
での不所望な重金属汚染の影響を大きく受け、半導体装
置の製造工程においてデバイス形成領域に酸化積層欠陥
等の結晶欠陥が発生し易い。

すなわち、第１９図は高濃度にアンチモンを添加したシ
リコン（Ｓｔ）からなるｎ形の単結晶基板（支持基板）
１に、抵抗率が高いＦＺ法によって形成されたシリコン
からなるｎ形の単結晶基板（デバイス形成用基板）２を
張り合わせた張り合わせ基板３にトランジスタを形成し
た図である。

この張り合わせ基板３において、デバイス形成用基板２
の表層部にはｐ形のベース領域４が設けられるとともに
、このベース領域４０表層部にはｎ形のエミッタ領域５
が設けられ、ｎｐｎトランジスタが形成されている。ま
た、前記エミッタ領域５上にはエミッタ（Ｅ）電極６が
、ベース領域４上にはベース（Ｂ）電極７が設けられて
いるとともに、デバイス形成用基板２の表面にはコレク
タ（Ｃ）電極８が設けられている。また、前記張り合わ
せ基板３の表面は絶縁膜９で被われている。

このような構造にあっては、前記張り合わせ基板３はゲ
ッタリング効果の小さい基板であることから、トランジ
スタ製造時の熱処理工程でデバイス形成用基板２の表層
部に、斜線で示すにように酸化積層欠陥１０が発生して
しまい、トランジスタ（デバイス）の特性が劣化してし
まう。

本発明の目的は熱処理プロセス中での不所望な重金属汚
染類をゲッタリングする効果を持つ張り合わせ基板を提
供することにある。

本発明の他の目的はデバイス形成領域に酸化積層欠陥等
の結晶欠陥の少ない良好な電気的特性を示す半導体装置
を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明の張り合わせ基板は、下記のいずれか
の手段、またはその組み合わせによって形成されるとと
もに、この張り合わせ基板に本発明の半導体デバイスが
製造される。

１、シリコン単結晶からなる２枚の基板の張り合わせ面
を同一面方位とし、所定の角度だけずらして接合させる
ことにより、その後のデバイス形成時の熱処理によって
張り合わされた２枚の基板の界面付近に所望密度のミス
フィツト転位を発生させ、不所望の重金属不純物等のゲ
ッタリングサイトとして使用させる。

２、接合させる２枚の基板の少なくとも一方にイオン注
入法等により高濃度の酸素を拡散した後拡散面側で張り
合わせ、その後の熱処理により、接合界面付近に所望密
度の酸素析出を生じさせ、形成されたバルク性の微小欠
陥等により、不所望の重金属汚染等をゲッタリングさせ
る。

３、接合させる基板の一方を全体に高酸素濃度をもつ基
板（例えばＣＺ基板）とし、その後の熱処理により、デ
バイス形成以外の領域に酸素析出を生じさせ、形成され
たバルク性の微小欠陥等により、不所望の重金属不純物
等をゲッタリングさせる。

４、接合させる基板界面の少なくとも一方にイオン注入
、レーザ照射、高濃度リン拡散、ポリシリコン・バック
・コーティングなどにより格子歪や欠陥層を形成した後
に接合し、その後の熱処理時に、不所望の重金属不純物
等をゲッタリングさせる。

５、一方の基板の接合に供されない面に上記第４項と同
様の方法で格子歪や欠陥層等を形成した後に基板を接合
し、その後の熱処理時に、不所望の重金属不純物等をゲ
ッタリングさせる。

（作用） 上記した手段によって形成された本発明の張り合わせ基
板は、デバイス形成領域すなわち活性層領域以外に格子
歪や欠陥層からなるゲッタリングサイトが形成されるた
め、この張り合わせ基板を用いて半導体デバイスを形成
した場合、デバイス形成における熱処理工程で不所望な
重金属類の汚染をゲッタリングサイトでゲッターする作
用をもつ。

また、格子歪や欠陥層が張り合わせ基板の接合界面付近
に形成された場合や、デバイスとは反対側の接合基板側
に形成された場合には、勿論デバイス領域に悪影響を及
ぼさず、大きなゲッター効果を示す。

一方、格子歪や欠陥層が張り合わせ基板の界面のデバイ
ス形成側の基板中に形成されても、デバイス形成側の面
でなければ問題はなく、デバイス側に高酸素濃度基板を
使用しても、通常の熱処理工程でデバイス形成面からの
酸素の外方向拡散が生じることにより害がなくなる。

他方、本発明にあっては、２種類以上の上記手段を同時
に用いることにより、強力なゲッタリング効果が得られ
、また一方の格子歪や欠陥層の程度を緩和することによ
り、接合基板全体の強度を保持することができる。

したがって、本発明の張り合わせ基板を用いて製造され
た半導体デバイスは、重金属等の不純物汚染による特性
劣化は抑止されるため、特性の安定したものとなる。

〔実施例〕

以下図面を参照して本発明の実施例について説明する。

（第１実施例） 第１図は本発明の第１実施例による半導体デバイスの要
部を示す模式図、第２図は同じく張り合わせ基板の製造
に使用する２枚の単結晶基板を示す平面図、第３図は同
じく２枚の単結晶基板の重ね合わせ状態を示す模式的平
面図、第４図は同じ（張り合わせ基板の断面状態を示す
模式図、第５図は張り合わせ時のずれ角度とミスフィツ
ト転位密度との相関を示すグラフである。

この実施例では第２図〜第４図に示す方法で張り合わせ
基板３を製造した後、この張り合わせ基板３を用いて第
１図に示されるようなバイポーラトランジスタからなる
半導体デバイス１５を製造する。

張り合わせ基Ｆｉ３の製造においては、第２図に示され
るように２枚のシリコンからなる単結晶基板（ウェハ）
１．２が用意される。この単結晶基板１．２はその平坦
な表面がいずれも（１００）面からなる鏡面となってい
る。第２図における左側の単結晶基Ｆｉ１が厚さ数百μ
ｍ前後の支持基板１となり、右側の単結晶基板２が厚さ
百９ｍ前後のデバイス形成用基板２となる。これら２枚
の単結晶基板１．　２において、説明の便宜上＜１１０
〉方向に沿って縦横に直線を描いである。円周の一部を
直線的に切り欠いて形成された方向ｌ？ｉ！識面（オリ
エンチーシラン・フラット：０Ｆ）１６は、前記支持基
板１にあっては＜１１０＞方向に沿って延在しているが
、前記デバイス形成用基板２にあっては＜１１０＞方向
に対してθはとずれている。したがって、前記支持基板
１上にデバイス形成用基板２を方向認識面１６を合わせ
るようにして重ねかつウェハ張り合わせ技術で行なわれ
る加熱処理を施した場合、第３図に示されるように、支
持基板１を対してデバイス形成用基１２は面方位がずれ
角θだけずれて張り合わされることになる。この結果、
張り合わせ基板３における支持基板１とデバイス形成用
基板２との接合面は周期的な格子のミスマツチが生じ、
熱処理により第４図のＸ印で示すようにミスフィツト転
位１７が生じる。このミスフィツト転位１７は後の熱処
理工程で、不所望の重金属汚染のゲッタリングサイトと
して作用し、デバイス形成表面での汚染起因欠陥の発生
を防止する働きをもつようになる。

前記張り合わせ基板３における支持基Ｆｉ１とデバイス
形成用基板２との接合におけるミスオリエンテーション
角度、すなわちずれ角θは、本発明者によって得られた
データからθａ３Ｘ１０−５〜３１とする。すなわち、
第５図は基板接合時のミスオリエンチーシロン角度（度
）と、基板接合界面に発生するミスフィツト転位密度（
’ｙ／ｃｍ”）との相関を示すグラフであるが、重金属
不純物をゲッターするに必要にして充分なミスフィツト
転位密度を下限とし、アモルファス層とならないミスフ
ィツト転位密度を上限とした場合、前記ずれ角θは３　
Ｘ　１０−５〜３°程度となる。

そこで、このような張り合わせ基板３を用いてバイポー
ラデバイスやＭＯＳデバイスを製造する。

第１図は張り合わせ基板の界面にミスフィツト転位１７
を有する張り合わせ基板３を用いてバイポーラトランジ
スタを製造した例を示す、同図に示すように、張り合わ
せ基板３の支持基板１およびデバイス形成用基板２は、
いずれもｎ形のシリコン単結晶基板となっている。また
、前記デバイス形成用基板２の表層部にはｐ形のベース
領域４が設けられるとともに、このベース領域４の表層
部にはｎ形のエミッタ領域５が設けられ、ｎｐｎ　）ラ
ンジスタが形成されている。また、前記エミッタ領域５
上にはエミッタ（Ｅ）を極６が、ベース領域４上にはベ
ース（Ｂ）電極７が設けられているとともに、デバイス
形成用基板２の表面にはコレクタ（Ｃ）電極８が設けら
れている。また、前記張り合わせ基板３の表面は絶縁［
１９で被われている。

このような半導体デバイス１５にあっては、半導体デバ
イスの製造における熱処理時、張り合わせ基板３内に入
り込んだ重金属類は、基板界面のミスフィツト転位１７
によってゲッターリングされる結果、デバイスの能動層
となるデバイス形成用基板２の表層部に汚染重金属に起
因する結晶欠陥が発生しな（なり、デバイスの特性劣化
等は起きなくなる。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明の張り合わせ基板の製造方法によれば、基
板張り合わせ時、張り合わせ面の面方位がわずかにずれ
るようにして重ね合わせる結果、張り合わせ面に格子不
整合に起因するミスフィツト転位を発生させることがで
きるという効果が得られる。

（２）上記（１）により、本発明の張り合わせ基板の製
造方法によって製造された張り合わせ基板は、張り合わ
せ界面にミスフィツト転位群からなるゲッタリングサイ
トが形成される。したがって、この張り合わせ基板を使
用してデバイスを製造した場合、デバイス製造時の熱処
理時、前記ゲッタリングサイトは張り合わせ基板内に入
り込んだデバイス形成にとって不所望な汚染不純物、た
とえば重金属類をゲッターする結果、デバイス形成領域
に前記汚染不純物に起因する結晶欠陥は発生しなくなり
、特性の優れた半導体デバイスを製造できるという効果
が得られる。

（３）上記（１）〜（２）により、本発明によれば、汚
染不純物に起因する結晶欠陥発生解消によって、半導体
デバイスの製造歩留りの向上が達成できるため、製品コ
ストの低減が図れるという相乗効果が得られる。

（第２実施例） 第６図は第２実施例による張り合わせ基板の製造に使用
する２枚の単結晶基板を示す模式図、第７図は同じく２
枚の単結晶基板の重ね合わせ状態を示す模式図、第８図
は同じく張り合わせ基板の断面状態を示す模式図である
。

この実施例は、支持基板ｌとして張り合わせ面に高酸素
濃度拡散層２０を有するものを使用してゲッタリングサ
イトを形成する例である。

この実施例では、第６図に示されるように、平坦面が結
晶的に（１００）面となるｎ形のシリコン単結晶基板か
らなる支持基Ｆｉｌおよびデバイス形成用基板２が用意
される。前記支持基板１は張り合わせ面の表面に点々群
で示されるように高酸素濃度拡散層２０が形成されてい
る。酸素濃度は、たとえば５〜１６Ｘ１０”ｃｍ−”と
高濃度となっている。また、前記高酸素濃度拡散層２０
は拡散によって数μｍの深さに亘って設けられている。

つぎに、前記支持基板１およびデバイス形成用基板２は
、第７図に示されるように、前記高酸素濃度拡散層２０
が張り合わせ面倒となるように重ねられる。その後、加
熱処理にて支持基板ｌとデバイス形成用基板２の張り合
わせが行なわれる。

この結果、第８図に示されるように、張り合わせ基板３
の張り合わせ界面部分には、Ｘ印で示されるように酸素
析出層２１が形成される。この酸素析出層２１はゲッタ
リングサイトとして作用する。

このようなゲッタリングサイトを有する張り合わせ基板
３を用いることにより、デバイス製造時結晶欠陥が能動
層内に発生しなくなり、品質の安定した半導体デバイス
を製造できる。

（第３実施例） 第９図は本発明の第３実施例による張り合わせ基板の製
造に使用する２枚の単結晶基板を示す模式図、第１Ｏ図
は同じく２枚の単結晶基板の重ね合わせ状態を示す模式
図、第１１図は同じく張り合わせ基板の断面状態を示す
模式図である。

この実施例は、前記第２実施例が高酸素素度拡散層２０
を支持基板１の表面にのみ設けた例であた例である。

この実施例では第９図に示されるように、平坦面が結晶
的に（１００）面となるｎ形のシリコン単結晶基板から
なる支持基Ｆ１．１およびデバイス形成用基板２が用意
される。前記支持基板１は酸素濃度が５〜１５Ｘ１０１
？ｃｍ−３となる高酸素濃度の基板となっている（点々
は酸素濃度が高いことを示す、）、シたがって、前記支
持基板１とデバイス形成用基板２を第１０図に示される
ように重ね合わせ、第１１図に示されるように加熱処理
にて両者を張り合わせると、支持基板１の全体に×印で
示されるように酸素析出部２２が形成され、支持基板ｌ
の全体がゲッタリングサイトとして作用するようになる
。

（第４実施例） 第１２図は本発明の第４実施例による張り合わせ基板の
製造に使用する２枚の単結晶基板を示す模式図、第１３
図は同じく２枚の単結晶基板の重ね合わせ状態を示す模
式図、第１４図は同じく張この実施例は、単結晶基板の
張り合わせ面に格子歪や結晶欠陥層等のゲッタリングサ
イトをあらかじめ形成しておき、その後、基板の張り合
わせを行なって張り合わせ基板３を形成する例である。

支持基板１およびデバイス形成用基板２は第１実施例と
同様に表面が（１００）結晶面となるシリコン基板とな
っている。そして、前記支持基板１の張り合わせ面には
、イオン注入、レーザ照射。

高濃度リン拡散などの方法により、Ｘ印で示されるよう
に格子歪または欠陥層からなる欠陥部２３が形成されて
いる。そして、基板の張り合わせにあっては、第１３図
に示されるように、前記支持基板１の欠陥部２３が設け
られた面倒にデバイス形成用基板２が重ね合わされる。

つぎに、加熱処理によって支持基板ｌとデバイス形成用
基［２の張り合わせが行なわれる。この張り合わせにお
いて、第１４図に示されるように、前記支持基Ｆｉ１と
デバイス形成用基板２の張り合わせ界面にｘ印で示され
るようにゲッタリング２（第５実施例） 第１５図は本発明の第５実施例による張り合わせ基板の
製造に使用する２枚の単結晶基板を示す模式図、第１６
図は同じく２枚の単結晶基板の重ね合わせ状態を示す模
式図、第１７図は同じく張り合わせ基板の断面状態を示
す模式図、第１８図は同じく半導体素子の要部を示す模
式図である。

この実施例は前記第４実施例と同様に支持基板１の一面
に欠陥部２３を設け、その後基板の張り合わせを行なう
例であるが、この例では張り合わせ面ではなく、基板の
張り合わせが行なわれた後に露出面となる面に前記欠陥
部２３を設けた例である。すなわち、この例では、所望
の条件を満たす支持基板ｌおよびデバイス形成用基板２
を用意した後、前記支持基板１の張り合わせ面に対して
裏側となる反対の面にｘ印で示すように欠陥部２３を形
成し、その後、第１６図に示されるように、鼻持基板１
とデバイス形成用基板２を重ね合わせ、さらに加熱処理
して第１７図に示されるように、板３の半導体デバイス
を形成しない裏面のＸ印で示された部分がゲッタリング
サイト２４として作用する。

第１８図は、裏面にゲッタリングサイト２４を有する張
り合わせ基板３を用いて製造した半導体デバイス１５を
示す図である。この半導体デバイス１５は、ｎ形のシリ
コンからなるデバイス形成用基板２の表層部にｐ形のベ
ース領域４を、そしてこのベース領域４の表層部にｎ形
のエミッタ領域５を有し、デバイス形成用基板２下部お
よび支持基板１がコレクタ領域となるバイポーラトラン
ジスタとなっている。同図において６がエミッタｉｉ極
、７がベース電極、８がコレクタ電極、９が絶縁膜であ
る。前記コレクタ電極８に対面する支持基板１の表層部
にはＸ印で示されるような欠陥部２３が存、在しかつこ
の領域が重金属類不純物をゲッタリングしている。この
領域は電流の流れに支障を来たさない領域であれば良い
ことから、欠陥部２３の存在はバイポーラ特性に何等悪
影響を与えず、特性は安定する。

ところで、ゲッターリング手法の一つとして、ポリシリ
コン・バック・コーティングがある。これは、シリコン
表面にポリシリコン膜を形成し、その後熱処理すること
によって行われる。すなわち、シリコン表面にポリシリ
コン膜を形成しておくと、両者間に格子定数の違いによ
って不整合が生じ、熱処理時転位や歪が生じてゲッタリ
ングサイトが形成される。

ポリシリコンのコーティングを低圧下で行う場合、ウェ
ハの表裏面は露出状態で行われる結果、コーティングは
全面に行われる。したがって、２枚のシリコン単結晶基
板を張り合わせてからポリシリコンをデポジットすると
、張り合わせ基板の裏面ばかりか主面にもコートされて
しまい、その後主面のポリシリコン膜を除去する除去工
程が必要となる。また、このポリシリコンコートで表面
が汚染されることもある。そこで、ポリシリコンコート
技術を第５実施例に適用すれば、張り合わせ後にポリシ
リコンのコーティングがなされないため、張り合わせ基
板の主面が汚染されるようなことはない、このような第
５実施例に好適な例としては、たとえば、支持基板１と
して高濃度アンチモン添加基板を用い、デバイス形成用
基板２として抵抗率が高くゲッタリング効果の小さいＦ
Ｚ結晶からなる基板を用いる例がある。そして、この第
５実施例によれば、主面がクリーンな張り合わせ基板を
提供することができる。

以上本発明者によってなされた発明を第１実施例乃至第
５実施例に基づき具体的に説明したが、本発明は上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコン単結晶基板
の張り合わせ技術に適用した場合について説明したが、
それに限定されるものではな（、シリコン単結晶基板と
化合物半導体基板の張り合わせ技術には適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

本発明の張り合わせ基板は、接合基板内のデバイス形成
領域以外に格子歪や結晶欠陥からなるゲッタリングサイ
ト領域が形成されているため、熱処理工程で前記ゲッタ
リングサイトが結晶内に入り込んだ不所望な重金ｇ類を
ゲッターするため、デバイス領域での酸化積層欠陥等の
結晶欠陥の少ない半導体デバイスが得られる。特に相互
に張り合わされる基板の面方位をわずかにずらして張り
合わせ基板を形成する方法では、クリーンな状態でミス
フィツト転位が形成できるので好ましい。

また、本発明の張り合わせ基板は、格子歪や結晶欠陥を
形成する場所が限定されていることにより、張り合わせ
基板全体の強度を保持することができる。

したがって、本発明の張り合わせ基板を用いて製造され
た半導体デバイスは、不純物汚染に基づく結晶欠陥がデ
バイス領域に形成されないため、

【図面の簡単な説明】

第１図は本発明の第１実施例による半導体デバイスの要
部を示す模式図、 第２図は同じく張り合わせ基板の製造に使用する２枚の
単結晶基板を示す平面図、 第３図は同じく２枚の単結晶基板の重ね合わせ状態を示
す模式的平面図、 第４図は同じく張り合わせ基板の断面状態を示す模式図
、 第５図は張り合わせ時のずれ角度とミスフィツト転位密
度との相関を示すグラフ、 第６図は第２実施例による張り合わせ基板の製造に使用
する２枚の単結晶基板を示す模式図、第７図は同じく２
枚の単結晶基板の重ね合わせ状態を示す模式図、 第８図は同じく張り合わせ基板の断面状態を示す模式図
、 第９図は第３実施例による張り合わせ基板の製造に使用
する２枚の単結晶基板を示す模式図、第１０図は同じく
２枚の単結晶基板の重ね合わせ状態を示す模式図、 第１１図は同じく張り合わせ基板の断面状態を示す模式
図、 第１２図は第４実施例による張り合わせ基板の製造に使
用する２枚の単結晶基板を示す模式図、第１３図は同じ
く２枚の単結晶基板の重ね合わせ状態を示す模式図、 第１４図は同じく張り合わせ基板の断面状態を示す模式
図、 第１５図は第５実施例による張り合わせ基板の製造に使
用する２枚の単結晶基板を示す模式図、第１６図は同じ
く２枚の単結晶基板の重ね合わせ状態を示す模式図、 第１７図は同じく張り合わせ基板の断面状態を示す模式
図、 第１８図は第５実施例による半導体素子の要部を示す模
式図、 第１９図は従来の半導体素子の要部を示す模式％式％ （デバイス形成用Ｍｖｉ）、３・・・張り合わせ基板、
４・・・ベース領域、５・・・エミッタ領域、６・・・
エミッタ電橋、７・・・ベース電極、８川コレクタ電極
、９・・・絶縁膜、ｌＯ・・・酸化積層欠陥、１５・・
・半導体デバイス、１６・・・方向認識面、１７川ミス
フィツト転位、２０・・・高酸素濃度拡散層、２１・・
・酸素析出層、２２・・・酸素析出部、２３・・・欠陥
部、２４・・・ゲッタリングサイト。 第　　１ 図 第　　３　　図 文 第　　５ 図 １７−ミス７イ１卜転１ｆＬ １ｒｕｔｌｓ’ｒｎミｎリエンデーシヲン角攬ｃ）Ｉ＞
第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、少なくとも２枚の単結晶基板が張り合わされた張り
   合わせ基板の一方の単結晶基板にデバイスが形成されか
   つ当該基板または他方の単結晶基板または張り合わせ界
   面にゲッタリングサイトが設けられていることを特徴と
   する半導体デバイス。 ２、いずれも主面の結晶面が同一となる少なくとも２枚
   の単結晶基板を張り合わせてなる張り合わせ基板であっ
   て、前記一方の基板全体または張り合わせ界面もしくは
   露出面に格子歪や結晶欠陥を有するゲッタリングサイト
   が形成されていることを特徴とする張り合わせ基板。 ３、主面の結晶面が同一となる少なくとも２枚の単結晶
   基板を重ね合わせ、その後加熱処理して両者を張り合わ
   せる張り合わせ基板の製造方法であって、前記単結晶基
   板はその重ね合わせ時結晶の面方位を一致させずにずら
   して重ね合わせることを特徴とする張り合わせ基板の製
   造方法。 ４、前記単結晶基板の重ね合わせ時の面方位のずれ角度
   θは前記単結晶基板の張り合わせ面の結晶面が（１００
   ）面の場合、３×１０＾−＾５〜３゜となっていること
   を特徴とする特許請求の範囲第１項記載の張り合わせ基
   板の製造方法。 ５、主面の結晶面が同一となる少なくとも２枚の単結晶
   基板を重ね合わせ、その後加熱処理して両者を張り合わ
   せる張り合わせ基板の製造方法であって、前記基板の一
   方全体または表面に高濃度の酸素を拡散させ、その後基
   板の張り合わせを行うことを特徴とする張り合わせ基板
   の製造方法。 ６、前記酸素の濃度は５〜１５×１０＾１＾７ｃｍ＾−
   ＾２となっていることを特徴とする特許請求の範囲第５
   項記載の張り合わせ基板の製造方法。 ７、主面の結晶面が同一となる少なくとも２枚の単結晶
   基板を重ね合わせ、その後加熱処理して両者を張り合わ
   せる張り合わせ基板の製造方法であって、前記基板の一
   方の少なくとも表面に格子歪や結晶欠陥層を形成した後
   、基板の張り合わせを行うことを特徴とする張り合わせ
   基板の製造方法。