FR2845076A1 - Substrat semi-conducteur et procede de fabrication - Google Patents

Substrat semi-conducteur et procede de fabrication Download PDF

Info

Publication number
FR2845076A1
FR2845076A1 FR0309138A FR0309138A FR2845076A1 FR 2845076 A1 FR2845076 A1 FR 2845076A1 FR 0309138 A FR0309138 A FR 0309138A FR 0309138 A FR0309138 A FR 0309138A FR 2845076 A1 FR2845076 A1 FR 2845076A1
Authority
FR
France
Prior art keywords
semiconductor substrate
substrate
semiconductor
notch
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0309138A
Other languages
English (en)
Inventor
Toshiaki Iwamatsu
Shigenobu Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of FR2845076A1 publication Critical patent/FR2845076A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Un substrat à couche de SOI dans laquelle est formée une couche SOI (32) a une encoche (32a) de direction cristallographique <100> et une encoche (32b) de direction cristallographique <110>. On assemble ce substrat et un substrat support (1) en faisant coïncider l'encoche (32a) de direction <100> et une encoche (1a) de direction <110> du substrat support, tandis que l'autre encoche (32b) du substrat de SOI est accouplée à un élément de guidage de l'appareil de fabrication pour éviter une erreur de positionnement. Il est ainsi possible de fabriquer sur un substrat SOI un transistor MOS capable de fournir un courant plus élevé.

Description

SUBSTRAT SEMI-CONDUCTEUR ET PROCEDE DE FABRICATION
La présente invention concerne un substrat semi-conducteur et
un procédé de fabrication de celui-ci.
Dans un substrat Silicium sur Isolant ou Semi-conducteur sur 5 Isolant (SOI) classique, une couche consistant en une pellicule d'oxyde est formée sur une surface principale d'un substrat support consistant par exemple en un substrat en silicium, et une couche SOI est formée sur la surface supérieure de la couche consistant en une pellicule d'oxyde. De telles couches de pellicules SOI et d'oxyde sont formées en assemblant 10 sur le substrat support une couche SOI de substrat qui a un substrat en silicium avec une pellicule d'oxyde formée sur sa surface principale, et en
enlevant ensuite une partie de celle-ci.
Après que le substrat support et le substrat SOI ont été assemblés, une partie non désirée du substrat SOI est enlevée en adoptant un 15 procédé tel que ceux appelés SMART CUT (marque déposée) ou ELTRAN
(marque déposée); voir le Document de Brevet 1 mentionné ci-dessous.
Lorsqu'on forme un transistor MOS (Métal Oxyde Semiconducteur) dans la couche SOI de substrat, on fait en sorte que sa direction de canal soit parallèle à une direction cristallographique <100> de la 20 couche SOI, par exemple. On sait que le fait de disposer la direction de canal parallèlement à la direction cristallographique <100> améliore d'environ 15% la capacité de fourniture de courant du transistor MOS à canal
P et réduit également l'effet de canal court.
On pense que la capacité de fourniture de courant est améliorée 25 du fait que la mobilité des trous dans la direction cristallographique <100> est plus grande que celle dans la direction cristallographique <110>, et que l'effet de canal court est réduit du fait que la valeur du coefficient de diffusion du bore dans la direction cristallographique <100> est inférieure
à celle dans la direction cristallographique <110>.
D'autre part, avec des substrats SOI, le substrat à couche de SOI, dans laquelle des couches de SOI et d'oxyde sont formées, peut être assemblée au substrat support avec leurs directions cristallographiques 5 décalées mutuellement de 45 (ou 135 ). De façon spécifique, les deux substrats sont assemblés d'une manière telle qu'une direction cristallographique <100> de la couche SOI et une direction cristallographique <110> du substrat support concident mutuellement. La raison est donnée ci-dessous. Des substrats (100) se clivent selon des plans cristallographiques {110}. Par conséquent, lorsque le substrat SOI et le substrat support sont assemblés de façon que la direction cristallographique <100> du premier concide avec la direction cristallographique <110> du second, le substrat peut être clivé, pour des expériences et des études, selon des 15 plans de clivage {110} du substrat support 1 qui forme une grande partie
de l'épaisseur du substrat. D'autre part, dans la couche SOI de substrat dont la direction cristallographique est décalée, un transistor MOS peut être formé de façon que sa direction de canal soit parallèle à une direction cristallographique <100>.
Ainsi, lorsque le substrat support 1 est clivé, il se rompt selon la
direction cristallographique <110>, tandis que la couche SOI de substrat se rompt selon la direction cristallographique <100>. De cette manière, l'assemblage des deux substrats avec leurs directions cristallographiques mutuellement décalées procure l'avantage consistant en ce qu'une section 25 dans la direction de canal du transistor MOS peut être mise à nu aisément.
La liste suivante donne une information de référence concernant l'art antérieur lié à la présente invention: Document de Brevet 1: Demande de brevet du Japon ouverte à 30 I'examen du public n 2002-134374, Document de Brevet 2: Demande de brevet du Japon ouverte à l'examen du public n 9153603 (1997), et Publication Hors Brevet 1: G. Scott et al. "NMOS Drive Current
Reduction Caused by Transistor Layout and Trench Isolation Induced 35 Stress", (US), IEDM, 1999.
Un substrat SOI classique est fabriqué par exemple par un
procédé indiqué ci-dessous.
Premièrement, on prépare un substrat à couche de SOI et un substrat support, qui sont tous deux un substrat (100) ayant un plan (100) 5 pour une surface principale. Ensuite, on forme une encoche (ou un méplat
d'orientation) sur un bord dans la direction cristallographique <100> du substrat à couche de SOI, et on forme une encoche (ou un méplat d'orientation) sur un bord dans la direction cristallographique <110> du substrat support. Ensuite, on assemble les deux substrats de manière que la direc10 tion cristallographique <100> de la couche SOI et la direction cristallographique <110> du substrat support concident mutuellement.
Dans ce processus d'assemblage, on assemble les deux substrats de façon que l'encoche du substrat support et l'encoche du substrat à couche de SOI concident mutuellement. Cependant, lorsque les deux 15 substrats sont positionnés en utilisant seulement ces encoches, la direction cristallographique <100> de la couche SOI et la direction cristallographique <110> du substrat support ne peuvent pas être alignées avec précision. Avec une telle erreur de positionnement entre substrats, la di20 rection de canal du transistor MOS ne peut pas être alignée précisément avec la direction cristallographique <100> de la couche SOI et un écart est occasionné entre les deux. Ceci vient du fait que des transistors MOS
sont formés sur la base de la position du substrat support.
La capacité de fourniture de courant des transistors MOS ne 25 peut alors pas être améliorée de façon satisfaisante. En outre, des variations de caractéristiques électriques se produiront parmi des transistors
MOS formés sur les surfaces de différents substrats SOI.
Un but de la présente invention est donc de procurer un substrat semiconducteur et un procédé de fabrication de celui-ci par lesquels la 30 capacité de fourniture de courant d'un transistor MOS puisse être
suffisamment améliorée.
Selon un premier aspect de la présente invention, un substrat
semi-conducteur comprend un premier substrat semi-conducteur et un second substrat semi-conducteur.
Le premier substrat semi-conducteur a une multiplicité d'entail-
les formées dans des parties de bord dans des directions cristallographiques, et le second substrat semi-conducteur a une entaille formée dans
une partie de bord dans une direction cristallographique.
Une première de la multiplicité d'entailles du premier substrat 5 semiconducteur et l'entaille du second substrat semi-conducteur sont
formées dans des directions cristallographiques différentes. Le premier et le second substrats semi-conducteurs sont assemblés l'un à l'autre avec la première de la multiplicité d'entailles du premier substrat semiconducteur et l'entaille du second substrat semi-conducteur en conci10 dence mutuelle.
Le premier substrat semi-conducteur a une multiplicité d'entailles et les premier et second substrats semi-conducteurs sont assemblés l'un à l'autre de manière qu'une première de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille du second substrat semi15 conducteur concident mutuellement. La première de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille du second substrat semi-conducteur sont positionnées dans des directions cristallographiques différentes. Par conséquent, lorsque les deux substrats sont assemblés l'un à l'autre en utilisant les entailles en concidence pour le po20 sitionnement, une autre entaille du premier substrat semi-conducteur peut être accouplée à une partie de guide de l'appareil de fabrication de substrat semi-conducteur, pour éviter une erreur de positionnement due à une rotation relative entre les substrats. Ceci permet de positionner les deux substrats avec une grande précision. Par conséquent, le substrat semi25 conducteur peut être clivé aisément de façon qu'une section orientée selon la direction de canal d'un transistor MOS soit mise à nu, et il est possible de former sur le substrat semiconducteur un transistor MOS ayant
une capacité de fourniture de courant remarquablement améliorée.
Selon un second aspect de la présente invention, un procédé de 30 fabrication de substrats semi-conducteurs comprend les étapes (a) à (d) suivantes. A l'étape (a), on prépare des premier et second substrats semiconducteurs. A l'étape (b), on assemble une surface principale du second substrat semi-conducteur à une surface principale du premier substrat semi-conducteur. A l'étape (c), on implante des ions d'oxygène à partir du 35 côté du premier substrat semi-conducteur dans un voisinage d'une partie dans laquelle les premier et second substrats semiconducteurs sont assemblés l'un à l'autre. A l'étape (d), on transforme en une couche d'oxyde, par un traitement thermique, la partie dans laquelle les ions
d'oxygène sont implantés.
Après que les premier et second substrats semi-conducteurs ont été assemblés, on implante des ions d'oxygène et on traite la partie soumise à l'implantation d'ions d'oxygène pour la transformer en une couche d'oxyde, par un traitement thermique. Ainsi, en assemblant les premier et second substrats semi-conducteurs avec des directions cristallographi10 ques mutuellement décalées, il est possible de former un substrat SOI qui comprend une couche SOI et un substrat support ayant des directions cristallographiques mutuellement décalées. En outre, le fait de former la couche d'oxyde par implantation d'ions d'oxygène et un traitement thermique, procure une couche SOI avec un niveau réduit de non-uniformité 15 d'épaisseur de la couche SOI. Le niveau réduit de non-uniformité d'épaisseur de la couche SOI améliore la capacité de fourniture de courant. Par conséquent, le substrat semi-conducteur peut être clivé aisément de façon qu'une section orientée selon la direction de canal d'un transistor MOS soit mise à nu, et il est possible de former sur le substrat semi20 conducteur un transistor MOS ayant une capacité de fourniture de courant
remarquablement améliorée.
Selon un troisième aspect de la présente invention, un procédé
de fabrication de substrat semi-conducteur comprend les étapes (a) à (e).
A l'étape (a), on prépare un premier substrat semi-conducteur ayant une 25 multiplicité d'entailles formées dans des parties de bord, dans des directions cristallographiques. A l'étape (b), on prépare un second substrat semi-conducteur ayant une entaille formée dans une partie de bord, dans une direction cristallographique qui est différente de la direction cristallographique d'une première de la multiplicité d'entailles du premier substrat 30 semi-conducteur. A l'étape (c), on assemble l'un à l'autre les premier et
second substrats semi-conducteurs, en utilisant la première de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille du second substrat semi-conducteur afin de positionner les premier et second substrats semi-conducteurs, avec une autre de la multiplicité d'entailles du 35 premier substrat semi-conducteur accouplé à une partie de guide d'un ap-
pareil de fabrication de substrats semi-conducteurs. A l'étape (d), on implante des ions d'oxygène à partir du côté du premier substrat semiconducteur dans un voisinage d'une partie dans laquelle les premier et second substrats semi-conducteurs sont assemblés l'un à l'autre. A 5 l'étape (e), on transforme en une couche d'oxyde, par un traitement thermique, la partie dans laquelle les ions d'oxygène sont implantés.
Après que les premier et second substrats semi-conducteurs ont été assemblées, on implante des ions d'oxygène et on traite la partie dans laquelle les ions d'oxygène sont implantés, pour la transformer en une 10 couche d'oxyde, par un traitement thermique. Par conséquent, en assemblant les premier et second substrats semi-conducteurs dans des directions cristallographiques mutuellement décalées, il est possible de former un substrat SOI qui comprend une couche SOI et un substrat support ayant des directions cristallographiques mutuellement décalées. En outre, le fait 15 de former la couche d'oxyde par implantation d'ions d'oxygène et le traitement thermique procure une couche SOI ayant un niveau réduit de nonuniformité d'épaisseur de la couche SOI. Le niveau réduit de nonuniformité d'épaisseur de la couche SOI améliore la capacité de fourniture de courant. Par conséquent, le substrat semi-conducteur peut être clivé aisé20 ment de façon qu'une section orientée dans la direction de canal d'un transistor MOS soit mise à nu, et il est possible de former sur le substrat semi-conducteur un transistor MOS ayant une capacité de fourniture de courant remarquablement améliorée. En outre, à l'étape (c), les premier et second substrats semi-conducteurs sont assemblés avec une autre de 25 la multiplicité d'entailles du premier substrat semiconducteur accouplé à une partie de guide de l'appareil de fabrication de substrats semiconducteurs. Ceci évite une erreur de positionnement due à une rotation relative entre les substrats. Par conséquent, les deux substrats peuvent être positionnés avec une grande précision et un transistor MOS ayant 30 une capacité de fourniture de courant suffisamment améliorée peut être
formé sur le substrat semi-conducteur, avec les deux substrats assemblés dans des directions cristallographiques mutuellement différentes. En outre, des variations de caractéristiques électriques sont moins susceptibles de se produire parmi des transistors MOS formés sur des substrats semi35 conducteurs différents.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels:
La figure 1 est une vue de dessus d'un substrat semiconducteur conforme à un premier mode de réalisation préféré; La figure 2 est une coupe du substrat semi-conducteur du premier mode de réalisation préféré; Les figures 3 à 5 sont des coupes montrant un processus d'as10 semblage pour former le substrat semi-conducteur du premier mode de réalisation préféré; La figure 6 est la vue de dessus d'un appareil de fabrication de substrats semi-conducteurs qui est utilisé dans le processus d'assemblage de substrats semi-conducteurs du premier mode de réalisation pré15 féré; La figure 7 est une coupe de l'appareil de fabrication de substrats semiconducteurs utilisés dans le processus d'assemblage de substrats semiconducteurs du premier mode de réalisation préféré; La figure 8 est un schéma représentant le processus d'assem20 blage de substrats semiconducteurs du premier mode de réalisation préféré; et Les figures 9 à 11 sont des coupes montrant un procédé de fabrication de substrats semiconducteurs conforme à un second mode de
réalisation préféré.
<Premier Mode de Réalisation Préféré> La figure 1 est la vue de dessus d'un substrat semi-conducteur conforme à ce mode de réalisation préféré. Ce substrat semi-conducteur 100 est un substrat (100) qui a un plan (100) pour sa surface principale (sur la figure 1, le cercle contenant un point à l'intérieur représente une 30 flèche qui montre la direction normale au plan (100)). La figure 2 montre
la coupe II-II correspondant à la figure 1.
Le substrat SOI 100 comprend un substrat support 1, consistant par exemple en un substrat en silicium, une couche d'oxyde 2 placée sur une surface principale du substrat 1, et une couche SOI 32 placée au35 dessus de la couche d'oxyde 2. Cette couche SOI 32 et la couche d'oxyde 2 sont formées en assemblant le substrat support 1 et un substrat SOI qui comporte un substrat en silicium et une pellicule d'oxyde formée sur sa surface principale, et en enlevant une partie de celle-ci. Bien que la couche SOI 32 et la couche d'oxyde 2 et le substrat support 1 aient de façon 5 générale approximativement le même diamètre, leurs diamètres peuvent être quelque peu différents les uns des autres en fonction du processus
de fabrication.
Des dispositifs à semi-conducteur, incluant des transistors MOS et des interconnexions entre eux, sont formés dans la surface de la cou10 che SOI 32. Le transistor MOS TR1 de la figure 1 est un exemple d'un tel dispositif à semi-conducteur. Dans le transistor MOS TR1, "S" désigne sa
source, "S" désigne son drain et "G" désigne sa grille.
Ce transistor MOS TR1 est formé de façon que sa direction de
canal soit parallèle à une direction cristallographique <100> de la couche 15 SOI 32.
Dans le substrat semi-conducteur 100, le substrat support 1 a
une encoche la formée dans une partie de bord, dans une direction cristallographique <110>, et la couche SOI 32 a une encoche 32a dans la direction cristallographique <100> et une encoche 32b dans la direction 20 cristallographique <110>.
On va maintenant décrire l'assemblage du substrat support et
du substrat SOI, en montrant à titre d'exemple un procédé SMART CUT.
Avant l'assemblage, on forme la couche d'oxyde 2 sur une surface d'un substrat SOI 320, et on forme une couche de défauts cristallins 25 DF par une implantation d'ions d'hydrogène IP2 dans une partie dont la profondeur est supérieure à celle de la couche d'oxyde 2, d'une valeur
égale à l'épaisseur DP1 de la couche SOI 32 (voir la figure 3).
Ensuite, comme représenté sur la figure 4, on assemble à une surface principale du substrat support 1 la couche d'oxyde 2 du substrat 30 SOI 320. Sur la figure 4, la position du plan d'assemblage est indiquée
par BD. On notera que le substrat support 1 et le substrat SOI 320 sont assemblés de façon que leurs directions cristallographiques <100> fassent mutuellement un angle de 45 ou 1350.
Ensuite, on applique un traitement thermique pour affaiblir la 35 couche de défauts cristallins DF et on sépare le substrat SOI 320 au ni-
veau de la couche de défauts cristallins DF, comme représenté sur la figure 5. A ce moment, les parties périphériques du substrat SOI 320, qui ne sont pas assemblées fermement, sont également enlevées. La figure 5
montre le plan de division, désigné par DT.
Ensuite, on applique à la structure un traitement thermique supplémentaire pour augmenter la force d'assemblage entre la couche SOI 32 et le substrat support 1, et on polit légèrement la surface de la couche SOI 32 pour enlever le résidu de la couche de défauts cristallins. On obtient de cette manière le substrat semi-conducteur 100 représenté sur les 10 figures 1 et 2. On décrira ensuite de façon plus détaillée le processus d'assemblage du substrat support 1 et du substrat SOI 320. On effectue le processus d'assemblage en utilisant un appareil de fabrication de substrats semi-conducteurs comme celui représenté par exemple sur les figu15 res 6 et 7. La figure 7 montre la coupe VII-VII correspondant à la figure 6. Cet appareil de fabrication comprend un support HD pour maintenir le substrat support 1, un guide de substrat GD2 utilisé comme un guide pour positionner le substrat SOI 320 à assembler, et un doigt 20 pneumatique AP pour aspirer et maintenir le substrat semi- conducteur. La
figure 6 montre le substrat SOI 320 avec une ligne en pointillés et représente clairement le substrat support 1 au-dessous.
Le support HD comporte une cavité HL ayant une profondeur DT2, dans laquelle le substrat support 1 est placé. Une partie en saillie 25 HLa est formée au bord de la cavité HL; le substrat 1 est placé dans cette cavité avec la partie en saillie HLa accouplée à l'encoche la ou ajustée
dans cette dernière.
Le guide de substrat GD2 est un élément de guidage qui est situé sur le support HD de façon à entourer la cavité HL. La partie en saillie 30 HLa s'étend également sur le guide de substrat GD2 de façon qu'il puisse
également être accouplé à l'encoche 32a du substrat SOI 320.
Le guide de substrat GD2 comprend une autre partie en saillie
GD1 qui peut être déplacée en avant et en arrière dans la direction de la flèche Q représentée dans les dessins. La partie en saillie GD1 peut être 35 déplacée pour faire saillie à partir du guide de substrat GD2 vers le subs-
trat SOI 320, de façon à pouvoir être accouplée à l'encoche 32b, de direction <110>, du substrat SOI 320. La partie en saillie GD1 et la partie en saillie HLa sont positionnées sur le guide de substrat GD2 sous un angle mutuel de 450. La partie en saillie GD1 est située à un niveau supérieur à 5 celui du substrat support 1 placée dans la cavité HL, de façon qu'elle ne
touche pas le substrat support 1 lorsqu'elle est déplacée.
Lorsqu'on utilise cet appareil de fabrication, on place la partie en saillie GD1 dans la position rétractée dans le guide de substrat GD2, on place le substrat support 1 dans la cavité HL du support HD, et on dé10 place ensuite la partie en saillie GD1 de façon qu'elle fasse saillie à partir du guide de substrat GD2. Ensuite, on transporte le substrat SOI 320 avec le doigt pneumatique AP et on le fait descendre sur le substrat support 1 de façon que l'encoche 32a et l'encoche 32b soient respectivement accouplées avec les parties en saillie HLa et GD1, et ensuite on assemble 15 le substrat SOI 320 et le substrat support 1. Ensuite, on rétracte la partie
en saillie GD1 à l'intérieur du guide de substrat GD2, et on tire vers le haut et on extrait avec le doigt pneumatique AP les substrats 1 et 320 assemblés.
Lorsque la profondeur DP2 de la cavité HL est dimensionnée de 20 façon à être inférieure à l'épaisseur du substrat support 1, le substrat support 1 placé dans la cavité HL fait légèrement saillie au-dessus de la surface du support HD. Dans ce cas, lorsque la partie en saillie GD1 est déplacée pour faire saillie à partir du guide de substrat GD2, le bas de la partie en saillie GD1 et la surface du substrat support 1 ne sont pas ex25 cessivement séparés l'un de l'autre, et le substrat SOI 320 peut alors être déposé tout en assurant l'accouplement entre l'encoche 32b et la partie
en saillie GD1.
Pendant ce processus d'assemblage des deux substrats, ils sont positionnés de façon que l'encoche la du substrat support 1 et l'encoche 30 32a du substrat SOI 320 concident mutuellement, tandis que l'encoche
32b du substrat SOI 320 est accouplée à la partie en saillie FD1 qui remplit la fonction d'un élément de guidage de l'appareil de fabrication de substrats semi-conducteurs.
On notera que l'expression "l'encoche la et l'encoche 32a con35 cident mutuellement" ne signifie pas que leurs formes concident parfai-
tement l'une avec l'autre. Par exemple, les profondeurs des deux encoches la et 32a dans la direction du rayon du substrat peuvent différer quelque peu l'une de l'autre. De plus, les angles au centre des deux encoches la et 32a, c'est-à-dire l'angle entre les deux côtés de chaque 5 forme "en éventail", peuvent différer quelque peu l'un de l'autre. L'encoche la et l'encoche 32a fonctionnent à condition que leurs formes concident mutuellement dans une mesure telle que le positionnement puisse
être réalisé avec précision.
Ainsi, la partie en saillie GD1 accouplée à l'encoche 32b limite 10 le mouvement de rotation du substrat SOI 320 dans la direction du plan du substrat, ce qui permet d'empêcher plus effectivement une erreur de positionnement due à la rotation relative entre les substrats, en comparaison avec un processus d'assemblage classique dans lequel des substrats sont positionnés en utilisant seulement les encoches la et 32a. Par 15 conséquent, les substrats peuvent être positionnés avec une haute précision, ce qui fait qu'un transistor MOS TRi ayant une capacité de fourniture de courant suffisamment améliorée peut être formé sur le substrat semi-conducteur, avec les deux substrats positionnés dans des directions cristallographiques mutuellement décalées. En outre, des variations de 20 caractéristiques électriques sont moins susceptibles de se produire parmi
des transistors MOS TRI formés sur différents substrats semiconducteurs.
On notera que le reste du processus de fabrication du substrat semiconducteur 100, autre que le processus d'assemblage, peut être ac25 compli en adoptant un autre procédé, comme un procédé ELTRAN, aussi
bien que le procédé SMART CUT.
Ce mode de réalisation préféré procure donc un substrat semiconducteur et un procédé de fabrication de celui-ci, dans lesquels l'encoche 32a de direction cristallographique <100> et l'encoche 32b de direc30 tion cristallographique <110> sont formées dans le substrat SOI 320 et les deux substrats 1 et 320 sont assemblés avec l'encoche 32a de direction cristallographique <100> et l'encoche la de direction cristallographique <110> du substrat support 1 en concidence mutuelle (voir la figure 8).
Comme indiqué ci-dessus, le substrat SOI 320 comporte les en-
coches 32a et 32b. Par conséquent, pendant que le substrat support 1 et le substrat SOI 320 sont positionnés en utilisant l'encoche la du substrat 1 et l'encoche 32a du substrat 320, l'encoche 32b du substrat SOI 320 peut être accouplée à un élément de guidage de l'appareil de fabrication 5 de substrats semi-conducteurs pour éviter une erreur de positionnement entre les substrats qui se produirait si les substrats tournaient l'un par rapport à l'autre. Ceci permet de positionner avec précision les deux substrats 1 et 320. Il en résulte qu'il est aisé de cliver le substrat semiconducteur de façon à mettre à nu une section orientée dans la direction 10 de canal d'un transistor MOS, et il est possible de former sur le substrat semi-conducteur un transistor MOS ayant une capacité de fourniture de
courant suffisamment améliorée.
Bien que ce mode de réalisation préféré ait montré un exemple dans lequel le substrat SOI 320 et le substrat support 1 sont assemblées 15 pour former un substrat SOI, la présente invention n'est pas limitée par cet exemple. Autrement dit, la présente invention peut également être appliquée à des substrats massifs qui n'ont pas de couche d'oxyde 2. Ainsi, la présente invention peut être appliquée à la formation d'un substrat massif dans lequel deux substrats massifs sont assemblés avec leurs di20 rections cristallographiques mutuellement décalées, de façon à former un substrat massif dont la direction cristallographique de surface diffère de
celle dans la partie plus profonde.
De plus, bien que ce mode de réalisation préféré ait montré un exemple dans lequel des encoches sont utilisées pour indiquer des direc25 tions cristallographiques, il est possible d'utiliser des entailles quelconques d'autres formes, comme des méplats d'orientation, pour montrer
les directions cristallographiques.
En outre, bien que ce mode de réalisation préféré ait montré un exemple dans lequel les encoches 32a et 32b sont formées dans le subs30 trat SOI 320 respectivement dans les directions cristallographiques <100> et <110>, l'invention n'est pas limitée par cet exemple. Les encoches 32a et 32b peuvent être formées dans des directions autres que les directions cristallographiques <100> et <110>, et elles peuvent être positionnées
mutuellement dans une autre relation.
<Second Mode de Réalisation Préféré> Ce mode de réalisation préféré montre un procédé convenant pour fabriquer des substrats SOI dans lesquels, comme représenté avec le substrat semi-conducteur 100 de la figure 1, un substrat SOI et un substrat support sont assemblés avec des directionscristallographiques mutuellement décalées.
Les figures 9 à 11 sont des coupes montrant un procédé de fabrication de substrats semi-conducteurs conforme à ce mode de réalisation préféré.
Premièrement, on prépare un substrat SOI 321 et un substrat 10 support 1, consistant tous deux en un substrat semi-conducteur qui a un plan (100) pour une surface principale, et on les assemble de manière qu'une direction cristallographique <100> du substrat SOI 320 et une direction cristallographique <110> du substrat support 1 concident mutuellement (voir la figure 9). Sur la figure 9, la position du plan d'assemblage 15 est montrée en BD. A ce stade, il n'existe pas de couche d'oxyde sur le
substrat SOI 321 et le substrat support 1.
De préférence, dans ce processus d'assemblage, on forme une multiplicité d'encoches sur le bord du substrat SOI 321, comme on l'a montré dans le premier mode de réalisation préféré, et on positionne les 20 deux substrats avec précision en utilisant l'appareil de fabrication de substrats semi-conducteurs représenté sur les figures 6 et 7. Ce mode de
réalisation préféré n'est cependant pas limité à cet exemple.
Ensuite, on traite la surface du substrat SOI 321 par meulage,
polissage mécano-chimique (ou CMP), traitement chimique, ou autres, de 25 façon à amincir le substrat SOI 321 pour former un substrat semiconducteur 322 (voir la figure 10). L'épaisseur TH du substrat semiconducteur 322 peut être par exemple d'environ 100 à 1000 nm.
Ensuite, on applique une implantation d'ions d'oxygène IP1, à partir du côté du substrat semi-conducteur 322, dans la partie dans la30 quelle les deux substrats sont assemblés (dans un voisinage du plan
d'assemblage BD). Ensuite, on applique à la structure un traitement thermique à une température d'environ 1300'C à 14000C pour transformer la partie soumise à l'implantation d'ions d'oxygène en une couche d'oxyde 2.
La partie du substrat semi-conducteur 322 qui est laissée non oxydée 35 forme ainsi le substrat SOI 32 (voir la figure 11). La dose d'ions d'oxy-
gène peut être par exemple de 1 x 1017 à
1 x 1018 cm-2.
Conformément à ce mode de réalisation préféré, le substrat SOI 321 et le substrat support 1 sont assemblés avec leurs directions cristal5 lographiques mutuellement décalées, ils sont soumis à une implantation
d'ions d'oxygène, et font l'objet d'un traitement thermique pour transformer la partie dans laquelle des ions d'oxygène sont implantés, pour donner la couche d'oxyde 2.
Dans des procédés d'assemblage généraux, une couche d'oxyde 10 est formée sur une surface d'un substrat et ensuite ce substrat est assemblé à un autre substrat, sans la nécessité d'une implantation d'ions d'oxygène. Cependant, on peut éviter aisément un défaut d'uniformité de l'épaisseur de la couche de SOI en commandant de façon précise l'implantation d'ions d'oxygène, de façon à former un film mince avec une 15 épaisseur uniforme.
Ainsi, ce mode de réalisation préféré permet la fabrication d'un substrat SOI qui comporte le substrat SOI 32 dans lequel la non-uniformité de l'épaisseur du film est réduite. La non-uniformité réduite de l'épaisseur de la couche de SOI améliore la capacité de fourniture de courant. De 20 cette manière, le substrat semi-conducteur peut être clivé aisément de façon qu'une section orientée dans une direction de canal d'un transistor MOS soit mise à nu, et il est possible de former sur le substrat semiconducteur un transistor MOS ayant une capacité de fourniture de courant
remarquablement améliorée.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.

Claims (7)

REVENDICATIONS
1. Substrat semi-conducteur, caractérisé en ce qu'il comprend un premier substrat semi-conducteur (320) ayant une multiplicité d'entailles (32a, 32b) formées dans des parties de bord dans des directions cris5 tallographiques; et un second substrat semi-conducteur (1) ayant une entaille (la) formée dans une partie de bord dans une direction cristallographique; une entaille (32a) de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille (la) du second substrat semi-conducteur sont formées dans des directions cristallographiques différentes; et les 10 premier et second substrats semi-conducteurs sont assemblés l'un à l'autre avec la première (32a) de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille (la) du second substrat semi-conducteur en
concidence mutuelle.
2. Substrat semi-conducteur selon la revendication 1, caractéri15 sé en ce qu'un transistor MOS (TR1) est formé sur le premier substrat
semi-conducteur et ce transistor MOS est disposé de façon que sa direction de canal soit parallèle à une direction cristallographique <100> du premier substrat semi-conducteur, et en ce que les premier et second substrats semi-conducteurs sont assemblés avec leurs directions cristal20 lographiques mutuellement décalées de 450 ou 135 .
3. Substrat semi-conducteur selon la revendication 1, caractérisé en ce que le substrat semi-conducteur a une structure SOI (Silicium
sur Isolant ou Semi-conducteur sur Isolant).
4. Procédé de fabrication de substrats semi-conducteurs, carac25 térisé en ce qu'il comprend les étapes suivantes: (a) on prépare des premier et second substrats semi-conducteurs (1, 321); (b) on assemble une surface principale du second substrat semi-conducteur à une surface principale du premier substrat semi-conducteur; (c) on implante des ions d'oxygène à partir du côté du premier substrat semi-conducteur dans un 30 voisinage d'une région dans laquelle les premier et second substrats semiconducteurs sont assemblés l'un à l'autre; et (d) on transforme en une couche d'oxyde (2), par un traitement thermique, la partie dans laquelle les
ions d'oxygène sont implantés.
5. Procédé de fabrication de substrats semi-conducteurs selon 35 la revendication 4, dans lequel des directions cristallographiques des
premier et second substrats semi-conducteurs sont mutuellement décalées de 450 ou 135 .
6. Procédé de fabrication de substrats semi-conducteurs, caractérisé en ce qu'il comprend les étapes suivantes: (a) on prépare un pre5 mier substrat semi-conducteur (321) ayant une multiplicité d'entailles (32a, 32b) formées dans des parties de bord dans des directions cristallographiques; (b) on prépare un second substrat semi-conducteur (1) ayant une entaille (la) formée dans une partie de bord dans une direction cristallographique qui est différente de la direction cristallographique 10 d'une entaille (32a) de la multiplicité d'entailles du premier substrat semiconducteur; (c) on assemble l'un à l'autre les premier et second substrats semi-conducteurs en utilisant ladite entaille (32a) de la multiplicité d'entailles du premier substrat semi-conducteur et l'entaille (la) du second substrat semi-conducteur pour positionner les premier et second substrats 15 semi-conducteurs, tandis qu'une autre de la multiplicité d'entailles du premier substrat semi-conducteur est accouplée à une partie de guidage (GD1) d'un appareil de fabrication de substrats semi-conducteurs; (d) on implante des ions d'oxygène à partir du côté du premier substrat semiconducteur dans un voisinage d'une partie dans laquelle les premier et 20 second substrats semi-conducteurs sont assemblés l'un à l'autre; et (e) on transforme en une couche d'oxyde (2), par un traitement thermique, la
partie dans laquelle les ions d'oxygène sont implantés.
7. Procédé de fabrication de substrats semi-conducteurs selon la revendication 6, caractérisé en ce que la première (32a) des entailles 25 du premier substrat semi-conducteur et l'entaille (la) du second substrat semi-conducteur sont formées dans des positions mutuellement décalées
de 450 ou 135 .
FR0309138A 2002-09-30 2003-07-25 Substrat semi-conducteur et procede de fabrication Pending FR2845076A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002285160A JP2004119943A (ja) 2002-09-30 2002-09-30 半導体ウェハおよびその製造方法

Publications (1)

Publication Number Publication Date
FR2845076A1 true FR2845076A1 (fr) 2004-04-02

Family

ID=31987131

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0309138A Pending FR2845076A1 (fr) 2002-09-30 2003-07-25 Substrat semi-conducteur et procede de fabrication

Country Status (7)

Country Link
US (4) US20040061200A1 (fr)
JP (1) JP2004119943A (fr)
KR (1) KR100526387B1 (fr)
CN (1) CN1497669A (fr)
DE (1) DE10334836A1 (fr)
FR (1) FR2845076A1 (fr)
TW (1) TW200405397A (fr)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040148274A1 (en) * 1999-10-15 2004-07-29 Warnock Christopher M. Method and apparatus for improved information transactions
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7141457B2 (en) * 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations
KR100688546B1 (ko) * 2005-05-13 2007-03-02 삼성전자주식회사 디커플링 커패시터를 구비한 반도체 소자 및 그 제조방법
CN101174610B (zh) * 2006-11-03 2010-11-10 中芯国际集成电路制造(上海)有限公司 一种晶圆及利用该晶圆识别错误制程的方法
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
EP1993126B1 (fr) 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Procédés de fabrication d'un substrat semiconducteur
JP5190666B2 (ja) * 2007-07-25 2013-04-24 信越半導体株式会社 貼り合わせウェーハの回転角度の測定方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP4468427B2 (ja) 2007-09-27 2010-05-26 株式会社東芝 半導体装置の製造方法
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8736082B1 (en) 2008-10-25 2014-05-27 Hrl Laboratories, Llc Key structure and expansion enhanced alignment of self-assembled microstructures
US8288877B1 (en) * 2008-10-25 2012-10-16 Hrl Laboratories, Llc Actuator enhanced alignment of self-assembled microstructures
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
JP5665599B2 (ja) 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
KR102046761B1 (ko) 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
CN103151287B (zh) * 2013-02-20 2015-07-29 上海华力微电子有限公司 一种根据晶圆缺陷聚集位置判定问题制程范围的方法
CN104249992B (zh) * 2013-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
JP6321366B2 (ja) * 2013-12-16 2018-05-09 東京応化工業株式会社 積層体、積層体の製造方法、及び基板の処理方法
JP6487940B2 (ja) * 2014-11-27 2019-03-20 国立研究開発法人産業技術総合研究所 半導体パッケージ及びその製造方法
US9454171B2 (en) * 2015-01-07 2016-09-27 Delphi Technologies, Inc. Validation circuit for reference voltage shifted data
EP3272266A1 (fr) * 2015-04-30 2018-01-24 Olympus Corporation Dispositif d'endoscope
FR3036845B1 (fr) 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
US10829866B2 (en) * 2017-04-03 2020-11-10 Infineon Technologies Americas Corp. Wafer carrier and method
CN115107179B (zh) * 2022-08-29 2022-12-09 江苏京创先进电子科技有限公司 晶圆定位缺口切割方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JPH09223667A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 積層基板およびその製造方法
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
JPS5660061A (en) 1979-10-19 1981-05-23 Nec Corp Semiconductor device
JPH01241854A (ja) 1988-03-24 1989-09-26 Nippon Denso Co Ltd 半導体装置
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
DE69127582T2 (de) * 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
JPH0590117A (ja) 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH065569A (ja) 1992-06-17 1994-01-14 Ratsupu Master S F T Kk 半導体ウエハのチャック機構
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
JPH08213578A (ja) 1995-02-06 1996-08-20 Hitachi Ltd Ｓｏｉ基板及びその製造方法
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP2870492B2 (ja) 1995-09-28 1999-03-17 日本電気株式会社 Ｓｏｉ基板およびその製造方法
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
JPH09246505A (ja) 1996-03-01 1997-09-19 Hitachi Ltd 半導体集積回路装置
JPH11251206A (ja) 1998-02-26 1999-09-17 Nec Yamagata Ltd 半導体ウェーハ
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US20010038153A1 (en) * 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
FR2826378B1 (fr) * 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2004207606A (ja) * 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート
US6830962B1 (en) * 2003-08-05 2004-12-14 International Business Machines Corporation Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US7253034B2 (en) * 2004-07-29 2007-08-07 International Business Machines Corporation Dual SIMOX hybrid orientation technology (HOT) substrates
US7141457B2 (en) * 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JPH09223667A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 積層基板およびその製造方法
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
MATSUMOTO T ET AL: "Novel SOI wafer engineering using low stress and high mobility CMOSFET with >100<-channel for embedded RF/analog applications", INTERNATIONAL ELECTRON DEVICES MEETING 2002. IEDM. TECHNICAL DIGEST. SAN FRANCISCO, CA, DEC. 8 - 11, 2002, NEW YORK, NY : IEEE, US, 8 December 2002 (2002-12-08), pages 663 - 666, XP010626129, ISBN: 0-7803-7462-2 *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 576 (E - 1016) 21 December 1990 (1990-12-21) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 12 25 December 1997 (1997-12-25) *
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 09 4 September 2002 (2002-09-04) *
SAYAMA H ET AL: "Effect of >100< channel direction for high performance SCE immune pMOSFET with less than 0.15 /spl mu/m gate length", 5 December 1999, ELECTRON DEVICES MEETING, 1999. IEDM TECHNICAL DIGEST. INTERNATIONAL WASHINGTON, DC, USA 5-8 DEC. 1999, PISCATAWAY, NJ, USA,IEEE, US, PAGE(S) 657-660, ISBN: 0-7803-5410-9, XP010372079 *

Also Published As

Publication number Publication date
KR20040028483A (ko) 2004-04-03
US20080032486A1 (en) 2008-02-07
JP2004119943A (ja) 2004-04-15
US20080032487A1 (en) 2008-02-07
CN1497669A (zh) 2004-05-19
US20040061200A1 (en) 2004-04-01
KR100526387B1 (ko) 2005-11-08
US20060006423A1 (en) 2006-01-12
DE10334836A1 (de) 2004-04-15
US7291542B2 (en) 2007-11-06
TW200405397A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
FR2845076A1 (fr) Substrat semi-conducteur et procede de fabrication
EP1923912B1 (fr) Procédé de fabrication d&#39;une structure microtechnologique mixte
EP1576658B1 (fr) Procede de realisation de substrats mixtes et structure ainsi obtenue
EP1721333A1 (fr) Technique d&#39;amelioration de la qualite d&#39;une couche mince prelevee
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
FR2815772A1 (fr) Tranche de semi-conducteur, procede de fabrication et appareil de fabrication
WO2005004232A1 (fr) Procede d&#39;obtention concomitante d&#39;une paire de substrats recouverts d&#39;une couche utile
WO2005086228A1 (fr) Traitement thermique apres detachement smart-cut
FR2888400A1 (fr) Procede de prelevement de couche
FR2810448A1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
FR2907966A1 (fr) Procede de fabrication d&#39;un substrat.
EP1631982B1 (fr) Procede d&#39;obtention d&#39;une couche tres mince par amincissement par auto-portage provoque
WO2005013318A2 (fr) Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR2918792A1 (fr) Procede de traitement de defauts d&#39;interface dans un substrat.
EP2224476B1 (fr) Procédé d&#39;élaboration d&#39;un substrat hybride par recristallisation partielle d&#39;une couche mixte
FR2937797A1 (fr) Procede de fabrication et de traitement d&#39;une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
EP2676288A1 (fr) Procede de realisation d&#39;un support de substrat
FR2966285A1 (fr) Procédé de formation de circuits intégrés sur substrat semi conducteur contraint
WO2003009404A2 (fr) Transistor et procede de fabrication d&#39;un transistor sur un substrat sige/soi
US20050009296A1 (en) Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
FR2689682A1 (fr) Procédé de réalisation d&#39;une couche de silicium monocristalline sur un diélectrique enseveli.
FR3031236A1 (fr)
FR3027451A1 (fr) Substrat et procede de fabrication d&#39;un substrat
EP3996132A1 (fr) Procédé de formation d&#39;une structure de piégeage d&#39;un substrat utile