JP2742710B2 - 半導体ウェハ - Google Patents

半導体ウェハ

Info

Publication number
JP2742710B2
JP2742710B2 JP16353489A JP16353489A JP2742710B2 JP 2742710 B2 JP2742710 B2 JP 2742710B2 JP 16353489 A JP16353489 A JP 16353489A JP 16353489 A JP16353489 A JP 16353489A JP 2742710 B2 JP2742710 B2 JP 2742710B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
notch groove
notch
crystal orientation
straight line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16353489A
Other languages
English (en)
Other versions
JPH0329310A (ja
Inventor
孝夫 安江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16353489A priority Critical patent/JP2742710B2/ja
Priority to US07/462,525 priority patent/US5060043A/en
Publication of JPH0329310A publication Critical patent/JPH0329310A/ja
Priority to US07/745,803 priority patent/US5147824A/en
Application granted granted Critical
Publication of JP2742710B2 publication Critical patent/JP2742710B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0495—Making and using a registration cut

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体ウェハに関するものであり、特に
半導体ウェハの特定の結晶方位を識別するために、半導
体ウェハに設けられる、半導体ウェハの結晶方位識別用
マークの改良に関するものである。
［従来の技術］ 半導体ウェハには、結晶方位識別の基準となるオリエ
ンテーションフラットが設けられている。第６図は、オ
リエンテーションフラットが設けられた半導体ウェハの
平面図である。この半導体ウェハ１の主面２の面方位は
（100）である。この半導体ウェハ１の結晶方位の１つ
である＜110＞は、Ａで示す方向と、Ａで示す方向に対
して直角に交わるＢで示す方向にある。この半導体ウェ
ハ１の外周部の一部を、Ａで示す方向に沿って切断する
ことにより、半導体ウェハ１にオリエンテーションフラ
ット３が設けられる。オリエンテーションフラット３は
次の２つの働きをする。
まず１つは、半導体装置作製の際に行なわれるリソグ
ラフィにおいて、オリエンテーションフラット３は位置
合わせの基準となる。
もう１つは、半導体ウェハを個々の半導体チップにダ
イシングする際には、オリエンテーションフラット３が
基準となる。
しかしながら、半導体ウェハにオリエンテーションフ
ラットを設けると、以下のような問題を生じる。つま
り、オリエンテーションフラットは先ほど述べたように
位置合わせの基準となる。正確な位置合わせを行なうた
めには、オリエンテーションフラットはある程度の長さ
がなければならない。このため半導体ウェハにオリエン
テーションフラットを設ける際に、削られる半導体ウェ
ハの面積が大きくなる。これにより１枚の半導体ウェハ
上に形成できる半導体チップの数は少なくなる。
また、半導体ウェハにオリエンテーションフラットを
設けることにより、半導体ウェハの外周部は、曲線と直
線とによって規定されることになる。よって、オリエン
テーションフラットが設けられた半導体ウェハに熱処理
をすると、半導体ウェハの外周部は均一に膨張しないた
め、半導体ウェハ内部には応力が発生する。ところで、
形状が急変する部分のある部材に、力を加えると、その
部分に応力が集中するという現象が生じる。オリエンテ
ーションフラットが設けられた半導体ウェハも、オリエ
ンテーションフラットの部分で半導体ウェハの形状が急
変している。このため半導体ウェハを熱処理すると、オ
リエンテーションフラットの部分に応力が集中する。こ
れにより半導体ウェハのうちオリエンテーションフラッ
トの部分には、結晶欠陥が発生する。結晶欠陥は、スリ
ップラインとなって観察される。
第７図は、スリップラインが発生した半導体ウェハの
平面図である。半導体ウェハ４の主面５の面方位は（10
0）である。半導体ウェハ４の結晶方位の１つである＜1
10＞は、Ｃで示す方向と、Ｃの方向に対して直角の方向
であるＤで示す方向にある。オリエンテーションフラッ
ト６は、半導体ウェハ４の外周部の一部をＣで示す方向
に沿って切断することにより形成される。スリップライ
ン７は、半導体ウェハ４のうちオリエンテーションフラ
ット６の部分に現われている。スリップライン７は、Ｄ
で示す方向に延びている。半導体ウェハ４の外周部を規
定する曲線と不連続になる部分、すなちオリエンテーシ
ョンフラット６の部分は、先程説明したようにある程度
の長さがなければならない。よって、半導体ウェハ４の
熱処理の際に応力が集中する部分は広範囲となるので、
スリップライン７は広範囲に発生する。
オリエンテーションフラット以外の結晶方位識別用マ
ークを備えた半導体ウェハの先行技術として次の２つの
ものがある。
１つは、特開昭60−119709号公報に記載されている先
行技術である。この先行技術は、半導体ウェハに貫通孔
や半円形状の切欠き溝を設けている。この先行技術にお
いては、これらを半導体ウェハの結晶方位識別用のマー
クとしている。
具体的にその内容を以下説明する。特開昭60−119709
号公報には、３つの半導体ウェハが開示されている。１
つは、第８図に示すように、外周部が円形をした半導体
ウェハ８の中心部に、結晶方位識別用マークとして貫通
孔９を設けたものである。貫通孔９の形状は、二等辺三
角形である。二等辺三角形の同じ長さの辺と辺とが交わ
る部分が頂点10となっている。頂点10に対向する位置に
は辺11がある。辺11と頂点10とを結ぶ直線が、この半導
体ウェハ８の結晶方位を示しているものと思われる。
第８図に示す半導体ウェハ８においては、貫通孔９の
面積をオリエンテーションフラットを設けることにより
損失するウェハの面積よりも小さくしている。したがっ
て半導体ウェハの面積損失は、オリエンテーションフラ
ットが設けられた半導体ウェハよりも小さくできる。し
かし、頂点10と辺11との間の距離は短いので、貫通孔９
は結晶方位を正確に示さない。
また、半導体ウェハ８の外周部は円形なので、半導体
ウェハ８に熱処理をしても半導体ウェハ８の外周部は均
一に膨張する。よって、半導体ウェハ８内部には応力が
発生しないので、半導体ウェハ８にはスリップラインは
発生しない。
特開昭60−119709号公報に開示されている他の半導体
ウェハは、第９図に示すように、外周部が円形をした半
導体ウェハに結晶方位識別用マークとして貫通孔と切欠
き溝とを設けたものである。半導体ウェハ12の中心部に
は円形をした貫通孔13が設けられている。さらに半導体
ウェハ12の外周部には、半円形状をした切欠き溝214が
設けられている。貫通孔13と切欠き溝14とを結ぶ直線
が、この半導体ウェハ12の特定の結晶方位を示している
ものと思われる。この直線のうち両端の部分、つまり貫
通孔13と切欠溝14の部分しか半導体ウェハ12の面積は損
失していない。貫通孔13の切欠溝14は、結晶方位識別の
基準となる直線を特定するためのものだから、小さなも
のであっても構わない。よって、この結晶方位識別用マ
ークは、オリエンテーションフラットに比べ半導体ウェ
ハの面積損失を少なくできる。
切欠溝14は先程説明したように、小さなものであって
も構わない。したがって半導体ウェハ12の外周部は、円
形に近い形状なので、半導体ウェハ12に熱処理をして
も、半導体ウェハ12の外周部はほぼ均一に膨張する。よ
って半導体ウェハ12内部に発生する応力は小さいので、
切欠溝14に応力が集中しても、スリップラインは発生し
にくい。
特開昭60−119709号公報に開示されているさらに他の
半導体ウェハは、第10図に示すように、外周部が円形を
した半導体ウェハ15に結晶方位識別用マークとして貫通
孔を２つ設けたものである。半導体ウェハ15の外周部近
傍には貫通孔16と貫通孔17とが設けられている。貫通孔
16と貫通孔17とは、共に円形をしている。貫通孔16と貫
通孔17とを結ぶ直線が、この半導体ウェハ15の結晶方位
を示しているものと思われる。この半導体ウェハ15の面
積損失を少なくできる理由は、先ほど説明した第９図に
示す半導体ウェハ12と同じ理由である。また、この半導
体ウェハ15にスリップラインが発生しない理由は、先程
説明した第８図に示す半導体ウェハ８と同じ理由であ
る。
オリエンテーションフラット以外の結晶方位識別用マ
ークを備えた半導体ウェハの先行技術の他の１つは、特
開昭63−148614号公報に記載されている。この先行技術
は、以下のようにして、半導体ウェハに結晶方位識別用
マークを付けている。まず、外周部が円形をした半導体
ウェハの主表面の上からＸ線を半導体ウェハの主表面に
照射する。そして回折されたＸ線を検知器で測定するこ
とにより、この半導体ウェハの結晶方位を検知する。そ
して結晶方位を示すマークを半導体ウェハの表面に付け
る。この先行技術は、半導体ウェハの表面に結晶方位を
示すマークを付けるので、半導体ウェハの面積損失はな
い。また半導体ウェハの外周部の形状は円形なので、半
導体ウェハを熱処理しても、半導体ウェハの外周部は均
一に膨張する。よって、半導体ウェハ内部には応力が発
生しないので、半導体ウェハにはスリップラインは発生
しない。
［発明が解決しようとする課題］ 半導体ウェハは、棒状の状態の半導体をスライスする
ことにより作製する。この棒はかなり長いので、この棒
の長手方向に貫通孔を設けるのは困難である。このた
め、半導体ウェハに結晶方位識別用のマークとして貫通
孔を設ける特開昭60−119709号公報に記載の先行技術に
おいては、半導体ウェハにスライスした段階で、半導体
ウェハに貫通孔を設けなければならない。半導体ウェハ
１枚１枚に貫通孔を設けることは、半導体装置の生産効
率が悪くなる。
また、特開昭60−119709号公報に記載の先行技術のう
ち、第８図に示す結晶方位識別用マークは、先程説明し
たように、オリエンテーションフラットよりも半導体ウ
ェハの結晶方位を正確に示さない。この結晶方位識別用
マークが結晶方位を正確に示さないのは次の点からも言
える。すなわち、第８図に示す結晶方位識別用マーク
は、辺11と頂点10とを結ぶ直線で特定の結晶方位を示し
ている。しかし辺11と頂点10とを結ぶ直線は何通りもあ
るので、この結晶方位識別用マークは、この点からも結
晶方位を正確に示すことができない。
第９図に示す結晶方位識別用マークも同様である。つ
まり円形の貫通孔13と半円形状の切欠き溝14とを結ぶ直
線は何通りもあるので、結晶方位を正確に示すことがで
きない。第10図に示す結晶方位識別用マークも全く同じ
である。
また特開昭63−148614号公報に記載の先行技術は、先
程説明したように、半導体ウェハの表面に結晶方位を示
すマークを付けている。よってマークは、スライス加工
前の棒部材のときは付けられないので、マークは、半導
体ウェハの段階で付けなければならない。したがって、
この先行技術においても半導体ウェハ１枚１枚にマーク
を付けなければならないので、半導体装置の生産効率は
悪くなる。
また、特開昭63−148614号公報に記載の結晶方位識別
用マークは、どのようなマークを半導体ウェハの表面に
付けるか具体的に開示されていない。したがってこの先
行技術によっては、結晶方位を正確に示すことができる
か否かが不明である。
この発明はかかる従来の問題点を解決するためになさ
れたもので、その目的は、スライス加工前の棒部材の状
態のときでも容易に付けることができ、かつ半導体ウェ
ハの面積損失を少なくでき、かつスリップラインの発生
を抑える、特定の結晶方位を識別するためのマークを備
えた半導体ウェハを提供することである。
［課題を解決するための手段］ この発明は、特定の結晶方位を識別するためのマーク
を備えた半導体ウェハに関するものである。この発明に
従った半導体ウェハはオリエンテーションフラットを有
しておらず、外周部が円形となっている。
この発明の１つの局面においては、半導体ウェハの外
周部に間を隔てて第１の切欠溝と第２の切欠溝とを設け
る。第１の切欠溝および第２の切欠溝の各々は、頂点を
持つＶ字溝である。第１の切欠溝の頂点と第２の切欠溝
の頂点とを結ぶ直線が特定の結晶方位を識別するための
基準となっている。
この発明の他の局面においては、オリエンテーション
フラットを有していない半導体ウェハの円形外周部に結
晶方位を識別するためのマークとなる切欠溝を設ける。
この切欠溝は直角に交わる２つの切欠面によってその形
状が規定されており、かつこれら２つの切欠面はそれぞ
れ特定の結晶方位を示す。
［作用・効果］ この発明の１つの局面においては、半導体ウェハの外
周部に間を隔てて第１の切欠溝と第２の切欠溝とが設け
られている。そして、第１の切欠溝と第２の切欠溝とを
結ぶ直線が特定の結晶方位を識別するための基準となっ
ている。この直線のうち両端の部分、つまり切欠溝の部
分しか半導体ウェハの面積は損失していない。切欠溝は
結晶方位識別の基準となる直線を特性するためのものだ
から、小さなものであっても構わない。よって、この発
明の１つの局面によれば、半導体ウェハにオリエンテー
ションフラットを設ける場合に比べ、半導体ウェハの面
積損失を少なくできる。
また、切欠溝は先程説明したように小さなものであっ
ても構わない。したがって、半導体ウェハの外周部は円
形に近い形状になっている。このため半導体ウェハに熱
処理をしても、半導体ウェハの外周部はほぼ均一に膨張
するので、半導体ウェハ内部に発生する応力は小さい。
よって切欠溝に応力が集中しても、スリップラインは発
生しにくい。
さらに、切欠溝は、半導体ウェハの外周部に設けられ
るので、スライス加工前の棒部材の状態のときでも付け
られる。よって、切欠溝を結晶方位識別用マークにする
と、貫通孔や半導体ウェハの表面に付けられたマークを
結晶方位識別用マークにするのに比べ、半導体装置の生
産効率の向上を図ることができる。
この発明の他の局面においては、半導体ウェハの外周
部に結晶方位を識別するためのマークとなる切欠溝を設
ける。この切欠溝は直角に交わる２つの切欠面によっ
て、その形状が規定されている。そして、切欠溝を規定
する２つの切欠面と半導体ウェハの主面とが交わること
によって形成される直線が特定の結晶方位を識別するた
めの基準となっている。
面積損失を少なくするために、切欠き溝はあまり大き
くできない。よって切欠き面と半導体ウェハの主面とが
交わることによって形成される直線を長くすることはで
きない。したがって、オリエンテーションフラットより
はリソグラフィの際の位置合わせの精度は劣る。しかし
ながら、一方の切欠面と半導体ウェハの主面とが交わる
ことによって形成される直線（以下第１基準線という）
の直角方向には、他方の切欠面と半導体ウェハの主面と
が交わることによって形成される直線（以下第２基準線
という）がある。よって、半導体ウェハを個々のチップ
にダイシングする際には便利である。すなわち、ダイシ
ングは次のように行なえばよい。第１基準線を基準に、
半導体ウェハの表面に切込みを数本平行に入れる。次に
第２基準線を基準に、半導体ウェハの表面に切込みを数
本平行に入れる。このようにした半導体ウェハに曲げ応
力を掛け、個々のチップに分離する。
切欠溝は先程説明したようにあまり大きくない。した
がって、半導体ウェハの熱処理の際に、切欠溝にスリッ
プラインが発生しにくいのは、この発明の１つの局面と
同じである。
また、結晶方位識別用のマークが切欠溝なので、スラ
イス加工前の棒部材の状態のときでも容易に付けること
ができる。よって、貫通孔や半導体ウェハの表面に付け
られたマークを結晶方位識別用マークにするのに比べ、
半導体装置の生産効率は向上する。特に、この発明の他
の局面においては、半導体ウェハに切欠溝を１箇所設け
るだけなので、この発明の一つの局面に比べ半導体装置
の生産効率はさらにに向上する。
［実施例］ この発明に従った半導体ウェハの第１実施例を第１図
を用いて以下説明する。半導体ウェハ21の外周部は円形
をしている。円の直径は200mmである。この半導体ウェ
ハ21はシリコンからできており、主面22の面方位は（10
0）である。半導体ウェハ21の外周部には、第１の切欠
き溝23と第２の切欠き溝24とが設けられている。第１の
切欠き溝23および第２の切欠き溝24は、共にＶ字形をし
ている。第１切欠き溝23のＶ字形の頂点のところは底部
25となっている。第２の切欠き溝24のＶ字形の頂点のと
ころは底部26となっている。底部25と底部26とを結ぶ直
線27は、半導体ウェハ21の外周部を規定する円の直径上
にある。したがって底部25と底部26とを結ぶ直線27は、
半導体ウェハ21の外周部を規定する円の直径と同程度の
長さになっている。底部25と底部26とを結ぶこの直線27
が、Ｅで示す半導体ウェハ21の結晶方位の１つである＜
110＞を示している。なお、直線27は想像線である。よ
って半導体ウェハ21の上に直線27が描かれているわけで
はない。＜110＞を識別するためのマークである第１の
切欠き溝23、第２の切欠き溝24を半導体ウェハ21に設け
る方法を第5A図から第5D図を用いて説明する。
まず、第5A図に示すように、単結晶シリコン棒27を準
備する。単結晶シリコン棒27は外面が研摩されている。
次に、第5B図に示すように単結晶シリコン棒27にＸ線
を照射し、Ｘ線回折によって結晶方位＜110＞を検知す
る。そして第１の切欠き溝23の底部25と第２の切欠き溝
24の底部26とを結ぶ直線が、結晶方位＜110＞を示すよ
うに、単結晶シリコン棒27の外周部に第１の切欠き溝2
3、第２の切欠き溝24を設ける。第１の切欠き溝23、第
２の切欠き溝24は、単結晶シリコン棒27の母線に沿って
設けられる。なお、第5B図には、第２の切欠き溝24は現
われていない。
次に、第5C図に示すように、単結晶シリコン棒27の両
端をカットする。そして面方位（100）の面22を露出さ
せる。
次に、第5D図に示すように、単結晶シリコン棒27をス
ライスし、半導体ウェハ21にする。以上の工程により、
結晶方位＜110＞を識別するためのマークである第１の
切欠き溝23、第２の切欠き溝24が設けられた半導体ウェ
ハ21が作製される。
この実施例の特有の効果を以下説明する。第１図に示
すように、第１の切欠き溝23、第２の切欠き溝24はＶ字
形をしているので、その底部25、26はそれぞれ一義的定
まる。よって半導体ウェハ21の結晶方位を示す底部25と
底部26とを結ぶ直線27は一義的に定まる。よって、この
実施例によれば、半導体ウェハ21の結晶方位を正確に表
わすことができる。
この実施例においては、底部25と底部26とを結ぶ直線
27が半導体ウェハ21の特定の結晶方位を示している。し
たがって、底部と底部とを結ぶ直線が半導体ウェハの特
定の結晶方位に対して一定角度で交差するように切欠き
溝を設けた場合に比べて、リソグラフィにおける位置合
わせを容易に行なえる。
また、この実施例においては底部25と底部26とを結ぶ
直線27は、半導体ウェハ21の外周部を規定する円の直径
と同じ程度の長さになっている。これは通常のオリエン
テーションフラットよりも長い。したがってリソグラフ
ィにおいて、位置合わせを正確に行なえる。
さらに、オリエンテーションフラットが設けられた半
導体ウェハに熱処理をすると、半導体ウェハの外周部は
均一に膨張しないため、半導体ウェハが反ることがあ
る。特に半導体ウェハの外周部を規定する円の直径が、
200mm以上の半導体ウェハの場合は、ウェハが反る量は
無視できなくなる。これに対しこの実施例においては半
導体ウェハの外周部は円形に近い形状なので、熱処理の
際には半導体ウェハの外周部は均一に膨張する。よって
半導体ウェハの外周部を規定する円の直径が大きくなっ
ても、半導体ウェハの反りの問題はあまりない。
この実施例においては、底部25と底部26とを結ぶ直線
27が、半導体ウェハ21の外周部を規定する円の直径上に
来るように第１の切欠き溝23と第２の切欠き溝24とを設
けた。しかしながら、この発明においてはこれに限定さ
れるわけではなく、底部と底部とを結ぶ直線が、半導体
ウェハの外周部を規定する円の直径上に来ない位置に切
欠き溝を設けてもよい。
また第１の切欠き溝23、第２の切欠き溝24は特定の結
晶方位を識別するための基準となる直線27の両端を特定
するためのものだから、第１の切欠き溝23、第２の切欠
き溝24の深さは1mm程度あれば十分である。
この発明に従った半導体ウェハの第２実施例を第２図
を用いて以下説明する。半導体ウェハ31の外周部は円形
をしている。半導体ウェハ31はシリコンからできてい
る。主面32の面方位は（100）となっている。半導体ウ
ェハ31の外周部には、第１の切欠き溝33と第２の切欠き
溝34とが設けられている。第１の切欠き溝33、第２の切
欠き溝34は共にＶ字形をしている。第１の切欠き溝33の
Ｖ字形の頂点のところは、底部35となっている。第２の
切欠き溝34のＶ字形の頂点のところは、底部36となって
いる。底部35と底部36とを結ぶ直線37は、半導体ウェハ
31の外周部を規定する円の直径上にある。したがって底
部35と底部36とを結ぶ直線37は、半導体ウェハ31の外周
部を規定する円の直径と同程度の長さになっている。底
部35と底部36とを結ぶ直線37が、Ｆで示す半導体ウェハ
31の結晶方位＜110＞に対して一定の角度で交差するよ
うに第１の切欠き溝33、第２の切欠き溝34が設けられて
いる。この点が第１実施例と違うところである。なお、
直線37は想像線である。よって半導体ウェハ31の上に直
線37が描かれているわけではない。
このような位置に切欠き溝を設けると、半導体ウェハ
の熱処理の際に、切欠き溝のところに応力が集中して
も、スリップラインはオリエンテーションフラットが設
けられた半導体ウェハに比べ発生しにくい。
この発明に従った半導体ウェハの第３実施例を第３図
を用いて以下説明する。半導体ウェハ41は外周部が円形
をしている。主面42の面方位は（100）である。半導体
ウェハ41の外周部には、第１の切欠き溝43、第２の切欠
き溝44が設けられている。第１の切欠き溝43は、切欠面
47と切欠面48とによって規定されている。切欠面47と切
欠面48は直角に接している。直角に接しているところが
底部45となっている。第２の切欠き溝44は、切欠面49と
切欠面50とによって規定されている。切欠き面49と切欠
き面50とは直角に接している。直角に接しているところ
が底部46となっている。
底部45と底部46を結ぶ直線58が、Ｈで示す半導体ウェ
ハ41の結晶方位の１つである＜110＞を示している。切
欠き面48と切欠き面50とは同一平面上にある。切欠面4
8、50が、半導体ウェハ41の主面42と交わることによっ
て形成される直線も、Ｈで示す半導体ウェハ41の結晶方
位の１つである＜110＞を示している。
また切欠き面47が主面42と交わることによって形成さ
れる直線を延長した直線59は、Ｇで示す半導体ウェハ41
の結晶方位の１つである＜110＞を示している。切欠面4
9が主面42と交わることによって形成される直線を延長
した直線60も、Ｇで示す半導体ウェハ41の結晶方位の１
つである＜110＞を示している。
この実施例の特有の効果を以下説明する。第６図に示
すように、オリエンテーションフラット３が設けられた
半導体ウェハ１においてはＢで示す結晶方位＜110＞の
認識はオリエンテーションフラット３の直角方向を探す
ことにより行なっていた。これに対し、この実施例にお
いては、第３図に示すように、直線58がＨで示す結晶方
位＜110＞を示している。そして直線59、60がＧで示す
結晶方位＜110＞を示している。なお、直線58、59、60
は想像線である。よって半導体ウェハ41の上に直線58、
59、60が描かれているわけではない。
この発明に従った半導体ウェハの第４実施例を第４図
を用いて以下説明する。半導体ウェハ51の外周部は円形
をしている。また半導体ウェハ51はシリコンからできて
おり、主面52の面方位は（100）となっている。半導体
ウェハ51の外周部には切欠き溝53が設けられている。切
欠き溝53は、第１の切欠き面54と第２の切欠き面55とに
よって規定されている。第１の切欠き面54と第２の切欠
き面55とは直角に接している。第１の切欠き面54と主面
52とが交わることによって形成される直線を延長した直
線56は、Ｉで示す半導体ウェハ51の結晶方位の１つであ
る＜110＞を示している。また、第２の切欠面55と主面5
2とが交わることによって形成される直線を延長した直
線57は、Ｊで示す半導体ウェハ51の結晶方位の１つであ
る＜110＞を示している。なお、直線56、57は想像線で
ある。よって半導体ウェハ41の上に直線56、57が描かれ
ているわけではない。
この実施例においては、１つの切欠溝により、Ｉで示
す結晶方位＜110＞とＪで示す結晶方位＜110＞とを識別
できる。したがって、半導体ウェハ51を個々のチップに
ダイシングする際には次のように行なえばよい。まず、
直線56に沿って、半導体ウェハ51の表面に切込みを数本
平行に入れる。次に直線57に沿って、半導体ウェハ51の
表面に切込みを数本平行に入れる。このようにした半導
体ウェハ51に曲げ応力をかけ、個々のチップに分離す
る。
この実施例においては、直線56がＩで示す結晶方位＜
110＞を示し、直線57がＪで示す結晶方位＜110＞を示し
ている。しかしながらこの発明においてはこれに限定さ
れるわけではなく、直線56がＩで示す結晶方位＜110＞
に対して一定角度で交差し、かつ直線57がＪで示す結晶
方位＜110＞に対して一定角度で交差するように切欠溝
を設けてもよい。
【図面の簡単な説明】 第１図は、この発明に従った半導体ウェハの第１実施例
の平面図である。 第２図は、この発明に従った半導体ウェハの第２実施例
の平面図である。 第３図は、この発明に従った半導体ウェハの第３実施例
の平面図である。 第４図は、この発明に従った半導体ウェハの第４実施例
の平面図である。 第5A図から第5D図は、この発明に従った半導体ウェハの
製造方法を順に示す工程図である。 第６図は、結晶方位識別用のマークとしてオリエンテー
ションフラットが設けられた従来の半導体ウェハの平面
図である。 第７図はオリエンテーションフラットの部分にスリップ
ラインが発生している状態を示す図である。 第８図から第10図は、結晶方位識別用のマークとして貫
通孔等を用いた従来の半導体ウェハの平面図である。 図に示すように、21は半導体ウェハ、23は第１の切欠き
溝、24は第２の切欠き溝、27は直線、31は半導体ウェ
ハ、33は第１の切欠き溝、34は第２の切欠き溝、37は直
線、41は半導体ウェハ、43は第１の切欠き溝、44は第２
の切欠き溝、47、48、49、50は切欠き面、51は半導体ウ
ェハ、53は切欠き溝、54は第１の切欠き面、55は第２の
切欠き面、56、57、58、59、60は直線を示す。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】特定の結晶方位を識別するためのマークを
    備えた半導体ウェハにおいて、 前記半導体ウェハは、オリエンテーションフラットを持
    たない円形の外周部を有しており、 前記半導体ウェハの外周部には、間を隔てて第１の切欠
    溝と第２の切欠溝とが設けられており、 前記第１の切欠溝および前記第２の切欠溝の各々は、頂
    点を持つＶ字溝であり、 前記第１の切欠溝の頂点と前記第２の切欠溝の頂点とを
    結ぶ直線が特定の結晶方位を識別するための基準となる
    ことを特徴とする、半導体ウェハ。
  2. 【請求項２】特定の結晶方位を識別するためのマークを
    備えた半導体ウェハにおいて、 前記半導体ウェハは、オリエンテーションフラットを持
    たない円形の外周部を有しており、 前記半導体ウェハの外周部には、前記マークとなるべき
    切欠溝が形成されており、 前記切欠溝は直角に交わる２つの切欠面によってその形
    状が規定されており、かつこれら２つの切欠面はそれぞ
    れ特定の結晶方位を示すことを特徴とする、半導体ウェ
    ハ。
JP16353489A 1989-06-26 1989-06-26 半導体ウェハ Expired - Lifetime JP2742710B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16353489A JP2742710B2 (ja) 1989-06-26 1989-06-26 半導体ウェハ
US07/462,525 US5060043A (en) 1989-06-26 1990-01-09 Semiconductor wafer with notches
US07/745,803 US5147824A (en) 1989-06-26 1991-08-16 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16353489A JP2742710B2 (ja) 1989-06-26 1989-06-26 半導体ウェハ

Publications (2)

Publication Number Publication Date
JPH0329310A JPH0329310A (ja) 1991-02-07
JP2742710B2 true JP2742710B2 (ja) 1998-04-22

Family

ID=15775707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16353489A Expired - Lifetime JP2742710B2 (ja) 1989-06-26 1989-06-26 半導体ウェハ

Country Status (2)

Country Link
US (2) US5060043A (ja)
JP (1) JP2742710B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
EP0980098A1 (en) * 1998-08-11 2000-02-16 STMicroelectronics S.r.l. Semiconducting material substrate for use in integrated circuits manufacturing processes and production method thereof
US7007855B1 (en) 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
US9640486B2 (en) * 2007-06-13 2017-05-02 Conergy Ag Ingot marking for solar cell determination
US8348720B1 (en) 2007-06-19 2013-01-08 Rubicon Technology, Inc. Ultra-flat, high throughput wafer lapping process
US20110024879A1 (en) * 2009-07-28 2011-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce pre-alignment error using multi-notch pattern or in combination with flat side
JP2011219322A (ja) * 2010-04-12 2011-11-04 Sumitomo Electric Ind Ltd 炭化珪素基板
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
NZ747836A (en) 2017-01-31 2020-02-28 Illumina Inc Wafer alignment method and system
JP7075293B2 (ja) * 2018-06-22 2022-05-25 株式会社ディスコ 被加工物の加工方法
KR102191836B1 (ko) * 2019-04-30 2020-12-18 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
EP3891805B1 (en) * 2019-04-30 2023-09-27 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device having bent backside word lines
WO2020224612A1 (zh) * 2019-05-07 2020-11-12 徐州鑫晶半导体科技有限公司 自动侦测并卡控晶圆上缺陷的方法和系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1091925A (en) * 1976-12-07 1980-12-23 Frank R. Conibear Trigger for rotating frame traps
JPH0624199B2 (ja) * 1982-07-30 1994-03-30 株式会社日立製作所 ウエハの加工方法
JPS6045011A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 半導体ウエ−ハ及びその製造方法
JPS60119709A (ja) * 1983-11-30 1985-06-27 Fujitsu Ltd 円形半導体ウエハ−
JPS63108706A (ja) * 1986-10-27 1988-05-13 Toshiba Corp 半導体装置の製造方法
JPS63148614A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体製造装置
JPH01192121A (ja) * 1988-01-27 1989-08-02 Hitachi Cable Ltd 半導体ウエハ
JPH02130850A (ja) * 1988-11-10 1990-05-18 Hitachi Cable Ltd 半導体ウエーハのマーキング方法

Also Published As

Publication number Publication date
JPH0329310A (ja) 1991-02-07
US5060043A (en) 1991-10-22
US5147824A (en) 1992-09-15

Similar Documents

Publication Publication Date Title
JP2742710B2 (ja) 半導体ウェハ
JP6132621B2 (ja) 半導体単結晶インゴットのスライス方法
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
JP3213563B2 (ja) ノッチレスウェーハの製造方法
JPS6317243Y2 (ja)
EP0343720B1 (en) Semiconductor wafer and method of dividing it
WO2007010645A1 (ja) 窒化ガリウムウエハ
JP6153117B2 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
US4632884A (en) Marked single-crystal III-V group compound semiconductor wafer
US4775085A (en) Semiconductor wafer breaking apparatus
JP6950396B2 (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置の製造方法
JPH0745516A (ja) 基板の２面に位置合わせマークを形成する鋸切り法
US5639387A (en) Method for etching crystalline bodies
EP1705153A2 (en) Bevel dicing semiconductor components
EP1700341B1 (en) Wafer with optical control modules in ic fields
JP4630970B2 (ja) サファイヤ基板及びその製造方法
JPH02130850A (ja) 半導体ウエーハのマーキング方法
US20040135232A1 (en) Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
KR102466266B1 (ko) 단결정 웨이퍼의 표리 판정 방법
JP4681700B2 (ja) シリコンインゴットの結晶方位検出方法
JP2006086200A (ja) 半導体ウェハのダイシング方法
JPS61214421A (ja) 半導体ウエハ
WO2023243557A1 (ja) ＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法
JPH08172033A (ja) 半導体基板
EP0490186A2 (en) Pattern shift measuring method