JPH08172033A - 半導体基板 - Google Patents

半導体基板

Info

Publication number
JPH08172033A
JPH08172033A JP31322994A JP31322994A JPH08172033A JP H08172033 A JPH08172033 A JP H08172033A JP 31322994 A JP31322994 A JP 31322994A JP 31322994 A JP31322994 A JP 31322994A JP H08172033 A JPH08172033 A JP H08172033A
Authority
JP
Japan
Prior art keywords
wafer
notch
semiconductor substrate
main surface
identification mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31322994A
Other languages
English (en)
Inventor
Takashi Naganuma
孝 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31322994A priority Critical patent/JPH08172033A/ja
Publication of JPH08172033A publication Critical patent/JPH08172033A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

(57)【要約】 【目的】 半導体基板の表裏の識別が容易な半導体基板
の提供。 【構成】 結晶方位を識別する識別マークが設けられた
半導体基板であって、前記識別マークは主面側にのみ設
けられている。前記識別マークは一縁に設けられたノッ
チで形成されていて、ノッチは半導体基板の裏面側には
到達していない構造となっている。 【効果】 結晶方位を識別する識別マークは、半導体基
板の主面側にのみ設けられていることから、半導体基板
の表裏の識別が容易となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造に用いる
半導体基板、たとえば、シリコンで形成された半導体ウ
エハの結晶方位の目印に適用して有効な技術に関する。
【0002】
【従来の技術】IC(集積回路装置),LSI(大規模
集積回路装置)等半導体装置の製造においては、シリコ
ンで形成されたウエハ(半導体基板)が使用されてい
る。また、ウエハの表面は特定な結晶面が選択される。
このため、ウエハ表面の結晶方位を識別するために、円
形のウエハの一部を直線的に切り欠いたオリエンテーシ
ョンフラットやウエハの一縁をV字状に切り欠いたノッ
チが設けられている。
【0003】オリエンテーションフラットおよびノッチ
については、日刊工業新聞社発行「半導体製造装置用語
辞典」1991年9月28日発行、P96や「SEMI STA
NDARDS 1990 VOLUME3」のP168〜P1
71に記載されている。前者の文献には、オリエンテーシ
ョンフラットについては、「結晶方位や伝導型の判別お
よび位置合わせを容易にするためインゴットおよびウェ
ーハの外周に設けられたフラットな面。主オリフラと副
オリフラがある。」旨記載されている。また、ノッチに
ついては、「結晶方向の判別および整列を容易にするた
めインゴットおよびウェーハの外周に設けられた切りか
き。」である旨記載されている。
【0004】また、オリエンテーションフラットは円柱
状のインゴットを外径研削した後に形成される。オリエ
ンテーションフラットの加工については、電子情報通信
学会発行「電子情報通信ハンドブック」、昭和63年3月
30日発行、P433に記載されている。
【0005】
【発明が解決しようとする課題】半導体基板(ウエハ)
における結晶方位の判別に利用される識別目印(識別マ
ーク)として、ウエハの一縁に切り欠き(ノッチ)を設
ける構造が知られている。ノッチを設けたウエハは、オ
リエンテーションフラットを設けたウエハに比較して、
チップ(素子)の取得率が高い利点がある。また、前記
取得率は、ウエハの直径が大きくなる程高く、ノッチ付
きウエハの採用傾向は高まると考えられる。
【0006】従来のノッチ付きウエハにおけるノッチ
は、ウエハの主面(素子が形成されるデハイス面)から
裏面に亘って一様な断面を有する切り欠きとなってい
る。また、本出願人においては、結晶欠陥に起因する転
位による電流リーク関係の特性を向上させるため、たと
えば、主面を(100)面とするウエハにおいては、
(100)面に対して4度の傾きを有するようにウエハ
を製造して使用している。このようなウエハの使用にお
いては、ウエハの表裏の判別は重要なことである。しか
し、従来採用されているノッチやオリエンテーションフ
ラットの場合は、ノッチおよびオリエンテーションフラ
ットはウエハの表裏で同一パターンとして現れることか
ら、ウエハの表裏面の判別はできない。
【0007】また、従来のノッチを設けたウエハの場
合、ノッチがウエハの厚さ方向に貫通していることか
ら、ノッチ部分で欠け易い。
【0008】本発明の目的は、半導体基板の表裏の識別
ができる識別マークを有する半導体基板を提供すること
にある。
【0009】本発明の他の目的は、結晶方位を識別する
識別マーク部分で割れ,欠けが発生し難い機械的強度が
高い半導体基板を提供することにある。
【0010】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体基板は、
結晶方位を識別する識別マークが設けられた半導体基板
であって、前記識別マークは主面側にのみ設けられてい
る。前記識別マークは一縁に設けられたノッチで形成さ
れていて、ノッチは半導体基板の裏面側には到達してい
ない構造となっている。
【0012】本発明の他の実施例による半導体基板にお
いては、前記識別マークは窪みとなり、半導体基板の縁
には到達しない構造となっている。
【0013】本発明の他の実施例による半導体基板は、
周縁に結晶方位を識別するノッチが設けられた半導体基
板であって、前記ノッチは主面と裏面とでは異なる形状
となっている。
【0014】
【作用】上記した手段によれば、本発明の半導体基板
は、結晶方位を識別する識別マークが裏面側には到達し
ないノッチとして形成されていることから、半導体基板
の表裏面の識別が確実かつ容易となる。
【0015】また、本発明の半導体基板は、結晶方位を
識別する識別マークが裏面側には到達しないノッチとし
て形成されていることから、ノッチが設けられた半導体
基板周縁部分の機械的強度が高くなる。また、ノッチは
裏面に貫通していないことから、半導体基板の取り扱い
時、半導体基板の裏面側にノッチによる引っ掛かり部分
がないことから、引っ掛かりに起因する半導体基板の割
れ,欠けが発生しなくなる。
【0016】本発明の他の実施例による半導体基板にお
いては、前記識別マークは窪みとなり、半導体基板の縁
には到達しない構造となっていることから、前記実施例
の半導体基板と同様に半導体基板の表裏面の識別が確実
かつ容易となるとともに、識別マークが設けられた半導
体基板部分の機械的強度が高くなり、かつ割れ, 欠けが
発生しなくなる。
【0017】本発明の他の実施例による半導体基板は、
周縁に設けられたノッチは主面と裏面とでは異なる形状
となっていることから、半導体基板の表裏面の識別が確
実かつ容易となる。
【0018】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体ウエ
ハを示す斜視図、図2は本実施例の半導体ウエハを製造
する素材となるインゴットの斜視図、図3は本実施例の
半導体ウエハの製造においてインゴットをスライスして
得られたスライスドウエハを示す斜視図、図4は本実施
例の半導体ウエハの製造において主面側にのみノッチが
入れられたスライスドウエハを示す斜視図、図5は同じ
く主面側にのみノッチが入れられたスライスドウエハを
示す断面図、図6は本実施例の半導体ウエハの周縁部分
を示す一部拡大断面図である。
【0019】本実施例の半導体基板(ウエハ)1は、図
1に示すように、シリコン板で形成されている。ウエハ
1の主面(表面)は、各種の半導体回路素子(デバイ
ス)が形成されるデバイス面4となっている。このデバ
イス面4は、結晶の(100)面に対して4度傾斜する
面となっている。また、このウエハ1の一周縁にはウエ
ハ1の主面側にのみ形成されるノッチ2が形成されてい
る。このノッチ2は、従来のノッチのように、ウエハ1
の表裏に亘って延在する貫通構造とはならず、ウエハ1
の厚さ分の上部側にのみ設けられている。前記ノッチ2
は、たとえば、研削によって形成される。このノッチ2
の深さは、前記ウエハ1の主面(デバイス面)にデバイ
スが形成され、かつウエハ1の裏面が所定厚さ研削され
た場合でも、ウエハ1の裏面に露出しない程度の深さと
なっている。デバイス形成後のウエハ裏面の研削後、ノ
ッチ2がウエハ1の裏面に露出しないことにより、ウエ
ハの機械的強度を高く維持できるとともに、ウエハ裏面
でノッチに引っ掛かることによるウエハの割れ,欠けが
防止できる。
【0020】ウエハ1の厚さは、たとえば、6インチ直
径の場合、550μm程度となり、デバイス形成後は、
たとえば、150μm程度ウエハ裏面研削が行われ、ウ
エハ1は最終的には400μm程度の厚さとなる。その
後、ウエハは縦横に分断されて、所定のパッケージ等に
組み込まれる。
【0021】前記ノッチ2は、結晶方位識別マークとな
ることから、図1に示すように、ウエハ1の中心3に対
して常に一定の方位に設けられる。
【0022】つぎに、本実施例のウエハ1の製造方法に
ついて説明する。ウエハ1は、図2に示されるインゴッ
ト5を薄く切断(スライス)することによって形成され
る。図2のインゴット5は、単結晶製造後、肩部分およ
び尻部が切断され、かつ外径研削がなされたものであっ
て、たとえば、直径151mmとなっている。また、こ
のインゴット5は、スライスされたウエハ(スライスド
ウエハ)の周囲を研削するためのウエハ加工取り代6が
含まれている。ウエハ加工取り代6は深さ0.5mmが
想定され、ウエハの周縁研削(面取り)後のウエハの直
径は150mmとなる。インゴット5には、その母線に
沿ってV字溝からなるノッチ加工目印7が設けられてい
る。このノッチ加工目印7は、深さが0.5mmに至ら
ない深さとなり、前記ウエハ加工取り代6部分に設けら
れている。
【0023】前記ノッチ加工目印7は、インゴット5の
中心8から常に一定な結晶方位に設けられる。また、こ
のノッチ加工目印7は、ノッチを設ける目印とされる。
【0024】つぎに、前記インゴット5はスライスされ
る。これによって図3に示すようなスライスドウエハ1
0が形成される。このスライスドウエハ10は、厚さ5
50μm、直径151mmとなる。また、スライスドウ
エハ10の外周には、二点鎖線円と実線円とで示す間の
部分を取り代とするウエハ加工取り代6が設けられてい
る。二点鎖線で示す円の直径は150mmとなる。スラ
イスドウエハ10の一縁には、ノッチ加工目印7が設け
られている。このノッチ加工目印7は、スライスドウエ
ハ10の表裏面を貫通するように形成されている。
【0025】つぎに、図4および図5に示すように、前
記ノッチ加工目印7に重なるように、かつ主面であるデ
バイス面4側にのみ現れ、裏面には現れないようにノッ
チ2が設けられる。このノッチ2の先端は、前記二点鎖
線で示される円の内側にまで延在するように設けられ
る。これは、前記ウエハ加工取り代6が研削除去された
後も、ノッチ2が残留するようにするためである。前記
ノッチ2の深さは、ウエハの主面(デバイス面)にデバ
イスが形成され、かつウエハの裏面が、図5に示すよう
に、所定厚さ(b)研削された場合でも、ウエハの裏面
に露出しない程度の深さとなっている。この実施例で
は、スライスドウエハ10の厚さは550μmであり、
裏面研削は150μmとなり、最終的なウエハの厚さ
(a)は400μmとなる。
【0026】つぎに、スライスドウエハ10の外周のウ
エハ加工取り代6を研削する。研削境界部分は、図5で
は一点鎖線で示す。また、図6では、実際に研削された
ウエハ1のノッチ2を有する周縁部分を示す。この研削
によって、図1に示されるようなウエハ1が製造され
る。このウエハ1は、一縁に結晶方位の識別目印(識別
マーク)となるノッチ2が設けられている。また、この
ノッチ2は、デバイス面4側にのみ現れ、ウエハ1の裏
面には現れない構造となっている。
【0027】このようにして製造された本実施例のウエ
ハ1は、結晶方位を識別する識別マークが裏面側には到
達しないノッチ2として形成されていることから、ウエ
ハ1の表裏面の識別が確実かつ容易となる。
【0028】また、本発明のウエハ1は、結晶方位を識
別する識別マークが裏面側には到達しないノッチ2とし
て形成されていることから、ノッチ2が設けられたウエ
ハ1の周縁部分の機械的強度が高くなる。また、ノッチ
2はウエハ1の裏面に貫通していないことから、ウエハ
1の取り扱い時、ウエハ1の裏面側にノッチ2による引
っ掛かり部分がないことから、引っ掛かりに起因するウ
エハ1の割れ,欠けが発生しなくなる。
【0029】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
結晶方位やウエハの主面(デバイス面)を識別する識別
マーク15としては、図7に示すように、エッチング等
によって形成した窪みであってもよい。また、着色によ
る識別マークや堆積による識別マークでもよい。この場
合、図7のように、識別マーク15をウエハ1の縁より
内側に設けることによって、特に窪みの場合は、ウエハ
周縁部分の機械的強度を低下させることはない。すなわ
ち、前記識別マーク15は窪みとなり、ウエハ1の縁に
は到達しない構造となっていることから、前記実施例の
ウエハ1と同様にウエハ1の表裏面の識別が確実かつ容
易となるとともに、識別マークが設けられたウエハ1部
分の機械的強度が高くなり、かつ割れ, 欠けが発生しな
くなる。
【0030】図8は本発明の他の実施例によるウエハ1
を示すものである。この実施例のウエハ1は、ウエハ1
の一周縁にノッチ2を設けた構造となっているが、ノッ
チ2の主面(デバイス面4)および裏面で現れる形状は
相互に異なるものとなっている。この例では、デバイス
面4側ではノッチ2の大きさが大きく、裏面側では小さ
くなっている。したがって、ノッチ2の現れる大きさに
よって、ウエハ1のデバイス面4および裏面が正確かつ
容易に確認できる。ウエハの表裏面に現れるノッチのパ
ターンを異なるものとする場合には、前記ノッチの断面
形状は他の形状でもよい。
【0031】また、ウエハに設けるノッチの数を複数と
してもよい。この場合、ウエハの表裏面に現れるノッチ
の数を異にするものとしても、ウエハの表裏面の識別が
可能である。また、主ノッチの位置が結晶方位を示すも
のとしておけば、ノッチの数を複数にしたウエハであっ
ても、ウエハの表裏面の識別とともに、結晶方位の識別
は可能となる。
【0032】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体基板(ウ
エハ)は、半導体基板の裏面側には現れず、主面側に現
れるノッチを有していることから、半導体基板の主面と
裏面の識別を間違えることなく正確にかつ容易に確認で
きる。
【0033】本発明の半導体基板は、ノッチが半導体基
板の裏面に現れない構造となっていることから、ノッチ
を設けた半導体基板周縁部分の機械的強度の低下は少な
く、半導体基板が割れたり欠けたりし難くなる。また、
ノッチが半導体基板裏面に現れないことから、半導体基
板裏面において、ノッチによる引っ掛かり部分がないこ
とから、引っ掛かりに起因する半導体基板の割れ,欠け
が発生しなくなる。したがって、本発明によれば、チッ
プ取得の歩留りが向上し、半導体装置製造コストの低減
が達成できる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体ウエハを示す斜
視図である。
【図2】本実施例の半導体ウエハを製造する素材となる
インゴットの斜視図である。
【図3】本実施例の半導体ウエハの製造においてインゴ
ットをスライスして得られたスライスドウエハを示す斜
視図である。
【図4】本実施例の半導体ウエハの製造において主面側
にのみノッチが入れられたスライスドウエハを示す斜視
図である。
【図5】本実施例の半導体ウエハの製造において主面側
にのみノッチが入れられたスライスドウエハを示す断面
図である。
【図6】本実施例の半導体ウエハの周縁部分を示す一部
拡大断面図である。
【図7】本発明の他の実施例による半導体ウエハを示す
斜視図である。
【図8】本発明の他の実施例による半導体ウエハを示す
斜視図である。
【符号の説明】
1…半導体基板(ウエハ)、2…ノッチ、3…中心、4
…主面(デバイス面)、5…インゴット、6…ウエハ加
工取り代、7…ノッチ加工目印、8…中心、10…スラ
イスドウエハ、15…識別マーク。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 結晶方位を識別する識別マークが設けら
    れた半導体基板であって、前記識別マークは主面側にの
    み設けられていることを特徴とする半導体基板。
  2. 【請求項2】 前記識別マークは一縁に設けられたノッ
    チで形成されていることを特徴とする請求項1記載の半
    導体基板。
  3. 【請求項3】 前記識別マークは窪みとなっていること
    を特徴とする請求項1記載の半導体基板。
  4. 【請求項4】 周縁に結晶方位を識別するノッチが設け
    られた半導体基板であって、前記ノッチは主面と裏面と
    では異なる形状となっていることを特徴とする半導体基
    板。
JP31322994A 1994-12-16 1994-12-16 半導体基板 Pending JPH08172033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31322994A JPH08172033A (ja) 1994-12-16 1994-12-16 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31322994A JPH08172033A (ja) 1994-12-16 1994-12-16 半導体基板

Publications (1)

Publication Number Publication Date
JPH08172033A true JPH08172033A (ja) 1996-07-02

Family

ID=18038670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31322994A Pending JPH08172033A (ja) 1994-12-16 1994-12-16 半導体基板

Country Status (1)

Country Link
JP (1) JPH08172033A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437762A1 (en) * 2001-09-14 2004-07-14 Dowa Mining Co., Ltd. Notched compound semiconductor wafer
WO2009002888A2 (en) * 2007-06-22 2008-12-31 Asyst Technologies, Inc. Method and apparatus for wafer marking
WO2011129150A1 (ja) * 2010-04-12 2011-10-20 住友電気工業株式会社 炭化珪素基板
WO2016072311A1 (ja) * 2014-11-04 2016-05-12 Nsマテリアルズ株式会社 波長変換部材、及びそれを用いた発光装置、発光素子、光源装置、並びに表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1437762A1 (en) * 2001-09-14 2004-07-14 Dowa Mining Co., Ltd. Notched compound semiconductor wafer
EP1437762A4 (en) * 2001-09-14 2008-09-10 Dowa Holdings Co Ltd SEMICONDUCTOR WAFER COMPOSED IN NOTCH
WO2009002888A2 (en) * 2007-06-22 2008-12-31 Asyst Technologies, Inc. Method and apparatus for wafer marking
WO2009002888A3 (en) * 2007-06-22 2009-04-02 Asyst Technologies Method and apparatus for wafer marking
US7737567B2 (en) * 2007-06-22 2010-06-15 Crossing Automation, Inc. Method and apparatus for wafer marking
TWI407528B (zh) * 2007-06-22 2013-09-01 Crossing Automation Inc 晶圓標記方法與設備
JP2011219322A (ja) * 2010-04-12 2011-11-04 Sumitomo Electric Ind Ltd 炭化珪素基板
WO2011129150A1 (ja) * 2010-04-12 2011-10-20 住友電気工業株式会社 炭化珪素基板
WO2016072311A1 (ja) * 2014-11-04 2016-05-12 Nsマテリアルズ株式会社 波長変換部材、及びそれを用いた発光装置、発光素子、光源装置、並びに表示装置
JPWO2016072311A1 (ja) * 2014-11-04 2017-08-24 Nsマテリアルズ株式会社 波長変換部材、及びそれを用いた発光装置、発光素子、光源装置、並びに表示装置
CN107210343A (zh) * 2014-11-04 2017-09-26 Ns材料株式会社 波长转换部件及使用它的发光装置、发光元件、光源装置以及显示装置
US20170315288A1 (en) * 2014-11-04 2017-11-02 Ns Materials Inc. Wavelength converting member, and light emitting device, light emitting element, light source unit, and display device using wavelength converting member
US10422937B2 (en) 2014-11-04 2019-09-24 Ns Materials Inc. Wavelength converting member, and light emitting device, light emitting element, light source unit, and display device using wavelength converting member
TWI697137B (zh) * 2014-11-04 2020-06-21 日商Ns材料股份有限公司 波長轉換構件、及使用其之發光裝置、發光元件、光源裝置以及顯示裝置

Similar Documents

Publication Publication Date Title
US6309943B1 (en) Precision marking and singulation method
JP3580600B2 (ja) 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
US8623136B1 (en) Asymmetrical wafer configurations and method for creating the same
US5279077A (en) Method for producing semiconductor wafer
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
CN103035571A (zh) 用于半导体器件的测试方法
JPH0215652A (ja) 半導体装置及びその製造方法
US20060261445A1 (en) Integrated circuit device with treated perimeter edge
US6441504B1 (en) Precision aligned and marked structure
US5060043A (en) Semiconductor wafer with notches
WO2007010645A1 (ja) 窒化ガリウムウエハ
US20050029628A1 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
JP2005123263A (ja) 半導体ウェハの加工方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
TW548702B (en) Compound semiconductor wafer with notch
JP2004055852A (ja) 半導体装置及びその製造方法
US4468857A (en) Method of manufacturing an integrated circuit device
JPH08172033A (ja) 半導体基板
EP0844648A1 (en) Semiconductor chip and method for manufacturing the same
US7038218B2 (en) Inspection by a transmission electron microscope of a sample
JP2019220633A (ja) 被加工物の加工方法
GB2224600A (en) Circuit assembly
JP2001044084A (ja) 半導体ウエハ
JP2000331898A (ja) ノッチ付半導体ウエハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040413

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040611

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A02 Decision of refusal

Effective date: 20050802

Free format text: JAPANESE INTERMEDIATE CODE: A02