JP3213563B2 - ノッチレスウェーハの製造方法 - Google Patents

ノッチレスウェーハの製造方法

Info

Publication number
JP3213563B2
JP3213563B2 JP05599597A JP5599597A JP3213563B2 JP 3213563 B2 JP3213563 B2 JP 3213563B2 JP 05599597 A JP05599597 A JP 05599597A JP 5599597 A JP5599597 A JP 5599597A JP 3213563 B2 JP3213563 B2 JP 3213563B2
Authority
JP
Japan
Prior art keywords
wafer
notch
crystal orientation
ingot
orientation mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05599597A
Other languages
English (en)
Other versions
JPH10256106A (ja
Inventor
弘 大石
慶一郎 浅川
Original Assignee
株式会社スーパーシリコン研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社スーパーシリコン研究所 filed Critical 株式会社スーパーシリコン研究所
Priority to JP05599597A priority Critical patent/JP3213563B2/ja
Priority to US09/036,944 priority patent/US5993292A/en
Priority to KR10-1998-0007869A priority patent/KR100458694B1/ko
Priority to DE19810546A priority patent/DE19810546A1/de
Publication of JPH10256106A publication Critical patent/JPH10256106A/ja
Application granted granted Critical
Publication of JP3213563B2 publication Critical patent/JP3213563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ノッチやオリエンテー
ションフラットに替わる結晶方位マークをレーザマーキ
ングで刻印した正円状ウェーハを製造する方法に関す
る。
【０００２】
【従来の技術】インゴットから切り出されたウェーハ
は、ラッピング，面取り等の工程を経てエッチング工程
に送られる。このとき、ウェーハの結晶方位を指示する
マークがウェーハのエッジ部に付けられている。マーク
は、たとえばウェーハをスクライブするとき劈開面に合
わせるために使用される。従来のマーキングには、ウェ
ーハの一角にオリエンテーションフラットを付けるＯＦ
法，ウェーハの一角に切り込みを入れるノッチ法等があ
る。しかし、ＯＦ法では、結晶方位位置合せの精度が不
足しがちであり、ウェーハの有効面積を少なくする欠点
もある。また、オリエンテーションフラットは、ウェー
ハのハンドリングに使用される静電チャックの形状に制
約を与え、ウェーハがスピン回転するときの動的バラン
スに悪影響を与える原因ともなる。他方、ノッチ法で切
り込みを入れると、切込部周辺に加工歪みが残留し易
く、しかも残留加工歪みを完全に除去することが困難で
ある。そこで、最近では結晶方位マークをレーザマーキ
ングしたノッチレスウェーハが使用されるようになって
きている。
【０００３】
【発明が解決しようとする課題】レーザマーキングによ
る場合、ウェーハを一枚づつＸ線回折装置で測定し、ウ
ェーハの結晶方位を捜し出した上で、所定の箇所に結晶
方位マークを刻印している。結晶方位としては、＜１１
０＞±１度が最も一般的である。この方法は、ウェーハ
ごとの刻印作業が必要となるため、生産性が悪く、Ｘ線
解析装置の負担も大きくなる。本発明は、このような問
題を解消すべく案出されたものであり、結晶方位を表す
仮のノッチをインゴットに予め付けておくことにより、
結晶方位マークを刻印すべき箇所を容易に判定し、作業
性良くノッチレスウェーハを製造することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明の製造方法は、そ
の目的を達成するため、周面研磨工程でインゴットの軸
方向に延びる浅いノッチを所定の結晶方位位置に刻設
し、インゴットからスライスされたウェーハにノッチを
基準として円周方向に沿って所定の位置関係にある周縁
部にレーザマーキングで結晶方位マークを刻印し、次い
で面取り加工でノッチを除去した正円状ウェーハに整形
することを特徴とする。
【０００５】
【実施の形態】本発明では、図１に示すようにインゴッ
トの周面を研磨する工程で、所定の結晶方位を示す位置
で、インゴットの軸方向に延びるノッチ１をインゴット
の周面に付ける。このときの結晶方位測定には、従来の
ノッチレスウェーハの製造と同様なＸ線回折装置が使用
される、ノッチ１は、結晶方位マークが刻印された後の
面取り加工工程で除去されるため、０．２〜０．７ｍｍ
程度の深さに設定される。このノッチ１は、従来の結晶
方位マークとしてのノッチに比較して１／３程度の深さ
であるため、軽微なグルービング加工により形成するこ
とができる。ノッチ１が形成されたインゴットは、イン
ナーブレード，ワイヤソー等により所定厚みのウェーハ
にスライスされる。
【０００６】次いで、高レーザ出力のハードレーザマー
キング装置を使用し、スライスされたままのウェーハに
結晶方位マーク２を刻印する。このときのレーザマーキ
ングは、ノッチ１を基準として刻印位置が決定されるた
め、従来のようにウェーハ１枚づつをＸ線回折装置にか
ける必要がない。結晶方位マーク２は、最終状態で１０
μｍ以上の深さで残るように形成される。なお、結晶方
位マーク２の深さは、レーザ出力の調整によって容易に
制御できる。また、結晶方位マーク２の外に、ウェーハ
スペック，ウェーハ１枚ごとの識別番号等の情報を同様
に刻印しても良い。自動化したレーザマーキングでは、
ノッチ１の位置をＴＶカメラ及び画像処理で検出し、検
出結果から結晶方位マーク２の刻印箇所を算出する方式
が採用される。
【０００７】手動で結晶方位マーク２を刻印する場合に
は、図２に示すような装置が使用される。この装置で
は、ウェーハ３の一端をローラ４で支持し、バネ５で付
勢されたノッチピン６をウェーハ３の他端に押し付け
る。この状態でウェーハ３を面内方向に回転させると、
ノッチピン６にノッチ１が至ったところで、ノッチピン
６がノッチ１に嵌り込み、ウェーハ３が固定される。し
たがって、結晶方位マーク２を刻印すべき箇所も特定さ
れる。結晶方位マーク２が刻印されたウェーハは、面取
り加工によってノッチ１が除去され、正円状のウェーハ
７に整形される。このとき、ノッチ１が従来の結晶方位
マークとしてのノッチに比較して浅いため、小さな面取
り代でノッチ１を除去することができる。正円状のウェ
ーハ７は、ラッピング，ポリッシング，鏡面加工等の工
程を経た後、製品となる。このように結晶方位マーク２
を刻印するとき、刻印位置がノッチ１を基準として判定
されるため、従来のようにウェーハ１枚づつをＸ線回折
装置にかける必要がなく、能率よくレーザマーキングで
結晶方位マーク２が付けられる。
【０００８】
【実施例】直径２００ｍｍのインゴットを周面研磨する
工程で、深さ０．５ｍｍのノッチ１を軸方向に沿ったイ
ンゴットの周面に刻設した。次いで、インゴットをワイ
ヤソー切断で平均厚み０．９ｍｍのウェーハにスライス
した。得られたウェーハのノッチ１と反対側の位置に、
レーザ出力５０Ｗのハードレーザマーキング装置で深さ
０．０９ｍｍの結晶方位マーク２を付けた。次いで、ウ
ェーハのエッジ部を直径で１．２ｍｍだけ面取り加工し
た。この面取り加工によりノッチ１が除去され、直径２
００ｍｍの正円状ウェーハ７が得られた。正円状ウェー
ハ７にラッピング，ポリッシング，鏡面研磨を施したと
ころ、結晶方位マーク２は、深さが０．０１ｍｍと若干
浅くなっていたが、結晶方位の判定に十分使用できるマ
ークであった。
【０００９】
【発明の効果】以上に説明したように、本発明では、イ
ンゴットの周面に軸方向に浅いノッチを付けた後、イン
ゴットからスライスして得たウェーハにレーザマーキン
グで結晶方位マークを刻印している。結晶方位マークの
刻印位置は、ノッチを基準として決定されるため、従来
のようにウェーハ１枚ごとをＸ線回折装置にかけること
なくノッチレスウェーハが製造される。
【図面の簡単な説明】
【図１】 本発明に従ったノッチレスウェーハの製造工
程を示すフロー
【図２】 手動で結晶方位マークを刻印する装置
【符号の説明】
１：ノッチ ２：結晶方位マーク ３：ウェーハ
４：ローラ ５：バネ ６：ノッチピン ７：
正円状ウェーハ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02 H01L 21/304 C30B 33/00 B23K 26/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 周面研磨工程でインゴットの軸方向に延
    びる浅いノッチを所定の結晶方位位置に刻設し、インゴ
    ットからスライスされたウェーハにノッチを基準として
    円周方向に沿って所定の位置関係にある周縁部にレーザ
    マーキングで結晶方位マークを刻印し、次いで面取り加
    工でノッチを除去した正円状ウェーハに整形することを
    特徴とするノッチレスウェーハの製造方法。
JP05599597A 1997-03-11 1997-03-11 ノッチレスウェーハの製造方法 Expired - Fee Related JP3213563B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05599597A JP3213563B2 (ja) 1997-03-11 1997-03-11 ノッチレスウェーハの製造方法
US09/036,944 US5993292A (en) 1997-03-11 1998-03-09 Production of notchless wafer
KR10-1998-0007869A KR100458694B1 (ko) 1997-03-11 1998-03-10 노치리스웨이퍼의제조방법
DE19810546A DE19810546A1 (de) 1997-03-11 1998-03-11 Herstellung eines einkerbungsfreien Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05599597A JP3213563B2 (ja) 1997-03-11 1997-03-11 ノッチレスウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH10256106A JPH10256106A (ja) 1998-09-25
JP3213563B2 true JP3213563B2 (ja) 2001-10-02

Family

ID=13014675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05599597A Expired - Fee Related JP3213563B2 (ja) 1997-03-11 1997-03-11 ノッチレスウェーハの製造方法

Country Status (4)

Country Link
US (1) US5993292A (ja)
JP (1) JP3213563B2 (ja)
KR (1) KR100458694B1 (ja)
DE (1) DE19810546A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093615A (ko) * 2013-12-03 2016-08-08 신에쯔 한도타이 가부시키가이샤 면취 가공 장치 및 노치리스 웨이퍼의 제조 방법
CN106370679A (zh) * 2016-11-02 2017-02-01 中国电子科技集团公司第四十六研究所 一种半导体晶片notch槽晶向测量装置及使用方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387010B2 (ja) * 1999-11-10 2009-12-16 株式会社ディスコ 切削装置
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
JP2002222746A (ja) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
CN101335195B (zh) * 2001-03-21 2011-04-06 株式会社东芝 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
ITMO20030336A1 (it) * 2003-12-11 2005-06-12 Gabriele Santi Metodo per ottenere elementi laminari.
NO20040756L (no) 2004-02-20 2005-08-22 Renewable Energy Corp Fremgangsmate og system for a etablere samsvar og sporbarhet mellom vaffere og solceller
JP2007243064A (ja) * 2006-03-10 2007-09-20 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体基板及び窒化物半導体基板
DE112008001104B4 (de) 2007-04-27 2016-02-04 Shibaura Mechatronics Corp. Vorrichtung zur Halbleiterwafer-Bearbeitung und Verfahren sowie Vorrichtung zur Ermittlung einer Bezugswinkelposition
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
DE102010010886A1 (de) 2010-03-10 2011-09-15 Siltronic Ag Verfahren zur Bearbeitung einer Halbleiterscheibe
JP5979081B2 (ja) * 2013-05-28 2016-08-24 信越半導体株式会社 単結晶ウェーハの製造方法
CN103489752A (zh) * 2013-09-26 2014-01-01 中国科学院半导体研究所 截面为多边形的晶棒及衬底片表面取向的标识方法
DE102013219468B4 (de) * 2013-09-26 2015-04-23 Siltronic Ag Verfahren zum gleichzeitigen Trennen einer Vielzahl von Scheiben von einem Werkstück
JP6427320B2 (ja) * 2014-01-27 2018-11-21 株式会社東京精密 ウエハ研削装置及びウエハ製造方法
KR102185659B1 (ko) 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
JP6286256B2 (ja) * 2014-03-31 2018-02-28 株式会社東京精密 ウエハマーキング・研削装置及びウエハマーキング・研削方法
JP6328485B2 (ja) * 2014-05-13 2018-05-23 株式会社ディスコ ウエーハの加工方法
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
US9779931B2 (en) * 2015-10-08 2017-10-03 Infineon Technologies Ag Method of manufacturing semiconductor wafers and method of manufacturing a semiconductor device
KR102468793B1 (ko) 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP6672053B2 (ja) * 2016-04-18 2020-03-25 株式会社ディスコ ウェーハの加工方法
US11854995B2 (en) * 2020-04-29 2023-12-26 Semiconductor Components Industries, Llc Supports for thinned semiconductor substrates and related methods
CN112720885B (zh) * 2020-12-15 2023-02-03 西安奕斯伟材料科技有限公司 一种晶棒的开槽方法及晶棒开槽装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084354A (en) * 1977-06-03 1978-04-18 International Business Machines Corporation Process for slicing boules of single crystal material
DE69127582T2 (de) * 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
JPH05259016A (ja) * 1992-03-12 1993-10-08 Mitsubishi Electric Corp ウエハ作製用基板及び半導体ウエハの製造方法
JP2789983B2 (ja) * 1993-01-28 1998-08-27 信越半導体株式会社 加工誤差補正装置
US5679060A (en) * 1994-07-14 1997-10-21 Silicon Technology Corporation Wafer grinding machine
JP2943673B2 (ja) * 1995-10-31 1999-08-30 日本電気株式会社 半導体基板の製造装置及び製造方法
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093615A (ko) * 2013-12-03 2016-08-08 신에쯔 한도타이 가부시키가이샤 면취 가공 장치 및 노치리스 웨이퍼의 제조 방법
KR102081379B1 (ko) 2013-12-03 2020-02-25 신에쯔 한도타이 가부시키가이샤 면취 가공 장치 및 노치리스 웨이퍼의 제조 방법
CN106370679A (zh) * 2016-11-02 2017-02-01 中国电子科技集团公司第四十六研究所 一种半导体晶片notch槽晶向测量装置及使用方法

Also Published As

Publication number Publication date
US5993292A (en) 1999-11-30
KR19980080076A (ko) 1998-11-25
KR100458694B1 (ko) 2005-01-15
DE19810546A1 (de) 1998-09-17
JPH10256106A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
JP3213563B2 (ja) ノッチレスウェーハの製造方法
US6174222B1 (en) Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer
JP2582030B2 (ja) 半導体ウエーハの製造方法
JPH10256105A (ja) レーザマークを付けたウェーハ
CN100555576C (zh) 具有高度精确的边缘纵剖面的半导体晶片及其制造方法
EP2033739A1 (en) Method for producing wafer
US5060043A (en) Semiconductor wafer with notches
EP2172963A1 (en) Method for measuring rotation angle of bonded wafer
JP2008177287A (ja) 化合物半導体ウェハ
JP2019220633A (ja) 被加工物の加工方法
JPH05180739A (ja) 電子顕微鏡観察用試料の作成方法
JP2001044084A (ja) 半導体ウエハ
US7072441B2 (en) Alignment diffractometer
JPS63149072A (ja) 板材の切り出し方法
JPH0970740A (ja) 半導体基板の製造方法
JP5343400B2 (ja) 半導体ウェーハの製造方法
JP2914638B2 (ja) セラミック基板の面取り部形成方法
KR100655645B1 (ko) 투과전자현미경용 시편 및 투과전자현미경용 시편의 제조방법
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPH09246130A (ja) 半導体ウエハおよびその製造方法並びにそれを使用した半導体装置の製造方法
JPH09110589A (ja) シリコンウェハ及びその製造方法
KR100506827B1 (ko) 시편의 딤플 형성방법 및 이를 이용한 투과전자 현미경용시편의 제작방법
JPH02155231A (ja) ウェーハの製造方法
JPH0146247B2 (ja)
JPH10256196A (ja) ウェーハ面取り部のマーキング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees