CN100555576C - 具有高度精确的边缘纵剖面的半导体晶片及其制造方法 - Google Patents
具有高度精确的边缘纵剖面的半导体晶片及其制造方法 Download PDFInfo
- Publication number
- CN100555576C CN100555576C CNB2007101360165A CN200710136016A CN100555576C CN 100555576 C CN100555576 C CN 100555576C CN B2007101360165 A CNB2007101360165 A CN B2007101360165A CN 200710136016 A CN200710136016 A CN 200710136016A CN 100555576 C CN100555576 C CN 100555576C
- Authority
- CN
- China
- Prior art keywords
- edge
- semiconductor wafer
- vertical section
- facet
- standard deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title description 4
- 235000012431 wafers Nutrition 0.000 claims abstract description 148
- 238000003754 machining Methods 0.000 claims description 28
- 238000000227 grinding Methods 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 5
- 230000004075 alteration Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012207 quantitative assay Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及半导体晶片，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，所述边缘纵剖面在所述半导体晶片的整个圆周上基本上是恒定的。本发明还涉及多个半导体晶片，其中从半导体晶片至半导体晶片的边缘纵剖面基本上是恒定的。此外，本发明还涉及制造此类半导体晶片的方法。
Description
技术领域
本发明涉及半导体晶片，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，所述边缘纵剖面在所述半导体晶片的整个圆周上基本上是恒定的。本发明还涉及多个半导体晶片，其中从半导体晶片至半导体晶片的边缘纵剖面基本上是恒定的。此外，本发明还涉及制造此类半导体晶片的方法。
背景技术
用于制造微电子元件的半导体晶片，尤其是硅晶片，是通过许多机械加工步骤制造的。首先，从半导体材料制成多晶或单晶的结晶块。将该结晶块切割成晶片，其在多个机械加工步骤内消除由切割导致的晶格损害，并且形成高度精确的几何形状。
因此，半导体晶片的表面例如通过适当地结合以下不同的处理而获得所需的平整度及平面平行度：单面或双面磨削、研磨、蚀刻及单面或双面抛光。此外，通过边缘磨圆及边缘抛光制成确定的边缘纵剖面。
但是表明，根据现有技术达到的半导体晶片的边缘纵剖面的精确度及准确度不足以用于制造最新一代的微电子元件。目前，已在更高的程度上确定了边缘纵剖面和/或其精确度和准确度与元件生产线的产率之间的关系。
根据现有技术，仅能以受限制的精确度及准确度测量半导体晶片的边缘纵剖面。此外，由于测量方法的种类，无法在半导体晶片的整个圆周上进行测量。目前通常通过纵剖面投影进行测量。在此情况下，利用平行于半导体晶片的平面表面的光源投影边缘纵剖面，利用照相机记录平行于晶片圆周的边缘纵剖面的阴影投射，然后通过合适的图像处理方法及数学算法进行评估。因此，在通常提供在半导体晶片上的取向标记的范围内无法进行测量。半导体晶片的圆周上的刻痕(还称作“槽口”)或展平区(“平坦flat”)通常用作取向标记。虽然纵剖面投影原则上也在未抛光的边缘上发挥作用，但是仅具有受限制的准确度。这取决于边缘范围内的表面粗糙度，因为粗糙的边缘导致强烈散射的光线，因此阴影投射内的纵剖面不再如此容易地确定。此外，利用纵剖面投影无法测量槽口或平坦区域内的边缘纵剖面。因为仅能在经抛光的边缘的情况下精确地测定边缘纵剖面，所以利用纵剖面投影仅能以受限制的准确度比较晶片边缘在不同方法步骤之前与之后的状态。所以，改变边缘纵剖面的所有机械加工步骤的过程控制，尤其是边缘机械加工步骤，也仅能是非常受限制的。由此，即使在名义上相同的规范的情况下，半导体晶片的边缘纵剖面沿着晶片圆周以及在槽口或平坦区域内也发生相当大的改变。
为了解决该问题，JP 2003-017444建议在边缘磨圆、边缘磨削及边缘抛光期间通过测量为此目的引入半导体晶片内的小凹坑而测定材料去除的量。或者，US 6,722,954B2描述了为此目的特别施加在测试晶片上的由多晶硅制成的层上的材料去除量的测量。该方法是复杂的，所以不适合于连续的过程控制。此外，无法在半导体晶片本身上进行测量，而是仅能在特殊制备的测试晶片上进行测量。
此外，尝试通过实施适当的方法，在磨削半导体晶片的正面及背面期间，以并非不可控的方式改变提供在半导体晶片的两个面上的小面的长度，参见EP 0971398A1或US 6,465,328B1。所以EP 0971398A1描述了一种方法流程，其中并非在将半导体结晶块切割成晶片之后立即实施边缘磨圆，而是在磨削步骤之后才实施，利用该方法流程实现所有晶片具有相同的厚度。因此，应确保所有的晶片具有相同长度及高度的小面(“斜面chamfer”)。但是，即使在机械加工完成的半导体晶片内，该措施也不足以保证确定且保持相同的边缘纵剖面。
综上所述，目前边缘纵剖面的形状仅利用精确度有限的测量方法加以测定。在晶片边缘区域内的材料去除量任选通过辅助结构如多晶硅层或者有意产生的小洞额外地加以控制。因此无法精确跟踪晶片边缘在所有方法步骤内的纵剖面形状，尤其是不在槽口或平坦区域内。因此，导致相应地制成的半导体晶片的边缘纵剖面具有大的波动范围。
发明内容
因此，本发明的目的在于提供具有精确的边缘形状的半导体晶片。
该目的是通过一种半导体晶片实现的，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，其特征在于，所述边缘纵剖面在所述半导体晶片的整个圆周上的参数具有以下标准偏差：
-所述半导体晶片的正面上的小面与钝边(Steg)之间的过渡区域的过渡半径r1的标准偏差小于12μm，
-所述半导体晶片的背面上的小面与钝边之间的过渡区域的过渡半径r2的标准偏差小于10μm，
-所述半导体晶片的正面上的小面高度B1及背面上的小面高度B2的标准偏差均小于5μm，
-所述半导体晶片的正面上的小面长度A1的标准偏差小于11μm，
-所述半导体晶片的背面上的小面长度A2的标准偏差小于8μm，及
-所述半导体晶片的正面上的小面夹角θ1及背面上的小面夹角θ2的标准偏差均小于0.5°。
在此情况下，给定的标准偏差是通过测量在单个半导体晶片的圆周的更多个位置上的边缘纵剖面而获得的。
该目的同样是通过多个半导体晶片现实的，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，其特征在于，所述边缘纵剖面在所有的多个半导体晶片上的参数具有上述的标准偏差。在此情况下，标准偏差是通过测量多个半导体晶片中的各个半导体晶片的边缘纵剖面而获得的。
在基本上为圆形的半导体晶片的情况下，上述条件优选不仅满足圆周的圆形部分，而且在取向标记区域内也得到满足。
因此，根据本发明的半导体晶片具有非常精确的边缘纵剖面，该边缘纵剖面在纵剖面的所有区域内、在晶片的整个圆周上以及在槽口或平坦区域内均遵守在窄的公差内。
下面根据附图更加详细地阐述本发明：
附图说明
图1所示为可用于全面描述半导体晶片的边缘纵剖面的参数。
图2所示为边缘纵剖面随着半导体晶片的机械加工的改变。
具体实施方式
厚度为t的半导体晶片1的边缘纵剖面(图1)在晶片截面内划分成3个区域：一个小面2，即正面上的倾斜区域；圆周上的钝边3；以及又是半导体晶片的背面上的小面4。小面2、4均包括基本上是直的部分、斜面以及直至钝面3的弯曲的过渡区域5、6。
该纵剖面可以通过以下参数加以描述：
-所述半导体晶片的正面上的小面夹角θ1及背面上的小面夹角θ2：参考平面与各个小面的斜面之间的夹角。可以采用晶片的平面表面7、8或者例如卡盘表面
作为参考平面。边缘纵剖面的测量仅包括晶片的平面表面的小范围，这导致不确定地测量晶片表面。因此将卡盘表面定义为参考平面通常是更佳的。
-所述半导体晶片的正面上的小面长度A1和背面上的小面长度A2：小面2、4与晶片的平面表面7、8的交点同半导体晶片的最外点之间的以平行于确定的参考平面而测得的距离。
-所述半导体晶片的正面上的小面高度B1及背面上的小面高度B2：晶片的平面表面7、8的延长线同小面2、4的延长线与通过半导体晶片的最外点的参考平面的垂线的交点之间的距离。钝边长度B是由半导体晶片的厚度t与小面高度B1、B2之和的差B＝t-(B1+B2)得出的。钝边还可以包括更多个直的部分。
-所述半导体晶片的正面上的过渡半径r1及背面上的过渡半径r2：斜面与钝边3之间的各个过渡区域5、6的曲率半径。
-钝边角度β：钝边与参考平面的垂线之间的夹角(图1中钝边角度β＝0，因为钝边垂直于参考平面)。若钝边是由更多个直的部分进行描述的，则相应地存在更多个钝边角度。
利用这些参数可以大范围改变边缘纵剖面。还可以如下方式描述边缘纵剖面，其不包括钝边3，而弯曲的过渡区域5、6直接相互接触，在此情况下，过渡半径r1和r2可以任选是相等的。
根据本发明，所给定的参数从半导体晶片至半导体晶片或者在半导体晶片内均具有非常小的标准偏差。因此，可以在制造电子元件期间可靠地避免由于非精确的边缘几何形状而导致的产率损失。
根据本发明的半导体晶片可以通过包括以下步骤的方法制得：
a)从半导体晶体块分离半导体晶片，
b)机械加工半导体晶片，其中改变半导体晶片的边缘纵剖面，
c)测量半导体晶片的边缘纵剖面，
d)确定所测边缘纵剖面相对于理论边缘纵剖面的与位置相关的偏差，及
e)改变机械加工的参数，其方式是使下一个半导体晶片的后续机械加工形成的边缘纵剖面相对于理论边缘纵剖面的偏差小于之前经机械加工的半导体晶片的边缘纵剖面。
在步骤a)中，优选使用线排锯(
“多线锯multi wiresaw”)从半导体晶体块分离根据现有技术的半导体晶片。
在步骤b)中，对第一半导体晶片实施改变晶片边缘纵剖面的机械加工步骤。这首先是边缘机械加工，如边缘磨圆或边缘抛光，但也可以是根据现有技术的常用表面机械加工步骤，如磨削、研磨或抛光晶片表面。磨削或抛光可以基于半导体晶片的一个面或者两个面。此外，在步骤b)中可以实施各种其他可想象的类型的影响边缘纵剖面的机械加工，例如蚀刻处理、清洁或外延涂覆。
图2示例性地显示了边缘纵剖面随着半导体晶片的机械加工的改变情况。在双面磨削之后，半导体晶片例如具有边缘纵剖面11，其通过蚀刻处理(边缘纵剖面12)、边缘抛光(边缘纵剖面13)及双面抛光(边缘纵剖面14)而多次改变。
在机械加工之后，在步骤c)中精确地测量半导体晶片的边缘纵剖面，并在步骤d)中评估结果。测量方法优选基于光截面法，其中经晶片边缘(半导体晶片的正面及背面)传导一条或更多条激光束，用CCD照相机记录激光点的位置，并通过适当的软件加以评估。从而形成晶片边缘纵剖面，然后由此通过适当的方法获得纵剖面参数，如小面夹角θ1、θ2、小面长度A1、A2、小面高度B1、B2及过渡半径r1、r2。因此，可以精确地测量未经高度抛光的晶片边缘的纵剖面，尤其是在槽口或平坦区域内。适当的测量装置是可商购的。若半导体晶片在测量边缘纵剖面时已经具有经抛光的边缘，则光截面法是不太适合的，因为边缘使过少的光线散射。在此情况下，优选使用上述纵剖面投影的方法以测量边缘纵剖面。光截面法与纵剖面投影的结合适合于高度精确且准确地测量在边缘的各个机械加工状态下以及在所有区域内、在整个圆周上以及在槽口及平坦区域内的边缘纵剖面。
在步骤e)中，若之前实施机械加工的半导体晶片的边缘纵剖面相对于所需的精确度具有偏差，则基于预先实施的测量及评估实施机械加工步骤的最优化，从而与之前实施机械加工的半导体晶片相比，下一个待机械加工的半导体晶片的边缘纵剖面得到改善。最优化例如由特别控制加工参数及工具组成。
在根据本发明的方法的一个优选的实施方案中，不仅在机械加工之后实施边缘纵剖面的测量，而且在之前也额外地实施。两次测量的结果优选通过减法(Differenzbildung)进行比较。因而，以与位置相关的方式在整个边缘纵剖面上测定通过在测量之间实施的机械加工步骤产生的材料去除量。以此方式可以分离不同机械加工步骤的影响，这能够进一步改善加工控制。
两个边缘纵剖面之间的偏差是在机械加工步骤之前和之后先后绘制的两个边缘纵剖面之间的逐点最短距离(参见图2)，并以如下方式进行测定：在较迟的边缘纵剖面的每个点(例如蚀刻处理之后的边缘纵剖面12)上构成边缘纵剖面的垂线。垂线与较早的边缘纵剖面(例如双面磨削之后即蚀刻处理之前的边缘纵剖面11)的交点同垂线与较迟的边缘纵剖面(例如边缘纵剖面12)的交点之间的距离对应于在该点上的两个边缘纵剖面之间的偏差。沿着较迟的边缘纵剖面基于长度或角度发展的偏差的绘图是偏差曲线。因此，可以发现边缘纵剖面的不同区域内的去除量。可以取决于所需的声明，例如通过对偏差曲线或偏差曲线的特定区域实施(线性或二次)平均而定量测定去除量。基于偏差曲线可以容易地获得在特定的机械加工步骤内产生的相对于理论纵剖面的偏差的原因。
根据本发明的方法的优点在于，无需特殊制备的测试晶片。这一方面节约了费用，另一方面能够连续实施加工控制。
与现有技术相比，可以通过根据本发明的方法制造的半导体晶片的边缘纵剖面在明显更小的范围内改变。
在根据本发明的方法的一个优选的实施方案中，在利用经抛光的磨削圆盘进行边缘磨圆之后实施该方法的步骤c)和d)，因此根据本发明的方法可以应用于边缘磨圆。这是优选的，因为边缘磨圆根据其特性而非常强烈地影响边缘纵剖面。根据现有技术，边缘磨圆通常是通过利用经抛光的工具磨削晶片边缘而实施的，该工具例如是负形状符合待制造的边缘纵剖面的磨削圆盘。在磨削期间，工具的负形状以正的方式复制在半导体晶片的边缘上。半导体晶片的边缘纵剖面的精确度及准确度取决于磨削过程中磨削圆盘相对于半导体晶片的位置以及取决于磨削圆盘的磨损。
在该优选的实施方案中，若在步骤d)中确定边缘纵剖面的小面长度相对于理论值的偏差超出允许尺度，则在步骤e)中再次调节磨削圆盘的位置。与此不同，若在步骤d)中确定边缘纵剖面的其他参数相对于理论值的偏差超出允许尺度，则更换磨削圆盘。这两种情况均适合于在晶片圆周上以及在平坦区域或槽口内进行边缘磨圆。
随后机械加工的半导体晶片的边缘纵剖面通过该反馈加以控制和调节。现有技术中没有提供此类反馈。因此，与现有技术相比，使参数的偏差减小。在表1中给出边缘磨圆之后的边缘纵剖面的如上定义的参数的标准偏差。在此情况下，测量系列U1及U2是基于在16个沿着晶片圆周的测量位置上的测量，其中在U1中所测的根据现有技术的半导体晶片未应用根据本发明的方法，而在U2中所测的半导体晶片根据本发明利用纵剖面测量以及对边缘磨圆的反馈进行机械加工。在晶片的槽口内实现类似的改善(测量系列N1、N2；N1类似于根据现有技术的U1，N2类似于根据本发明的U2)，从而使参数的偏差现在在晶片圆周上以及在槽口内是可比较的。除了如上定义的参数以外，在表1中还给出边缘纵剖面的对称性偏差ΔSym，即半导体晶片的正面及背面参数的比较，以及相对于名义的直或圆弧区域的边缘纵剖面的偏差(纵剖面变形Def)。
表1
| 测量系列 | r<sub>1</sub>[μm] | r<sub>2</sub>[μm] | B<sub>1</sub>[μm] | B<sub>2</sub>[μm] | A<sub>1</sub>[μm] | A<sub>2</sub>[μm] | ΔSym[μm] | Def[μm] | θ<sub>1</sub>[°] | θ<sub>2</sub>[°] |
| U1 | 5.77 | 5.77 | 5.33 | 7.22 | 14.42 | 19.85 | 22.63 | 0.30 | 0.19 | 0.21 |
| U2 | 2.52 | 2.52 | 4.00 | 5.04 | 10.64 | 11.53 | 17.67 | 0.29 | 0.13 | 0.18 |
| N1 | 2.20 | 2.20 | 5.79 | 6.13 | 13.86 | 16.54 | 28.43 | 0.49 | 0.16 | 0.20 |
| N2 | 1.24 | 1.24 | 5.20 | 5.58 | 12.12 | 13.80 | 24.36 | 0.62 | 0.10 | 0.11 |
特别优选在此情况下，在边缘磨圆之前和之后均实施边缘纵剖面的测量。
此外，优选将根据本发明的方法应用在边缘抛光上。在此情况下，若在步骤d)中确定边缘纵剖面相对于理论纵剖面的偏差超出允许尺度，则在步骤e)中再次调节抛光工具的位置。优选通过在边缘抛光之前及之后的测量由所测纵剖面之间的差值精确地确定材料去除量，并相应地重新调节工具。
将根据本发明的方法应用在双面抛光上也是优选的：因此可以根据待制造的边缘纵剖面选择用于双面抛光的接收半导体晶片的盘形转子
随着制造方法在所有机械加工步骤之前及之后实施步骤c)及d)的所述测量及评估也是特别优选的，它们对边缘纵剖面具有显著的影响。这尤其是具有相当大的材料去除量的所有机械加工步骤，例如对晶片表面或晶片边缘实施磨削、研磨、蚀刻、抛光。外延涂覆也可以显著影响边缘纵剖面。以此方式可以经过所有的机械加工步骤直至最终产品均确保精确的边缘形状。
与表1相似，表2再次给出所述参数的标准偏差，但是对最终经机械加工的半导体晶片实施包括双面抛光的所有机械加工步骤。在此情况下，测量系列U3及U4还是基于在16个沿着晶片圆周的测量位置上的测量，其中在U3中所测的根据现有技术的半导体晶片未应用根据本发明的方法，而在U4中所测的半导体晶片根据本发明利用纵剖面测量以及对影响边缘纵剖面的所有机械加工步骤的反馈进行机械加工。其表明，与现有技术相比所有参数的标准偏差均明显减小。
表2
| 测量系列 | r<sub>1</sub>[μm] | r<sub>2</sub>[μm] | B<sub>1</sub>[μm] | B<sub>2</sub>[μm] | A<sub>1</sub>[μm] | A<sub>2</sub>[μm] | ΔSym[μm] | Def[μm] | θ<sub>1</sub>[°] | θ<sub>2</sub>[°] |
| U3 | 24.47 | 28.26 | 12.14 | 13.45 | 12.37 | 14.13 | 14.88 | 0.87 | 2.08 | 2.34 |
| U4 | 11.14 | 9.80 | 4.75 | 3.10 | 10.96 | 7.11 | 14.53 | 0.37 | 0.48 | 0.25 |
Claims (10)
1、半导体晶片，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，其特征在于，所述边缘纵剖面在所述半导体晶片的整个圆周上的参数具有以下标准偏差：
-所述半导体晶片的正面上的小面与钝边之间的过渡区域的过渡半径r1的标准偏差小于12μm，
-所述半导体晶片的背面上的小面与钝边之间的过渡区域的过渡半径r2的标准偏差小于10μm，
-所述半导体晶片的正面上的小面高度B1及背面上的小面高度B2的标准偏差均小于5μm，
-所述半导体晶片的正面上的小面长度A1的标准偏差小于11μm，
-所述半导体晶片的背面上的小面长度A2的标准偏差小于8μm，及
-所述半导体晶片的正面上的小面夹角θ1及背面上的小面夹角θ2的标准偏差均小于0.5°。
2、根据权利要求1所述的半导体晶片，其特征在于圆形的截面以及具有至少一个选自以下组中的取向标记：槽口及平坦区域；所述边缘纵剖面的参数即使在所述取向标记的区域内也具有如权利要求1中所给定的标准偏差。
3、多个半导体晶片，其具有正面、背面以及沿着所述半导体晶片的圆周的边缘，所述边缘连接所述正面和背面，并且具有确定的边缘纵剖面，其特征在于，所述边缘纵剖面在所有的多个半导体晶片上的参数具有以下标准偏差：
-所述半导体晶片的正面上的小面与钝边之间的过渡区域的过渡半径r1的标准偏差小于12μm，
-所述半导体晶片的背面上的小面与钝边之间的过渡区域的过渡半径r2的标准偏差小于10μm，
-所述半导体晶片的正面上的小面高度B1及背面上的小面高度B2的标准偏差均小于5μm，
-所述半导体晶片的正面上的小面长度A1的标准偏差小于11μm，
-所述半导体晶片的背面上的小面长度A2的标准偏差小于8μm，及
-所述半导体晶片的正面上的小面夹角θ1及背面上的小面夹角θ2的标准偏差均小于0.5°。
4、根据权利要求3所述的多个半导体晶片，其特征在于圆形的截面以及具有至少一个选自以下组中的取向标记：槽口及平坦区域；所述边缘纵剖面的参数即使在所述取向标记的区域内也具有如权利要求1中所给定的标准偏差。
5、用于制造半导体晶片的方法，其包括以下步骤：
a)从半导体晶体块分离半导体晶片，
b)机械加工所述半导体晶片，其中改变所述半导体晶片的边缘纵剖面，
c)测量所述半导体晶片的边缘纵剖面，
d)确定所测边缘纵剖面相对于理论边缘纵剖面的与位置相关的偏差，及
e)改变机械加工的参数，其方式是使下一个半导体晶片的后续机械加工形成的边缘纵剖面相对于理论边缘纵剖面的偏差小于之前经机械加工的半导体晶片的边缘纵剖面。
6、根据权利要求5所述的方法，其特征在于，在机械加工所述半导体晶片之前于步骤b)中额外地测量所述边缘纵剖面，并且相互比较在机械加工之前和之后的两次测量的结果，从而在整个边缘纵剖面上与位置相关地测定由机械加工产生的材料去除量。
7、根据权利要求5或6所述的方法，其特征在于，步骤b)中的所述机械加工选自以下组中：边缘磨圆、边缘抛光、磨削至少一个面、研磨、蚀刻、抛光至少一个面、清洁及外延涂覆。
8、根据权利要求7所述的方法，其特征在于，在步骤b)中利用经抛光的磨削圆盘实施边缘磨圆，而且在步骤e)中
-若在步骤d)中确定所述半导体晶片的正面上的小面长度A1以及所述半导体晶片的背面上的小面长度A2的至少之一相对于理论值的偏差超出允许尺度，则再次调节磨削圆盘的位置；
-若在步骤d)中确定所述边缘纵剖面的其他参数相对于理论值的偏差超出允许尺度，则更换所述磨削圆盘。
9、根据权利要求7所述的方法，其特征在于，在骤b)中实施边缘抛光，而且若在步骤d)中确定所述边缘纵剖面相对于理论纵剖面的偏差超出允许尺度，则在步骤e)中再次调节抛光工具的位置。
10、根据权利要求5或6所述的方法，其特征在于，若所述边缘未实施抛光，则利用光截面法测量所述边缘纵剖面；若所述半导体晶片的边缘实施抛光，则利用纵剖面投影测量所述边缘纵剖面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006037267.0 | 2006-08-09 | ||
| DE102006037267A DE102006037267B4 (de) | 2006-08-09 | 2006-08-09 | Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101123188A CN101123188A (zh) | 2008-02-13 |
| CN100555576C true CN100555576C (zh) | 2009-10-28 |
Family
ID=38954686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101360165A Expired - Fee Related CN100555576C (zh) | 2006-08-09 | 2007-07-10 | 具有高度精确的边缘纵剖面的半导体晶片及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7767470B2 (zh) |
| JP (1) | JP2008042213A (zh) |
| KR (1) | KR100887269B1 (zh) |
| CN (1) | CN100555576C (zh) |
| DE (1) | DE102006037267B4 (zh) |
| SG (1) | SG139627A1 (zh) |
| TW (1) | TW200809018A (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5293074B2 (ja) * | 2008-10-20 | 2013-09-18 | 日立電線株式会社 | 窒化物半導体基板及び窒化物半導体基板の製造方法 |
| US7977123B2 (en) * | 2009-05-22 | 2011-07-12 | Lam Research Corporation | Arrangements and methods for improving bevel etch repeatability among substrates |
| KR101425721B1 (ko) * | 2012-10-18 | 2014-08-01 | 풍원정밀(주) | 박판금속가공품의 제조방법, 이에 따라 제조되는 박판금속가공품 |
| DE102013210057A1 (de) * | 2013-05-29 | 2014-12-04 | Siltronic Ag | Verfahren zur Politur der Kante einer Halbleiterscheibe |
| JP6614978B2 (ja) | 2016-01-14 | 2019-12-04 | 株式会社荏原製作所 | 研磨装置及び研磨方法 |
| JP6610587B2 (ja) * | 2017-03-13 | 2019-11-27 | 信越半導体株式会社 | ウェーハの製造方法 |
| DE102017210423A1 (de) * | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| CN110993537A (zh) * | 2019-12-20 | 2020-04-10 | 徐州鑫晶半导体科技有限公司 | 确定半导体晶圆边缘抛光形状的方法 |
| JP2021160999A (ja) * | 2020-04-01 | 2021-10-11 | 株式会社ノベルクリスタルテクノロジー | 半導体基板及びその製造方法 |
| KR102413432B1 (ko) * | 2020-08-28 | 2022-06-27 | 에스케이실트론 주식회사 | 웨이퍼 및 그 형상 분석 방법 |
| EP4285316A1 (en) * | 2021-04-19 | 2023-12-06 | KLA Corporation | Edge profile inspection for delamination defects |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624179B2 (ja) * | 1989-04-17 | 1994-03-30 | 信越半導体株式会社 | 半導体シリコンウェーハおよびその製造方法 |
| JP3035690B2 (ja) * | 1994-01-27 | 2000-04-24 | 株式会社東京精密 | ウェーハ直径・断面形状測定装置及びそれを組み込んだウェーハ面取り機 |
| JPH08243891A (ja) * | 1995-03-07 | 1996-09-24 | Kao Corp | 基板のチャンファ加工装置 |
| AU3042297A (en) * | 1996-06-15 | 1998-01-07 | Unova U.K. Limited | Workpiece inspection and handling |
| KR20000048897A (ko) * | 1996-10-04 | 2000-07-25 | 오브시디안 인코포레이티드 | 화학 기계적 연마 두께 제거를 제어하는 방법 및 시스템 |
| JP3328193B2 (ja) | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| JP2000084811A (ja) * | 1998-09-16 | 2000-03-28 | Tokyo Seimitsu Co Ltd | ウェーハ面取り装置 |
| JP2000114216A (ja) * | 1998-10-01 | 2000-04-21 | Sumitomo Metal Ind Ltd | 半導体ウェーハの製造方法 |
| US6722954B2 (en) | 1999-12-27 | 2004-04-20 | Shin-Etsu Handotai Co., Ltd. | Wafer for evaluating machinability of periphery of wafer and method for evaluating machinability of periphery of wafer |
| US6828163B2 (en) * | 2000-11-16 | 2004-12-07 | Shin-Etsu Handotai Co., Ltd. | Wafer shape evaluating method and device producing method, wafer and wafer selecting method |
| US6650422B2 (en) * | 2001-03-26 | 2003-11-18 | Advanced Micro Devices, Inc. | Scatterometry techniques to ascertain asymmetry profile of features and generate a feedback or feedforward process control data associated therewith |
| DE10131246C2 (de) * | 2001-06-28 | 2002-12-19 | Wacker Siltronic Halbleitermat | Verfahren zur materialabtragenden Bearbeitung der Kanten von Halbleiterscheiben |
| JP2003017444A (ja) * | 2001-06-29 | 2003-01-17 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの加工取り代の測定方法およびその装置 |
| KR100518582B1 (ko) | 2002-08-29 | 2005-10-04 | 삼성전자주식회사 | 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 |
| US7258931B2 (en) | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| CN1977361B (zh) * | 2005-04-19 | 2011-04-27 | 株式会社荏原制作所 | 基底处理设备 |
| DE102005034120B4 (de) * | 2005-07-21 | 2013-02-07 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
| KR200419871Y1 (ko) | 2006-03-27 | 2006-06-26 | 유인섭 | 금속인서트 내장 스페이서 |
| JP4915146B2 (ja) * | 2006-06-08 | 2012-04-11 | 信越半導体株式会社 | ウェーハの製造方法 |
-
2006
- 2006-08-09 DE DE102006037267A patent/DE102006037267B4/de not_active Expired - Fee Related
-
2007
- 2007-06-07 SG SG200704143-7A patent/SG139627A1/en unknown
- 2007-07-10 CN CNB2007101360165A patent/CN100555576C/zh not_active Expired - Fee Related
- 2007-07-26 US US11/828,441 patent/US7767470B2/en not_active Expired - Fee Related
- 2007-08-03 KR KR1020070078142A patent/KR100887269B1/ko not_active IP Right Cessation
- 2007-08-07 TW TW096128938A patent/TW200809018A/zh unknown
- 2007-08-09 JP JP2007208375A patent/JP2008042213A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7767470B2 (en) | 2010-08-03 |
| TW200809018A (en) | 2008-02-16 |
| US20080036040A1 (en) | 2008-02-14 |
| DE102006037267A1 (de) | 2008-02-21 |
| CN101123188A (zh) | 2008-02-13 |
| KR20080013748A (ko) | 2008-02-13 |
| SG139627A1 (en) | 2008-02-29 |
| DE102006037267B4 (de) | 2010-12-09 |
| KR100887269B1 (ko) | 2009-03-06 |
| JP2008042213A (ja) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555576C (zh) | 具有高度精确的边缘纵剖面的半导体晶片及其制造方法 | |
| EP1335420B1 (en) | Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method | |
| US20030013380A1 (en) | Semiconductor wafer dividing method | |
| JP3213563B2 (ja) | ノッチレスウェーハの製造方法 | |
| US8231430B2 (en) | Wafer production method | |
| US6975960B2 (en) | Method for evaluating wafer configuration, wafer, and wafer sorting method | |
| US20080253849A1 (en) | Mono Crystalline Diamond Cutting Tool for Ultra Precision Machining | |
| Sun et al. | Fine grinding of silicon wafers: a mathematical model for the wafer shape | |
| CN86107119A (zh) | 晶片的生产方法 | |
| CN101326618B (zh) | 半导体晶片的两头研磨装置、静压垫及使用它们的两头研磨方法 | |
| CN110088058B (zh) | 玻璃板及玻璃板的制造方法 | |
| KR101611889B1 (ko) | 스크라이빙 휠 | |
| CN100468645C (zh) | 半导体晶片的制造方法 | |
| JP2004219494A (ja) | 光学素子の製造方法 | |
| Suzuki et al. | Precision cutting of ceramics with milling tool of single crystalline diamond | |
| KR100999361B1 (ko) | 웨이퍼 제조 방법 | |
| KR20180003425A (ko) | 멀티포인트 다이아몬드 툴 및 그의 제조 방법 | |
| Militao Dib et al. | Mapping ductile-to-fragile transition and the effect of tool nose radius in diamond turning of single-crystal silicon | |
| US20230050442A1 (en) | Systems and methods for processing semiconductor wafers using front-end processed wafer global geometry metrics | |
| JP2007095987A (ja) | 半導体ウェーハの製造方法及び研削装置 | |
| JP2005243976A (ja) | 半導体結晶 | |
| CN114102882A (zh) | 脆性材料基板用划线轮及其制造方法 | |
| KR20180025173A (ko) | 다이아몬드 툴 | |
| TW201731629A (zh) | 對刀具的變轉速研磨法 | |
| Sun | Grinding of silicon wafers: Wafer shape model and its application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091028 Termination date: 20120710 |