KR20080013748A - 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법 - Google Patents
고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법 Download PDFInfo
- Publication number
- KR20080013748A KR20080013748A KR1020070078142A KR20070078142A KR20080013748A KR 20080013748 A KR20080013748 A KR 20080013748A KR 1020070078142 A KR1020070078142 A KR 1020070078142A KR 20070078142 A KR20070078142 A KR 20070078142A KR 20080013748 A KR20080013748 A KR 20080013748A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- edge profile
- facet
- edge
- standard deviation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 235000012431 wafers Nutrition 0.000 title claims description 158
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000007704 transition Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 claims description 24
- 238000005498 polishing Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 22
- 238000000227 grinding Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000003754 machining Methods 0.000 description 10
- 238000011282 treatment Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명의 대상은 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 반도체 웨이퍼에 관한 것이며, 에지 프로파일은 반도체 웨이퍼의 전체 둘레에 걸쳐 실질적으로 일정한 것인 반도체 웨이퍼이다.
본 발명의 대상은 또한 에지 프로파일이 반도체 웨이퍼마다 실질적으로 일정한 것인 다수의 반도체 웨이퍼들이다.
또한, 본 발명의 대상은 이러한 타입의 반도체 웨이퍼의 제작 방법이다.
반도체 웨이퍼, 에지 프로파일, 차이 프로파일, 프로파일링.
Description
본 발명은 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 반도체 웨이퍼에 관한 것이며, 에지 프로파일은 반도체 웨이퍼의 전체 둘레에 걸쳐 실질적으로 일정한 것인 반도체 웨이퍼에 관한 것이다. 본 발명은 또한 에지 프로파일이 반도체 웨이퍼마다 실질적으로 일정한 것인 다수의 반도체 웨이퍼들에 관한 것이다. 또한, 본 발명은 이러한 타입의 반도체 웨이퍼의 제작 방법에 관한 것이다.
마이크로 전자 소자의 제작에 사용되는 반도체 웨이퍼, 구체적으로 실리콘 웨이퍼는 다수의 가공 단계에 의해 제작된다. 제1 단계는 반도체 재료로 만들어진 다결정질 또는 단결정질 잉곳(ingot)을 제작하는 것을 포함한다. 상기 잉곳은 웨이퍼로 분리되고, 이 과정에서 분리에 의해 야기된 결정의 격자 구조의 손상은 복수의 가공 단계에서 제거되며, 웨이퍼는 고도로 정밀한 기하학적 형상을 갖게 된다.
따라서, 요구되는 편평도 및 평면-평행성은, 예컨대 상이한 처리법, 즉 단면 랩핑 또는 양면 랩핑, 에칭 및 단면 연마 또는 양면 연마의 적절한 조합에 의해 반도체 웨이퍼의 표면에 부여된다. 또한, 정해진 에지 프로파일은 에지 라운딩 및 에지 연마에 의해 형성된다.
그러나, 종래 기술에 따라 얻어지는 에지 프로파일의 정밀도 및 정확도는 최신 세대의 마이크로 전자 소자를 제작하는 데 이용되는 반도체 웨이퍼에 있어서 더 이상 충분하지 않다. 에지 프로파일 또는 그 정밀도와 정확도 및 소자 생산 라인에서의 양품률 사이의 관계는 최근에 더 밀접하다는 것이 확인되었다.
종래 기술에 따르면, 반도체 웨이퍼의 에지 프로파일은 한정된 정밀도와 정확도로만 측정될 수 있었다. 또한, 이러한 타입의 측정 방법 때문에, 반도체 웨이퍼의 전체 둘레에 걸쳐 측정하는 것이 불가능하였다. 이러한 측정은 지금까지는 일반적으로 프로파일의 투영에 의해 행해졌다. 이 경우, 에지 프로파일은 평행한 광원에 의해 반도체 웨이퍼의 2차원 표면에 투영되고, 웨이퍼 둘레에 평행한 에지 프로파일에 의해 투사된 음영은 카메라에 의해 기록되며, 이후 적절한 이미지 처리 방법 및 수학적인 알고리즘에 의해 평가된다. 따라서, 반도체 웨이퍼에서 일반적으로 나타나는 배향 특징부의 영역에 대해서는 측정이 불가능하다. 반도체 웨이퍼의 둘레에 있는 노치 또는 평탄화된 영역("평탄부")은 일반적으로 배향 특징부로서 기능한다. 프로파일 투영은 또한 원칙적으로 비연마 에지와 함께 기능하지만, 한정된 정확도로 기능한다. 후자는 에지 영역에서의 표면의 조도(roughness)에 따라 좌우되는데, 이는 에지가 더 거칠수록 빛은 더 산란되고 이에 따라 투사된 음영에 서 더 이상 프로파일이 잘 정의되지 않기 때문이다. 또한, 프로파일 투영은 노치 또는 평탄부 영역에서의 에지 프로파일의 측정이 불가능하다. 에지 프로파일은 연마된 에지의 경우에만 정확하게 측정될 수 있으므로, 상이한 공정 단계 전후의 웨이퍼 에지의 상태는 프로파일 투영에 의해 한정된 정확도로 비교될 수 밖에 없다. 따라서, 에지 프로파일을 변화시키는 모든 가공 단계, 특히 에지 가공 단계에서의 공정 제어도 또한 매우 한정된 범위에서만 가능하다. 따라서, 반도체 웨이퍼의 에지 프로파일은 심지어 공칭 사양이 동일한 경우에도 웨이퍼 둘레를 따라 그리고 노치 또는 평탄부 영역 모두에서 상당히 변하게 된다.
이 문제를 해결하기 위해, JP2003-017444는 이 목적을 위해 반도체 웨이퍼에 도입된 작은 함몰부를 측정함으로써 에지 라운딩, 에지 연삭 및 에지 연마 중에 재료의 제거를 측정하는 것을 제안하였다. 대안으로서, US6722954B2는 상기 목적을 위해 시험용 웨이퍼에 특별히 적용된 다결정질 실리콘으로 된 층에서 재료의 제거를 측정하는 것을 설명한다. 이 방법은 복잡하고, 이에 따라 연속적인 공정 제어에는 적절하지 않다. 또한, 반도체 웨이퍼 자체에서의 측정이 불가능하고 특별히 준비된 시험용 웨이퍼에서만 가능하다.
또한, 반도체 웨이퍼의 전면 및 배면의 연삭 중에 적절한 공정을 수행함으로써, 제어된 방법으로 반도체 웨이퍼의 양면에 나타나는 패시트(facet)의 길이를 바꾸는 것이 시도되었다. EP0971398A1 또는 US6465328B1을 참고하라. 따라서, EP0971398A1은 반도체 잉곳을 웨이퍼로 분리한 직후에만 에지 라운딩을 행하지 않고 모든 웨이퍼가 동일한 두께를 갖도록 하는 연삭 단계 이후에만 에지 라운딩을 행하는 공정 흐름을 설명하고 있다. 이는 모든 웨이퍼에 대해서 패시트의 길이 및 높이("챔퍼")가 동일하게 되도록 보장하려는 의도이다. 그러나, 이러한 측정법 또한 마무리 가공된 반도체 웨이퍼에 있어서 정해진 균일한 에지 프로파일을 보장하기에는 불충분하다는 점이 판명되었다.
요약하면, 에지 프로파일의 형태는 지금까지 제한된 정확도의 측정 방법에 의해서만 측정되었다. 웨이퍼 에지 영역에서의 재료의 제거는, 적절하다면, 다결정질 실리콘 층 또는 의도적으로 형성된 작은 구멍과 같은 보조적인 구조에 의해 추가적으로 제어된다. 따라서, 모든 공정 단계에 걸쳐 웨이퍼 에지의 프로파일 형태의 정확한 트래킹(tracking)은 가능하지 않고, 특히 노치 또는 평탄부 영역에서는 불가능하다. 상응하게 제작된 반도체 웨이퍼의 에지 프로파일은 이에 따라 넓은 변동 범위를 갖게 된다.
따라서, 전술한 내용에 기초한 본 발명의 목적은 정밀한 에지 형태를 갖는 반도체 웨이퍼를 제공하는 것이다.
상기 목적은 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 반도체 웨이퍼에 의해 달성되며, 에지 프로파일의 파라메타는 반도체 웨이퍼의 전체 둘레에 걸쳐 다음의 표준 편차를 갖는다.
- 반도체 웨이퍼의 전면에서의 패시트와 웹 사이의 천이부의 천이 반경(r1)의 표준 편차는 12 ㎛ 미만이고,
- 반도체 웨이퍼의 배면에서의 패시트와 웹 사이의 천이부의 천이 반경(r2)의 표준 편차는 10 ㎛ 미만이며,
- 반도체 웨이퍼의 전면의 패시트 높이(B1)와 배면의 패시트 높이(B2)의 표준 편차는 각 경우에 있어서 5 ㎛ 미만이고,
- 반도체 웨이퍼의 전면에서의 패시트 길이(A1)의 표준 편차는 11 ㎛ 미만이며,
- 반도체 웨이퍼의 배면에서의 패시트 길이(A2)의 표준 편차는 8 ㎛ 미만이 고,
- 반도체 웨이퍼의 전면의 패시트 각도(θ1)와 배면의 패시트 각도(θ2)의 표준 편차는 각 경우에 있어서 0.5°미만이다.
이 경우, 전술한 표준 편차는 단일 반도체 웨이퍼의 둘레 상의 복수의 위치에서 에지 프로파일을 측정하여 결정된다.
유사하게 상기 목적은 각각 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 다수의 반도체 웨이퍼에 의해 달성되며, 에지 프로파일의 파라메타는 다수의 반도체 웨이퍼 전체에 걸쳐 전술한 표준 편차를 갖는다. 이 경우, 표준 편차는 다수의 반도체 웨이퍼 중 각각의 개별적인 반도체 웨이퍼의 에지 프로파일을 측정하여 결정된다.
바람직하게는, 실질적으로 둥근 반도체 웨이퍼의 경우에 있어서 전술한 조건은 둘레의 둥근 부분에서 뿐만 아니라 배향 특징부의 영역에서도 만족된다.
따라서, 본 발명에 따른 반도체 웨이퍼는 프로파일의 모든 영역, 즉 노치 또는 평탄부 영역뿐만 아니라 웨이퍼의 둘레 전체에서 좁은 공차 범위를 만족하는 매우 정밀한 에지 프로파일을 갖는다.
본 발명은 프로파일의 모든 영역, 즉 노치 또는 평탄부뿐만 아니라 웨이퍼의 둘레 전체에서 좁은 공차 범위를 만족하는 매우 정밀한 에지 프로파일을 갖는 반도체 웨이퍼를 제공한다.
아래에서는 도면을 참조하여 더 상세히 본 발명을 설명한다.
두께가 t인 반도체 웨이퍼(1)의 에지 프로파일은 웨이퍼에 걸친 단면에 있어서 세 영역, 패시트(2), 즉 전면의 챔퍼된 영역, 둘레의 웹(3) 및 다시 한 번 반도체 웨이퍼의 배면의 패시트(4)로 나뉜다. 각각의 경우에 있어서 패시트(2, 4)는 실질적으로 곧은 부분, 챔퍼 및 웹(3)에 대한 만곡된 천이 영역(5, 6)을 포함한다.
프로파일은 다음의 파라메타들에 의해 표현될 수 있다.
- 반도체 웨이퍼의 전면의 패시트 각도(θ1) 및 배면의 패시트 각도(θ2) : 기준 평면과 각각의 패시트의 챔퍼 사이의 각도. 2차원적인 웨이퍼 표면(7, 8) 중 하나 또는 예컨대 척 표면(chuck surface)이 기준 평면으로서 사용될 수 있다. 에지 프로파일의 측정은 2차원적인 웨이퍼 표면의 작은 영역만을 포함하며, 이에 따라 웨이퍼 표면의 측정이 불확실성을 갖게 된다. 따라서, 종종 척 표면을 기준 평면으로 정의하는 것이 더 바람직하다.
- 반도체 웨이퍼의 전면 상의 패시트 길이(A1) 및 배면 상의 패시트 길이(A2) : 정의된 기준 평면에 평행하게 측정된, 2차원적인 웨이퍼 표면(7, 8)과 패시트(2, 4)의 교차점과 반도체 웨이퍼의 최외각점 사이의 거리.
- 반도체 웨이퍼의 전면 상의 패시트 높이(B1) 및 배면 상의 패시트 높이(B2) : 2차원적인 웨이퍼 표면(7, 8)의 연장면과, 반도체 웨이퍼의 최외각점을 지 나는 기준 평면에 수직인 면과 패시트(2, 4)의 연장면과의 교점 사이의 거리. 반도체 웨이퍼의 두께(t)와 패시트 높이(B1, B2)의 합 사이의 차이 B=t-(B1+B2)에 해당하는 웹 길이(B). 상기 웹은 또한 복수의 곧은 부분을 포함할 수 있다.
- 반도체 웨이퍼의 전면 상의 천이 반경(r1) 및 배면 상의 천이 반경(r2) : 챔퍼와 웹(3) 사이의 각각의 천이 영역(5, 6)의 곡률 반경.
- 웹 각도(β) : 웹과 기준 평면에 수직인 평면 사이의 각도. [도 1에서는 웹이 기준 평면에 수직이기 때문에 웹 각도(β)가 0이다.] 웹이 복수의 곧은 부분으로 이루어지는 경우 이에 상응하는 복수의 웹 각도가 존재한다.
이들 파라메타에 따라 에지 프로파일이 크게 변할 수 있다. 따라서, 에지 프로파일이 웹(3)을 갖지 않을 수도 있으며, 이때 만곡된 천이 영역(5, 6)이 서로 직접적으로 합쳐지고, 이 경우, 적절하다면, 천이 반경(r1 및 r2)이 동일할 수 있다.
본 발명에 따르면, 전술한 파라메타들이 반도체 웨이퍼마다 또는 반도체 웨이퍼에서 매우 작은 표준 편차를 갖는다. 전자 소자의 제작 중에 부정확한 에지 형상에 의해 야기되는 양품률의 손실은 결과적으로 신뢰성있게 방지될 수 있다.
본 발명에 따른 반도체 웨이퍼는 다음의 단계를 포함하는 방법에 의해 제작될 수 있다.
a) 반도체 잉곳으로부터 반도체 웨이퍼를 분리하는 단계,
b) 반도체 웨이퍼의 에지 프로파일이 변하도록 반도체 웨이퍼를 가공하는 단 계,
c) 반도체 웨이퍼의 에지 프로파일을 측정하는 단계,
d) 측정된 에지 프로파일의 위치에 따라 좌우되는, 요구되는 에지 프로파일로부터의 편차를 확인하는 단계 및
e) 추가적인 반도체 웨이퍼의 후속 가공을 통해 이전에 가공된 반도체 웨이퍼의 에지 프로파일보다 요구되는 에지 프로파일로부터의 편차가 더 작은 에지 프로파일이 되도록 하는 방식으로 가공 파라메타를 변화시키는 단계.
단계 a)에서, 반도체 웨이퍼는 종래 기술에 따라, 바람직하게는 다중 와이어 톱(multi-wire saw)을 이용하여 반도체 잉곳으로부터 분리된다.
단계 b)에서, 제1 반도체 웨이퍼는 웨이퍼 에지의 프로파일을 변화시키는 가공 단계를 거친다. 이들은 주로 에지 라운딩 또는 에지 연마와 같은 에지 가공 단계이지만, 또한 웨이퍼 표면의 연삭, 랩핑 또는 연마와 같이 종래 기술에 따른 통상의 표면 가공 단계이기도 하다. 연삭 또는 연마는 반도체 웨이퍼의 일면 또는 양면에 대한 것일 수 있다. 단계 b)에서는 또한 에지 프로파일에 영향을 주는 임의의 다른 가능한 타입의 가공, 예컨대 에칭 처리, 세척 또는 에피텍셜 코팅을 행할 수 있다.
도 2는 예로서 에지 프로파일이 반도체 웨이퍼의 가공 과정에서 어떻게 변화되는가를 보이고 있다. 양면 연마 후에 반도체 웨이퍼는 에지 프로파일(11)을 갖게 되며, 예컨대 이 에지 프로파일은 에칭 처리[에지 프로파일(12)], 에지 연마[에지 프로파일(13)] 및 양면 연마[에지 프로파일(14)]에 의해 다양하게 변화된다.
가공 후에, 반도체 웨이퍼의 에지 프로파일은 단계 c)에서 정확하게 측정되며, 그 결과는 단계 d)에서 평가된다. 측정 방법은, 하나 또는 복수의 레이저 빔이 웨이퍼 에지(반도체 웨이퍼의 전면 및 배면)를 지나가게 되고 레이저 스폿의 위치는 CCD 카메라에 의해 기록되며 적절한 소프트웨어에 의해 평가되는 것인 라이트 섹션법(light section method)에 기초하는 것이 바람직하다. 이에 따라 웨이퍼 에지 프로파일이 형성되고, 이후에 이로부터 적절한 방법에 의해 패시트 각도(θ1, θ2), 패시트 길이(A1, A2), 패시트 높이(B1, B2) 및 천이 반경(r1, r2) 등과 같은 프로파일 파라메타가 얻어진다. 따라서, 충분히 연마되지 않은, 특히 노치 또는 평탄부 영역에서의 웨이퍼 에지의 프로파일을 정확하게 측정할 수 있다. 적절한 측정 장치는 구입이 가능하다. 에지 프로파일이 측정될 때 반도체 웨이퍼가 이미 연마된 에지를 갖는 경우에는, 에지가 지나치게 약하게 빛을 산란시키므로 라이트 섹션법 또한 적절하지 않다. 이 경우, 에지 프로파일을 측정하기 위해 전술한 프로파일 투영법이 사용되는 것이 바람직하다. 라이트 섹션법과 프로파일 투영의 조합은, 임의의 에지 가공 상태에서, 그리고 전체 둘레 상의 모든 영역 및 노치와 평탄부 영역에서 에지 프로파일을 매우 정밀하고 정확하게 측정하기에 적절하다.
단계 e)에서, 가공 단계는 이전에 행해진 측정 및 평가에 기초하여 최적화되므로, 앞서 가공된 반도체 웨이퍼의 에지 프로파일이 필요한 정밀도와 차이를 갖는다면, 가공될 다음 반도체 웨이퍼의 에지 프로파일이 앞서 가공된 반도체 웨이퍼의 에지 프로파일에 비해 개선된다. 최적화는, 예컨대 공정 파라메타 및 도구의 구체 적인 제어를 포함한다.
본 발명에 따른 방법의 바람직한 실시예에서, 에지 프로파일의 측정은 가공 이후에 뿐만 아니라 또한 가공 이전에 행해진다. 2가지 측정 결과는, 바람직하게는 양자 사이의 차를 만들어 비교된다. 결과적으로, 측정과 측정 사이에 행해지는 가공 단계에 의해 발생하는 재료의 제거는 에지의 전체 프로파일에 걸쳐 위치에 따라 좌우되는 방식으로 측정된다. 상이한 가공 단계의 영향은 이러한 방식으로 구분될 수 있으며, 이는 공정 제어를 더 향상시킬 수 있도록 한다.
2가지 에지 프로파일 사이의 차이는 가공 단계 전후에 하나 위에 다른 하나가 도시된 2개의 에지 프로파일에서 점과 점 사이의 최단 거리(도 2 참조)이며, 다음과 같이 결정된다. 나중의 에지 프로파일[예컨대, 에칭 처리 후의 에지 프로파일(12)]의 각 점에서 에지 프로파일에 대한 수선을 긋는다. 이전의 에지 프로파일[예컨대, 양면 연삭 후, 즉 에칭 처리 이전의 에지 프로파일(11)]과 수선의 교차점과, 나중의 에지 프로파일[예컨대, 에지 프로파일(12)]과 수선의 교차점 사이의 거리가 상기 점에서의 2개의 에지 프로파일 사이의 차이에 해당한다. 길이 또는 각도에 기초한 나중의 에지 프로파일의 전개에 따른 상기 차이를 도시한 것이 차이 프로파일이다. 이에 따라, 에지 프로파일의 상이한 영역에서의 제거 부분을 확인할 수 있다. 예컨대 차이 프로파일 또는 이 차이 프로파일의 특정 영역의 (선형 또는 2차) 평균을 구함으로써 요구되는 작업 지시서에 따라 좌우되는 제거 부분을 정량적으로 측정할 수 있다. 특정 가공 단계에서 발생하는, 요구되는 프로파일로부터의 편차의 원인은 상기 차이 프로파일에 기초하여 쉽게 결정될 수 있다.
본 발명에 따른 방법은 또한 특별하게 준비된 시험용 웨이퍼가 필요없다는 장점을 갖는다. 이는, 한편으로는 비용을 절감시키며, 다른 한편으로는 연속 공정 제어가 가능하도록 한다.
본 발명에 따른 방법은, 종래 기술에 따른 경우에서보다 상당히 작은 정도로 에지 프로파일이 변하는 것인 반도체 웨이퍼를 제작할 수 있도록 한다.
본 발명에 따른 방법의 바람직한 실시예에 있어서, 상기 방법의 단계 c) 및 단계 d)는 프로파일링된 연삭 디스크에 의한 에지 라운딩 후에 수행되고, 본 발명에 따른 방법은 이에 따라 에지 라운딩에 적용된다. 이는, 에지 라운딩이 본래 에지 프로파일에 매우 큰 영향을 주기 때문에 바람직하다. 종래 기술에 따르면, 대체로 에지 라운딩은 프로파일링된 공구, 예컨대 연삭 디스크를 사용하여 웨이퍼 에지를 연삭함으로써 행해지고, 상기 프로파일링된 공구의 네가티브 폼(negative form)은 생산될 에지 프로파일에 상응한다. 연삭 중에, 상기 공구의 네가티브 폼은 반도체 웨이퍼의 에지로 포지티브 복제된다. 반도체 웨이퍼의 에지 프로파일의 정밀도 및 정확도는, 연삭 작업 중에 반도체 웨이퍼에 대한 연삭 디스크의 위치 및 이 연삭 디스크의 마모에 따라 결정된다.
바람직한 실시예에서, 단계 e)에서는, 요구되는 값으로부터 에지 프로파일의 패시트 길이의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연삭 디스크의 위치를 재조정한다. 이와는 대조적으로, 요구되는 값으로부터 에지 프로파일의 다른 파라메타의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연삭 디스크를 교체한다. 전술한 2가지는 웨이퍼 둘레에서의 에지 라 운딩에서 뿐만 아니라 평탄부 또는 노치에서의 에지 라운딩에서도 사실이다.
후속하여 가공되는 반도체 웨이퍼의 에지 프로파일은 모니터링되며 이러한 피드백에 의해 제어된다. 상기 피드백은 종래 기술에서는 제공되지 않는다. 이는 종래 기술에 비해 파라메타의 변화가 줄어든다는 것을 의미한다. 에지 라운딩 후 에지 프로파일의 전술한 파라메타들의 표준 편차는 표 1에 제시되어 있다. 여기서, 일련의 측정(U1 및 U2)은 웨이퍼 둘레를 따르는 16개의 측정 위치에서의 측정과 관련되어 있고, U1에서 측정된 반도체 웨이퍼는 본 발명에 따른 방법을 적용하지 않고 종래 기술에 따라 가공된 것이며, U2에서 측정된 반도체 웨이퍼는 에지 라운딩에 대한 프로파일 측정 및 피드백을 이용하여 본 발명에 따라 가공된 것이다. 웨이퍼의 노치에서도 유사한 개선이 이루어졌으며[일련의 측정(N1 및 N2), N1은 종래 기술에 따른 U1과 유사하며, N2은 본 발명에 따른 U2와 유사함], 이제 파라메타의 변화는 웨이퍼 둘레 및 노치에서 어슷비슷하다. 전술한 파라메타 외에, 표 1은 또한 에지 프로파일의 대칭 편차(△Sym), 즉 반도체 웨이퍼의 전면 및 배면에 대한 파라메타의 비교 및 공칭적으로 곧은 영역 또는 둥근 영역으로부터의 에지 프로파일의 편차[프로파일 변형(Def)]도 또한 제시하고 있다.
또한 이때, 에지 라운딩 전후로 각 경우의 에지 프로파일의 측정을 행하는 것이 바람직하다.
또한, 본 발명에 따른 방법은 에지 연마에 적용하는 것이 바람직하다. 이 경우, 단계 e)에서는, 요구되는 프로파일로부터의 에지 프로파일의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연마 공구의 위치를 재조정한다. 바람직하게는, 측정된 프로파일 사이에 차이를 두어 에지 연마 전후로 측정함으로써 재료의 제거를 정확하게 측정하고, 공구는 상응하게 재조정된다.
본 발명에 따른 방법을 양면 연마에 적용하는 것 또한 바람직하다. 따라서, 양면 연마 중에 사용되며 반도체 웨이퍼를 수용하는 캐리어는 제작할 에지 프로파일에 따라 선택될 수 있다.
단계 c) 및 d)에서의 전술한 측정 및 평가를, 에지 프로파일에 상당한 영향을 미치는 제작 공정 중에 모든 가공 단계 전후로 수행하는 것이 또한 특히 바람직하다. 이들은 구체적으로, 웨이퍼 표면 또는 웨이퍼 에지의 각 경우에 대한 연삭, 랩핑, 에칭, 연마와 같이 상당한 재료의 제거를 수반하는 모든 가공 단계들이다. 에피텍셜 코팅은 또한 에지 프로파일에 상당한 영향을 줄 수 있다. 이러한 방식으로, 모든 가공 단계에 걸쳐 최종 생산품까지 정밀한 에지 형태가 보장될 수 있다.
표 1과 같이 표 2는 전술한 파라메타의 표준 편차를 나타내고 있지만, 양면 연마를 비롯한 모든 가공 단계를 거친, 마무리 가공된 반도체 웨이퍼에 대한 것이다. 이때, 일련의 측정(U3 및 U4)은 다시 한 번 웨이퍼 둘레를 따르는 16개의 측정 위치에서의 측정과 관련되며, 이 경우 U3에서 측정된 반도체 웨이퍼의 경우는 본 발명에 따른 방법을 적용하지 않고 종래 기술에 따라 가공되었고, U4에서 측정된 반도체 웨이퍼는 에지 프로파일에 영향을 주는 모든 가공 단계에 대해 프로파일 측정 및 피드백을 이용하여 본 발명에 따라 가공되었다. 종래 기술과 비교하여 모든 파라메타들의 표준 편차의 감소가 분명하게 나타난다.
도 1은 반도체 웨이퍼의 에지 프로파일을 전체적으로 묘사하는 데 사용될 수 있는 파라메타를 나타낸 도면.
도 2는 반도체 웨이퍼의 가공 과정에서의 에지 프로파일의 변화를 나타내는 도면.
<도면의 주요 부품에 대한 도면 부호의 설명>
θ1, θ2 : 패시트 각도
r1, r2 : 천이 반경
A1, A2 : 패시트 길이
B : 웹 길이
B1, B2 : 패시트 높이
Claims (10)
- 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 반도체 웨이퍼로서, 반도체 웨이퍼의 전체 둘레에 있어서 에지 프로파일의 파라메타의 표준 편차는,- 반도체 웨이퍼의 전면에서의 패시트와 웹 사이의 천이부의 천이 반경(r1)의 표준 편차는 12 ㎛ 미만이고,- 반도체 웨이퍼의 배면에서의 패시트와 웹 사이의 천이부의 천이 반경(r2)의 표준 편차는 10 ㎛ 미만이며,- 반도체 웨이퍼의 전면의 패시트 높이(B1)와 배면의 패시트 높이(B2)의 표준 편차는 각 경우에 있어서 5 ㎛ 미만이고,- 반도체 웨이퍼의 전면에서의 패시트 길이(A1)의 표준 편차는 11 ㎛ 미만이며,- 반도체 웨이퍼의 배면에서의 패시트 길이(A2)의 표준 편차는 8 ㎛ 미만이고,- 반도체 웨이퍼의 전면의 패시트 각도(θ1)와 배면의 패시트 각도(θ2)의 표준 편차는 각 경우에 있어서 0.5°미만인 것인 반도체 웨이퍼.
- 제1항에 있어서, 실질적으로 둥근 단면 및 노치와 평탄부를 포함하는 군으로부터 선택된 하나 이상의 배향 특징부를 특징으로 하며, 또한 에지 프로파일의 파라메타들은 배향 특징부 영역에서도 제1항에 제시된 표준 편차를 갖는 것인 반도체 웨이퍼.
- 전면, 배면 및 반도체 웨이퍼의 둘레를 따르면서 전면과 배면을 연결하고 정해진 에지 프로파일을 갖는 에지로 이루어진 다수의 반도체 웨이퍼로서, 모든 반도체 웨이퍼들에 있어서 에지 프로파일의 파라메타의 표준 편차는,- 반도체 웨이퍼의 전면에서의 패시트와 웹 사이의 천이부의 천이 반경(r1)의 표준 편차는 12 ㎛ 미만이고,- 반도체 웨이퍼의 배면에서의 패시트와 웹 사이의 천이부의 천이 반경(r2)의 표준 편차는 10 ㎛ 미만이며,- 반도체 웨이퍼의 전면의 패시트 높이(B1)와 배면의 패시트 높이(B2)의 표준 편차는 각 경우에 있어서 5 ㎛ 미만이고,- 반도체 웨이퍼의 전면에서의 패시트 길이(A1)의 표준 편차는 11 ㎛ 미만이며,- 반도체 웨이퍼의 배면에서의 패시트 길이(A2)의 표준 편차는 8 ㎛ 미만이 고,- 반도체 웨이퍼의 전면의 패시트 각도(θ1)와 배면의 패시트 각도(θ2)의 표준 편차는 각 경우에 있어서 0.5°미만인 것인 다수의 반도체 웨이퍼.
- 제3항에 있어서, 각각의 반도체 웨이퍼는 실질적으로 둥근 단면 및 노치와 평탄부를 포함하는 군으로부터 선택된 하나 이상의 배향 특징부를 특징으로 하며, 에지 프로파일의 파라메타들은 배향 특징부 영역에서도 제3항에 제시된 표준 편차를 갖는 것인 다수의 반도체 웨이퍼.
- a) 반도체 잉곳(ingot)으로부터 반도체 웨이퍼를 분리하는 단계,b) 반도체 웨이퍼의 에지 프로파일이 변하도록 반도체 웨이퍼를 가공하는 단계,c) 반도체 웨이퍼의 에지 프로파일을 측정하는 단계,d) 측정된 에지 프로파일의 위치에 따라 좌우되는, 요구되는 에지 프로파일로부터의 편차를 확인하는 단계 및e) 추가적인 반도체 웨이퍼의 후속 가공을 통해, 이전에 가공된 반도체 웨이퍼의 에지 프로파일보다 요구되는 에지 프로파일로부터의 편차가 더 작은 에지 프로파일이 되도록 하는 방식으로 가공 파라메타를 변화시키는 단계를 포함하는 것인 반도체 웨이퍼의 제작 방법.
- 제5항에 있어서, 단계 b)에서 반도체 웨이퍼를 가공하기에 앞서, 에지 프로파일의 추가적인 측정이 행해지고, 가공 전후의 2가지 측정 결과를 비교하며, 이에 따라 가공에 의해 유발되는 재료의 제거는 전체 에지 프로파일에 걸쳐 위치에 따라 좌우되는 방식으로 측정되는 것인 반도체 웨이퍼의 제작 방법.
- 제5항 또는 제6항에 있어서, 단계 b)에서의 가공은 에지 라운딩, 에지 연마, 한 면 이상의 연삭, 랩핑, 에칭, 한 면 이상의 연마, 세척 및 에피텍셜 코팅으로 이루어진 군으로부터 선택되는 것인 반도체 웨이퍼의 제작 방법.
- 제7항에 있어서, 단계 b)에서는, 에지 라운딩이 프로파일링된 연삭 디스크에 의해 행해지고, 단계 e)에서는,요구되는 값으로부터 반도체 웨이퍼의 전면의 패시트 길이(A1)와 배면의 패시트 길이(A2) 중 하나 이상의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연삭 디스크의 위치를 재조정하며,요구되는 값으로부터 에지 프로파일의 다른 파라메타의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연삭 디스크를 교체하는 것인 반도체 웨이퍼의 제작 방법.
- 제7항에 있어서, 단계 b)에서는, 에지 연마가 행해지며, 단계 e)에서는 요구되는 프로파일로부터 에지 프로파일의 편차가 허용된 공차 범위를 초과하는 것이 단계 d)에서 확인되면 연마 공구의 위치가 재조정되는 것인 반도체 웨이퍼의 제작 방법.
- 제5항 또는 제6항에 있어서, 에지가 연마되지 않은 경우에는 에지 프로파일이 라이트 섹션법(light section method)에 의해 측정되고, 반도체 웨이퍼의 에지가 연마되는 경우에는 에지 프로파일이 프로파일 투영에 의해 측정되는 것인 반도체 웨이퍼의 제작 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006037267A DE102006037267B4 (de) | 2006-08-09 | 2006-08-09 | Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil |
| DE102006037267.0 | 2006-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080013748A true KR20080013748A (ko) | 2008-02-13 |
| KR100887269B1 KR100887269B1 (ko) | 2009-03-06 |
Family
ID=38954686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070078142A KR100887269B1 (ko) | 2006-08-09 | 2007-08-03 | 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7767470B2 (ko) |
| JP (1) | JP2008042213A (ko) |
| KR (1) | KR100887269B1 (ko) |
| CN (1) | CN100555576C (ko) |
| DE (1) | DE102006037267B4 (ko) |
| SG (1) | SG139627A1 (ko) |
| TW (1) | TW200809018A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101425721B1 (ko) * | 2012-10-18 | 2014-08-01 | 풍원정밀(주) | 박판금속가공품의 제조방법, 이에 따라 제조되는 박판금속가공품 |
| KR20220028374A (ko) * | 2020-08-28 | 2022-03-08 | 에스케이실트론 주식회사 | 웨이퍼 및 그 형상 분석 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5293074B2 (ja) * | 2008-10-20 | 2013-09-18 | 日立電線株式会社 | 窒化物半導体基板及び窒化物半導体基板の製造方法 |
| US7977123B2 (en) * | 2009-05-22 | 2011-07-12 | Lam Research Corporation | Arrangements and methods for improving bevel etch repeatability among substrates |
| DE102013210057A1 (de) * | 2013-05-29 | 2014-12-04 | Siltronic Ag | Verfahren zur Politur der Kante einer Halbleiterscheibe |
| JP6614978B2 (ja) | 2016-01-14 | 2019-12-04 | 株式会社荏原製作所 | 研磨装置及び研磨方法 |
| JP6610587B2 (ja) * | 2017-03-13 | 2019-11-27 | 信越半導体株式会社 | ウェーハの製造方法 |
| DE102017210423A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| CN110993537A (zh) * | 2019-12-20 | 2020-04-10 | 徐州鑫晶半导体科技有限公司 | 确定半导体晶圆边缘抛光形状的方法 |
| JP7549322B2 (ja) * | 2020-04-01 | 2024-09-11 | 株式会社ノベルクリスタルテクノロジー | 半導体基板及びその製造方法 |
| EP4285316A1 (en) * | 2021-04-19 | 2023-12-06 | KLA Corporation | Edge profile inspection for delamination defects |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624179B2 (ja) * | 1989-04-17 | 1994-03-30 | 信越半導体株式会社 | 半導体シリコンウェーハおよびその製造方法 |
| JP3035690B2 (ja) * | 1994-01-27 | 2000-04-24 | 株式会社東京精密 | ウェーハ直径・断面形状測定装置及びそれを組み込んだウェーハ面取り機 |
| JPH08243891A (ja) * | 1995-03-07 | 1996-09-24 | Kao Corp | 基板のチャンファ加工装置 |
| EP1048403A3 (en) * | 1996-06-15 | 2001-12-12 | Unova U.K. Limited | Improvements in and relating to grinding machines |
| US6594542B1 (en) * | 1996-10-04 | 2003-07-15 | Applied Materials, Inc. | Method and system for controlling chemical mechanical polishing thickness removal |
| JP3328193B2 (ja) | 1998-07-08 | 2002-09-24 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
| JP2000084811A (ja) * | 1998-09-16 | 2000-03-28 | Tokyo Seimitsu Co Ltd | ウェーハ面取り装置 |
| JP2000114216A (ja) * | 1998-10-01 | 2000-04-21 | Sumitomo Metal Ind Ltd | 半導体ウェーハの製造方法 |
| US6722954B2 (en) * | 1999-12-27 | 2004-04-20 | Shin-Etsu Handotai Co., Ltd. | Wafer for evaluating machinability of periphery of wafer and method for evaluating machinability of periphery of wafer |
| CN1193409C (zh) * | 2000-11-16 | 2005-03-16 | 信越半导体株式会社 | 晶片形状评价方法 |
| US6650422B2 (en) * | 2001-03-26 | 2003-11-18 | Advanced Micro Devices, Inc. | Scatterometry techniques to ascertain asymmetry profile of features and generate a feedback or feedforward process control data associated therewith |
| DE10131246C2 (de) * | 2001-06-28 | 2002-12-19 | Wacker Siltronic Halbleitermat | Verfahren zur materialabtragenden Bearbeitung der Kanten von Halbleiterscheiben |
| JP2003017444A (ja) * | 2001-06-29 | 2003-01-17 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの加工取り代の測定方法およびその装置 |
| KR100518582B1 (ko) | 2002-08-29 | 2005-10-04 | 삼성전자주식회사 | 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법 |
| US7258931B2 (en) * | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| CN101877305B (zh) * | 2005-04-19 | 2012-01-11 | 株式会社荏原制作所 | 基底处理设备 |
| DE102005034120B4 (de) * | 2005-07-21 | 2013-02-07 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
| KR200419871Y1 (ko) | 2006-03-27 | 2006-06-26 | 유인섭 | 금속인서트 내장 스페이서 |
| JP4915146B2 (ja) * | 2006-06-08 | 2012-04-11 | 信越半導体株式会社 | ウェーハの製造方法 |
-
2006
- 2006-08-09 DE DE102006037267A patent/DE102006037267B4/de not_active Expired - Fee Related
-
2007
- 2007-06-07 SG SG200704143-7A patent/SG139627A1/en unknown
- 2007-07-10 CN CNB2007101360165A patent/CN100555576C/zh not_active Expired - Fee Related
- 2007-07-26 US US11/828,441 patent/US7767470B2/en not_active Expired - Fee Related
- 2007-08-03 KR KR1020070078142A patent/KR100887269B1/ko not_active IP Right Cessation
- 2007-08-07 TW TW096128938A patent/TW200809018A/zh unknown
- 2007-08-09 JP JP2007208375A patent/JP2008042213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101425721B1 (ko) * | 2012-10-18 | 2014-08-01 | 풍원정밀(주) | 박판금속가공품의 제조방법, 이에 따라 제조되는 박판금속가공품 |
| KR20220028374A (ko) * | 2020-08-28 | 2022-03-08 | 에스케이실트론 주식회사 | 웨이퍼 및 그 형상 분석 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006037267B4 (de) | 2010-12-09 |
| SG139627A1 (en) | 2008-02-29 |
| DE102006037267A1 (de) | 2008-02-21 |
| TW200809018A (en) | 2008-02-16 |
| KR100887269B1 (ko) | 2009-03-06 |
| US20080036040A1 (en) | 2008-02-14 |
| CN100555576C (zh) | 2009-10-28 |
| JP2008042213A (ja) | 2008-02-21 |
| CN101123188A (zh) | 2008-02-13 |
| US7767470B2 (en) | 2010-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100887269B1 (ko) | 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법 | |
| US6828163B2 (en) | Wafer shape evaluating method and device producing method, wafer and wafer selecting method | |
| US6975960B2 (en) | Method for evaluating wafer configuration, wafer, and wafer sorting method | |
| JP4464033B2 (ja) | 半導体ウエーハの形状評価方法及び形状評価装置 | |
| US8231430B2 (en) | Wafer production method | |
| EP2339399B1 (en) | Photomask-forming glass substrate and making method | |
| JP6913295B2 (ja) | ガラス板、及びガラス板の製造方法 | |
| JP4400331B2 (ja) | ウエーハの形状評価方法及び管理方法 | |
| CN102636953A (zh) | 形成模板的衬底以及检测方法 | |
| KR100999361B1 (ko) | 웨이퍼 제조 방법 | |
| US20040195657A1 (en) | Semiconductor wafer | |
| JP4449088B2 (ja) | 半導体ウエハーおよびその製造方法 | |
| JP2009027095A (ja) | 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法 | |
| CN109755145B (zh) | 晶片以及用于分析该晶片形状的方法 | |
| KR102413432B1 (ko) | 웨이퍼 및 그 형상 분석 방법 | |
| JP2001210626A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP4011300B2 (ja) | 半導体ウエハーおよびその製造方法 | |
| Shore | Assessment of the precision and cost effectiveness of direct machining hybrid type optical surfaces for IR applications | |
| JP2009295889A (ja) | 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |