JP6153117B2 - 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 - Google Patents

結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 Download PDF

Info

Publication number
JP6153117B2
JP6153117B2 JP2015532779A JP2015532779A JP6153117B2 JP 6153117 B2 JP6153117 B2 JP 6153117B2 JP 2015532779 A JP2015532779 A JP 2015532779A JP 2015532779 A JP2015532779 A JP 2015532779A JP 6153117 B2 JP6153117 B2 JP 6153117B2
Authority
JP
Japan
Prior art keywords
crystal orientation
processing substrate
wafer
marking
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015532779A
Other languages
English (en)
Other versions
JPWO2015025674A1 (ja
Inventor
史朗 原
史朗 原
ソマワン クンプアン
ソマワン クンプアン
池田　伸一
伸一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2015025674A1 publication Critical patent/JPWO2015025674A1/ja
Application granted granted Critical
Publication of JP6153117B2 publication Critical patent/JP6153117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、結晶方位マークが付加された処理基板と、かかる処理基板を用いて結晶方位を検出する方法及び装置に関する。本発明は、例えば、直径が２０ｍｍ以下の小口径半導体ウェハに適用して好適である。
従来の結晶方位マーク付き処理基板について、半導体ウェハを例に採って説明する。
従来、半導体ウェハには、製造工程中の位置合わせや、ウェハ面内結晶軸（方位）の明示のために、オリエンテーションフラット(Ｏｒｉｅｎｔａｔｉｏｎ Ｆｌａｔ)又はノッチが形成されていた（例えば、下記特許文献１の段落［０００５］−［０００６］参照）。ここで、オリエンテーションフラットとは、半導体ウェハに形成された直線状の外縁部分である。一方、ノッチとは、半導体ウェハの外縁部付近に形成された切り欠きである。
また、従来より、オリエンテーションフラットを２カ所形成することによって、ウェハの種類等を区別できるようにしたものも知られている（例えば、下記特許文献２の段落［００２１］等参照）。このような半導体ウェハでは、二個のオリエンテーションフラット又はノッチの位置関係により、ウェハの結晶面方位（シリコンウェハの場合は、通常、（１００），（１１０），（１１１）の三種類）やｐ型／ｎ型の区別等を識別することができる。
更に、半導体ウェハの種類等を判別する方法としては、その半導体ウェハの側面にレーザで描画する方法等も知られている（例えば、下記特許文献３の段落［００２８］等参照）。
特開２０１１−３７７３号公報 特開平６−２１３６５２号公報 特開平７−２０１６８８号公報
従来の半導体製造技術では、半導体ウェハの大口径化によって、チップ製造単価の低減が図られてきた。しかし、このような大規模製造システムは、少品種大量生産ではチップの製造単価低減に寄与するが、少量多品種生産の要請に応え難く、市場の状況に応じた生産量の調整を困難にすると共に、中小企業の参入を困難にする。これらの問題を解決するためには、小口径ウェハ（例えば直径０．５インチ）を用いて低コストで半導体チップを製造できる、小型の半導体製造装置を用いた製造ラインの構築（参考：特開２０１２−５４４１４号公報）が望まれる。このような小型半導体製造装置の実用化・普及に向けた技術課題の一つとして、本発明者等は、小口径ウェハの位置合わせ技術等についての検討を行った。
その結果、小口径ウェハでは、オリエンテーションフラットやノッチを非常に小さく形成する必要があり、このため、十分に高精度の位置合わせを安価に実現することは困難であることが解った。
また、小口径ウェハに小さいノッチを形成する場合、表面仕上げに手間がかかり、この点でも、低コスト化の要請に反することが解った。
更には、ウェハの種類等を判別するためにレーザ描画を行う方法も、オリエンテーションフラットやノッチを形成する工程に追加してレーザ描画工程を行う必要があるため、コストや工程数が増大してしまい、上述したような、小口径ウェハの開発目的に反する。
従って、小口径ウェハにおいて、位置合わせや種類の識別を安価且つ高精度に行うためには、従来のオリエンテーションフラットやノッチとは異なる方法を用いることが望ましい。
本発明の課題は、高精度の位置合わせを行うことができ且つ結晶方位以外の情報を含めることができる結晶方位マークが付加された処理基板を低価格で提供すると共に、かかる処理基板を用いて結晶方位を検出する方法及び装置を提供することにある。
本発明に係る結晶方位マーク付き処理基板は、処理基板の外縁部の二個所に設けられ、これら二個所の位置座標をそれぞれ検出することで該処理基板の面内結晶軸の方向を特定し、該処理基板が正しく位置合わせされたときの位置座標と比較して該処理基板の位置合わせを行うための、結晶方位検出用マーキング領域と、該二個所の結晶方位検出用マーキング領域を結ぶ直線領域上に設けられ、予め定めた複数種類のパターンの何れに属するのかを判別することによって前記処理基板の種類に関連する所定情報を特定するための情報用マーキング領域と、を含むマーキングが施されたことを特徴とする。
本発明の結晶方位マーク付き処理基板において、前記マーキングは、少なくとも１本の直線又は破線であることが望ましい。
本発明の結晶方位マーク付き処理基板において、前記マーキングの少なくとも一部は、複数のドットを直線状又は破線状に配列することによって形成されることが望ましい。
本発明の結晶方位マーク付き処理基板において、前記所定情報は、前記処理基板の結晶面方位を特定する情報であることが望ましい。
本発明の結晶方位マーク付き処理基板において、前記処理基板は、径が２０ｍｍ以下のウェハとすることが望ましい。
本発明に係る処理基板の結晶方位検出方法は、上記本発明の結晶方位マーク付き処理基板を用いて、該処理基板の前記面内結晶軸を特定する、処理基板の結晶方位検出方法であって、前記二個所の前記結晶方位検出用マーキング領域の位置座標から該処理基板の前記面内結晶軸を特定すると共に、前記情報用マーキング領域の前記パターンから前記処理基板の種類に関連する前記所定情報を特定することを特徴とする。
本発明に係る処理基板の結晶方位マーク読取装置は、上記本発明の結晶方位マーク付き処理基板の前記面内結晶軸を特定する、処理基板の結晶方位マーク読取装置であって、前記結晶方位検出用マーキング領域と前記情報用マーキング領域とを含む前記マーキングを、前記処理基板から読み出す読取部と、前記二個所の前記結晶方位検出用マーキング領域の位置座標から該処理基板の前記面内結晶軸を特定する位置検出部と、前記情報用マーキング領域の前記パターンから前記処理基板の種類に関連する前記所定情報を特定する情報特定部とを備えることを特徴とする。
本発明の結晶方位マーク付き処理基板は、処理基板の外縁部の二個所に結晶方位検出用マーキング領域を形成することとし、これら二個所の結晶方位検出用マーキング領域を用いて処理基板の面内結晶軸を特定することとした。従って、本発明によれば、高精度の位置合わせが可能な結晶方位マークを、簡単な工程で安価に、処理基板に付加することができる。
また、本発明の結晶方位マーク付き処理基板では、これら二個所の結晶方位検出用マーキング領域を結ぶ直線領域、すなわち情報用マーキング領域に、処理基板に関連する所定情報を特定するためのパターンを形成することとした。従って、本発明によれば、処理基板に関連する所定情報を、簡単な工程で安価に、該処理基板に付加することができる。
本発明の結晶方位マーク付き処理基板において、マーキングを少なくとも１本の直線又は破線とすることにより、結晶方位検出用マーキング領域と情報用マーキング領域とを同一工程で形成できるので、結晶方位マークの形成工程が更に簡単且つ安価になる。
本発明の結晶方位マーク付き処理基板によれば、マーキングの少なくとも一部を複数ドットの配列で構成することにより、結晶方位マークをレーザマーキングで容易に形成できる。
本発明の結晶方位マーク付き処理基板によれば、情報用マーキング領域のパターンを、処理基板の結晶面方位を特定する情報を示すパターンとすることにより、安価且つ簡単な方法で、結晶面方位を処理基板に表示することができる。
本発明の結晶方位マーク付き処理基板によれば、径が２０ｍｍ以下のウェハを処理基板として採用した場合であっても、高精度の位置合わせが可能な結晶方位マークを、簡単な工程で安価に形成することができる。
本発明に係る処理基板の結晶方位検出方法によれば、二個所の結晶方位検出用マーキング領域を読み取ることによって処理基板の面内結晶軸を特定すると共に、情報用マーキング領域のパターンから所定情報を特定するので、面内結晶軸の特定及び所定情報の特定が非常に簡単である。
本発明に係る処理基板の結晶方位マーク読取装置によれば、二個所の結晶方位検出用マーキング領域を読み取ることによって処理基板の面内結晶軸を特定すると共に、情報用マーキング領域のパターンから所定情報を特定するので、面内結晶軸の特定及び所定情報の特定が非常に簡単であり、従って、装置が安価となる。
実施の形態１に係る処理基板の構成を示す概念的平面図である。 図１に示した処理基板の部分拡大図である。 （ａ）〜（ｃ）共に、図１に示した結晶方位マークの情報用マーキング領域を説明するための概念図である。 実施の形態１に係る結晶方位マークの読取装置の構成を示す概念図である。 実施の形態１に係る処理基板の製造工程を説明するための概念図であり、（ａ）は斜視図、（ｂ）は平面図である。
［発明の実施の形態１］
以下、本発明の実施の形態１について、本発明を半導体ウェハに適用する場合を例に採り、図１乃至図５を用いて説明する。
図１は、この実施の形態１に係る結晶方位マーク付きウェハ（以下、単に「ウェハ」と記す）１００を概念的に示す平面図である。図１に示したように、この実施の形態１に係るウェハ１００には、結晶方位マーク１１０が形成される。
ウェハ１００の寸法は、特に限定されない。但し、この実施の形態は、径が２０ｍｍ以下（例えば、直径０．５インチ）の小口径ウェハに適用した場合に、特に有益である。
結晶方位マーク１１０は、ウェハ１００の所定の面内結晶方位に沿って形成される。ウェハ１００の直径が０．５インチの場合、このウェハ１００の外縁と結晶方位マーク１１０との距離Ｙは０．５〜３ｍｍとすることが望ましい。距離Ｙが短すぎると、結晶方位マーク１１０の両端に形成される結晶方位検出用マーキング領域２０１，２０２（後述）の間隔が短くなって、十分な精度の位置合わせを行い難くなり、また、距離Ｙが長すぎると、集積回路形成領域１２０（図１において、ウェハ１００の表面のうち結晶方位マーク１１０よりも上の部分）が狭くなってしまうからである。
結晶方位マーク１１０の線幅は、任意であり、少なくとも光センサ等で機械的に読み取ることができる線幅が望ましいが、目視できる線幅とすることが更に望ましい。
この結晶方位マーク１１０の形成方法は、特に限定されない。例えば、レーザ光による描画や、けがき針によるスクライビング、ダイサーによる溝入れ加工等を用いて、形成することができる。
図２は、ウェハ１００の部分拡大図であり、レーザ光を用いて結晶方位マーク１１０を形成した例である。図２に示したように、この実施の形態１では、レーザ光を用いて複数のドット状凹みｄ１，ｄ２，・・・，ｄｎを直線領域上に形成することで、結晶方位マーク１１０を形成した。
この結晶方位マーク１１０は、２個の結晶方位検出用マーキング領域２０１，２０２と、情報用マーキング領域２０３とを含む。
図２に示したように、結晶方位検出用マーキング領域２０１，２０２は、ウェハ１００の外縁付近に設けられている。これら結晶方位検出用マーキング領域２０１，２０２には、ウェハ１００の面内結晶軸の方向を特定するため（すなわち、ウェハ１００の位置合わせを行うため）のマークが形成される。図２の例では、結晶方位検出用マーキング領域２０１にはドット状凹みｄ１が形成され、結晶方位検出用マーキング領域２０２にはドット状凹みｄｎが形成されている。
上述のように、結晶方位マーク１１０は、ウェハ１００の所定の面内結晶方位に沿って形成される。従って、これら２個のドット状凹みｄ１，ｄｎを結ぶ直線は、この面内結晶方位に沿っていることになる。このため、これら２個のドット状凹みｄ１，ｄｎの位置を検出することにより、半導体製造時の各工程において、所望の面内結晶方位に、ウェハ１００の位置（回転方向の位置）を合わせることができる。ドット状凹みｄ１，ｄｎの位置検出は、例えばエリアセンサを用いて行うことができる（後述）。
情報用マーキング領域２０３は、結晶方位検出用マーキング領域２０１，２０２を結ぶ直線領域上に設けられ、ウェハ１００に関連する情報を特定するためのパターンが形成される。この実施の形態１では、情報用マーキング領域２０３には、ドット状凹みｄ２〜ｄｎ−１が形成されている。
なお、ここでは複数のドット状凹みｄ１−ｄｎを直線領域上に配置することで、結晶方位マーク１１０を形成したが、例えばレーザ光を用いて直線や破線等を描画することで結晶方位マークを形成しても良い。
結晶方位マーク１１０を１本の直線や破線等の直線パターンで形成する場合、両端部分が結晶方位検出用マーキング領域２０１，２０２となり、且つ、他の部分が情報用マーキング領域２０３となる。
図３（ａ）〜（ｃ）は、情報用マーキング領域２０３に形成するパターンの例を概念的に示している。
図３の例では、ウェハ１００の結晶面方位に応じて情報用マーキング領域２０３のパターンが決定されている。この例では、（ａ）に示したように、結晶面方位が（１００）の場合には情報用マーキング領域２０３に１本の直線からなるパターンを形成することとし、（ｂ）に示したように、結晶面方位が（１１０）の場合には情報用マーキング領域２０３に二本に分割された直線からなるパターンを形成することとし、（ｃ）に示したように、結晶面方位が（１１１）の場合には、情報用マーキング領域２０３に三本に分割された直線からなるパターンを形成することとした。
なお、図３では、パターンの各線分を直線で示したが、図２に示したように、各線分を複数のドット状凹みで形成しても良い。
また、図３の例では、ウェハ１００の結晶面方位に応じて三種類のパターンを定めたが、情報用マーキング領域２０３のパターンが表す情報の種類は任意である。例えば、ウェ１００の導電型（ｎ型及びｐ型）に応じて二種類のパターンを定めることにしても良いし、結晶面方位及び導電型の組み合わせに応じて六種類のパターンを定めることにしても良い。更には、結晶面方位や導電型以外の情報に応じて、情報用マーキング領域２０３のパターンを、所定種類、定めても良い。
加えて、図３の例では、情報用マーキング領域２０３に一本のパターンのみを形成した例を示したが、二本以上のパターンを形成しても良い。
次に、この実施の形態１に係る結晶方位検出方法及び結晶方位マーク読出装置について説明する。
図４は、実施の形態１に係る結晶方位マーク読取装置４００の構成を概念的に示している。この結晶方位マーク読取装置４００は、例えば露光装置等の半導体製造装置に搭載されて、ウェハ１００の位置合わせ等を行う。
図４において、ウェハステージ４１０は、ウェハ１００を載置するための台である。
エリアセンサ４２０は、ウェハステージ４１０に載置されたウェハ１００の表面を撮像し、画像情報として出力する。
光学系４３０は、不図示の投光手段から照射されてウェハ１００で反射した光を、エリアセンサ４２０の受光面に結像する。
演算処理部４４０は、エリアセンサ４２０が撮像したウェハ１００の画像情報から結晶方位マーク１１０の画像情報を抽出し、かかる抽出画像情報を用いて、ウェハ１００の位置合わせやウェハの種類の判別等を行う。このために、演算処理部４４０は、情報読取部４４１及び位置検出部４４２を備えている。
情報読取部４４１は、エリアセンサ４２０が撮像した画像情報から、結晶方位マーク１１０の画像情報を抽出する。そして、情報読取部４４１は、この結晶方位マーク１１０を解析して、情報用マーキング領域２０３に形成されたパターンの種類（図３参照）を判別する。判別の結果は、例えばモニタ４７０に表示させることができる。
位置検出部４４２は、ウェハ１１０が正しく位置合わせされたときの、結晶方位検出マーキング領域２０１，２０２の位置を、それぞれ記憶している。図２の例であれば、ウェハ１００を正しく位置合わせしたときドット状凹みｄ１，ｄｎの位置座標が、座標軸ｘ，ｙ，θについて、それぞれ記憶されている。そして、位置検出部４４２は、エリアセンサ４２０が撮像した画像情報から、結晶方位検出マーキング領域２０１，２０２の位置をそれぞれ特定して、正しく位置合わせされた時の位置座標と比較する。更に、位置検出部４４２は、この比較結果に基づいて、結晶方位検出マーキング領域２０１，２０２を正しい位置まで移動させるための移動量を、ｘ、ｙ、θ軸方向についてそれぞれ算出する。そして、位置検出部４４２は、この算出結果に基づいて駆動制御信号を生成し、駆動制御部４６０に送る。
駆動機構４５０は、ウェハステージ４１０をｘ、ｙ、θ軸方向に移動させることにより、ウェハ１００の位置合わせを行う。
駆動制御部４６０は、上記演算処理部４４０から入力した駆動制御信号に基づいて、駆動機構４４０の駆動を制御する。これにより、ウェハステージ４１０が移動して、ウェハ１１０が正しく位置合わせされる。
ウェハ１００が半導体製造装置（図示せず）に搬入されて、ウェハステージ４１０に載置されると、まず、図４の結晶方位マーク読取装置４００を用いて、このウェハ１００の位置合わせが行われる。その後、その半導体製造装置により、ウェハ１００の表面処理等が行われる。
図５は、ウェハ１００の製造方法の一例を説明するための概念図である。図５は、大口径の半導体ウェハを用いて、この実施の形態１に係るウェハ１００を作製する例である。
この例では、まず、大口径ウェハ用のインゴット５０１を用意し（図５（ａ）参照）、例えばＸ線回折等を用いて、このインゴットの結晶方位を測定する。
続いて、所定の結晶方位に対応させて、インゴット５０１の側面に、溝５０２を形成する。図５（ａ）に示したように、この溝５０２は、インゴット５０１の長手方向に沿って、形成される。
更に、例えばインナーブレード又はワイヤソー等を用いて、インゴット５０１をスライスする。これにより、所定厚さの大口径ウェハ５０３を、複数枚、作製することができる（図５（ｂ）参照）。また、上述の溝５０２により、ノッチ５０４が形成される。
続いて、大口径ウェハ５０３の所定位置に、結晶方位マーク１１０となるべき、線状のマーク５０５を形成する。上述のように、このマーク５０５は、レーザ光による描画、けがき針によるスクライビング或いはダイサーによる溝入れ加工等により、形成することができる。マーク５０５の形成位置は、例えば、大口径ウェハ５０３の中心Ｏ及びノッチ５０４を通過する想像線５０６と直角になるように決定すれば良い。
そして、例えばレーザ加工法等を用いて、複数の小口径ウェハ１００が切り出される。ウェハ１００を切り出す位置は、マーク５０５の一部が小口径のウェハ１００の所定位置に配置されるよう、決定される。マーク５０５のうち、ウェハ１００上に形成された部分は、この実施の形態１の結晶方位マーク１１０となる。
その後、べべリング等の処理を行って、ウェハ１００の製造工程が終了する。
図５に示した製造方法によれば、大口径ウェハ５０３に形成された１個のノッチ５０４を用いて、複数の小口径ウェハ１００の結晶方位マークを同時に作製することができる。また、ノッチ５０４を大口径ウェハ５０３に形成することは、小口径ウェハ１００にノッチを形成するよりも、容易である。従って、図５に示した製造方法によれば、この実施の形態１に係る小口径ウェハ１００を、容易且つ安価に製造することができる。
但し、この実施の形態１に係るウェハ１００は、小径のインゴット（図示せず）から作製することも可能である。すなわち、最初に、小径のインゴットをスライスすることによってウェハ１００を形成し、続いて、各ウェハ１００の結晶方位を個別に測定し、続いて、この測定結果に基づいて、ウェハ１００毎に結晶方位マーク１１０を形成することとしても良い。
以上説明したように、この実施の形態１では、ウェハ１００の外縁部の二個所に結晶方位検出用マーキング領域２０１，２０２を形成することとし、これら二個所の結晶方位検出用マーキング領域２０１，２０２を用いてウェハ１００の面内結晶軸を特定することとした。従って、この実施の形態１によれば、高精度の位置合わせが可能な結晶方位マーク１１０を、簡単な工程で安価に、ウェハ１００に付加することができる。
また、この実施の形態１では、これら二個所の結晶方位検出用マーキング領域２０１，２０２を結ぶ直線領域（すなわち情報用マーキング領域２０３）に、ウェハ１００に関連する所定情報を特定するためのパターンを形成することとした。従って、この実施の形態１によれば、ウェハ１００に関連する所定情報を、簡単な工程で安価に、このウェハ１００に付加することができる。
この実施の形態１では、結晶方位マーク１１０を少なくとも１本の直線又は破線としたので、結晶方位検出用マーキング領域２０１，２０２と情報用マーキング領域２０３とを、同一工程で形成することができる。このため、この実施の形態１によれば、結晶方位マーク１１０の形成工程が非常に簡単且つ安価である。
この実施の形態１によれば、結晶方位マーク１１０を複数ドットの配列で構成することとしたので、この結晶方位マーク１１０をレーザマーキングで容易に形成することができる。
この実施の形態１によれば、情報用マーキング領域２０３のパターンを、ウェハ１００の結晶面方位を特定する情報を示すパターンとしたので、安価且つ簡単な方法で、結晶面方位をウェハ１００に表示することができる。
この実施の形態１によれば、ウェハ１００の表面に結晶方位マーク１１０を形成するだけで良いので、径が２０ｍｍ以下の小口径ウェハを使用する場合であっても、高精度の位置合わせが可能であると共に、工程が簡単で、安価である。
この実施の形態１に係る結晶方位検出方法及び結晶方位検出装置は、二個所の結晶方位検出用マーキング領域２０１，２０２を読み取ることによってウェハ１００の面内結晶軸を特定すると共に、情報用マーキング領域２０３のパターンから所定情報を特定するので、面内結晶軸の特定及び所定情報の特定が非常に簡単である。従って、位置合わせや情報の特定を、安価に実現することができる。
なお、この実施の形態１では、本発明を半導体ウェハに適用する場合を例に採って説明したが、本発明は、他の種類の基板（例えばサファイア基板等の絶縁性基板や、アルミニウム基板等の導電性基板）や、非円盤形状（例えば矩形）の処理基板からデバイスを製造する製造装置にも適用することができる。
１００ ウェハ
１１０ 結晶方位マーク
１２０ 集積回路形成領域
２０１，２０２ 結晶方位検出用マーキング領域
２０３ 情報用マーキング領域
４００ 結晶方位マーク読取装置
４１０ ウェハステージ
４２０ エリアセンサ
４３０ 光学系
４４０ 演算処理部
４４１ 情報読取部
４４２ 位置検出部
４５０ 駆動機構
４６０ 駆動制御部
５０１ インゴット
５０２ 溝
５０３ 大口径ウェハ
５０４ ノッチ
５０５ 線状マーク
５０６ 想像線

Claims (7)

  1. 処理基板の外縁部の二個所に設けられ、これら二個所の位置座標をそれぞれ検出することで該処理基板の面内結晶軸の方向を特定し、該処理基板が正しく位置合わせされたときの位置座標と比較して該処理基板の位置合わせを行うための、結晶方位検出用マーキング領域と、
    該二個所の結晶方位検出用マーキング領域を結ぶ直線領域上に設けられ、予め定めた複数種類のパターンの何れに属するのかを判別することによって前記処理基板の種類に関連する所定情報を特定するための情報用マーキング領域と、
    を含むマーキングが施されたことを特徴とする結晶方位マーク付き処理基板。
  2. 前記マーキングは、少なくとも１本の直線又は破線であることを特徴とする請求項１に記載の結晶方位マーク付き処理基板。
  3. 前記マーキングの少なくとも一部は、複数のドットを直線状又は破線状に配列することによって形成されたことを特徴とする請求項２に記載の結晶方位マーク付き処理基板。
  4. 前記所定情報は、前記処理基板の結晶面方位を特定する情報であることを特徴とする請求項１に記載の結晶方位マーク付き処理基板。
  5. 前記処理基板は、径が２０ｍｍ以下のウェハであることを特徴とする請求項１に記載の結晶方位マーク付き処理基板。
  6. 請求項１乃至５のいずれかに記載の結晶方位マーク付き処理基板を用いて、該処理基板の前記面内結晶軸を特定する、処理基板の結晶方位検出方法であって、
    前記二個所の前記結晶方位検出用マーキング領域の位置座標から該処理基板の前記面内結晶軸を特定すると共に、
    前記情報用マーキング領域の前記パターンから前記処理基板の種類に関連する前記所定情報を特定する、
    ことを特徴とする処理基板の結晶方位検出方法。
  7. 請求項１乃至５の何れかに記載の結晶方位マーク付き処理基板の前記面内結晶軸を特定する、処理基板の結晶方位マーク読取装置であって、
    前記結晶方位検出用マーキング領域と前記情報用マーキング領域とを含む前記マーキングを、前記処理基板から読み出す読取部と、
    前記二個所の前記結晶方位検出用マーキング領域の位置座標から該処理基板の前記面内結晶軸を特定する位置検出部と、
    前記情報用マーキング領域の前記パターンから前記処理基板の種類に関連する前記所定情報を特定する情報特定部と、
    を備えることを特徴とする処理基板の結晶方位マーク読出装置。
JP2015532779A 2013-08-20 2014-07-24 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 Active JP6153117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013170122 2013-08-20
JP2013170122 2013-08-20
PCT/JP2014/069570 WO2015025674A1 (ja) 2013-08-20 2014-07-24 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置

Publications (2)

Publication Number Publication Date
JPWO2015025674A1 JPWO2015025674A1 (ja) 2017-03-02
JP6153117B2 true JP6153117B2 (ja) 2017-06-28

Family

ID=52483455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015532779A Active JP6153117B2 (ja) 2013-08-20 2014-07-24 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置

Country Status (3)

Country Link
US (1) US10186489B2 (ja)
JP (1) JP6153117B2 (ja)
WO (1) WO2015025674A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
DE102015121636A1 (de) * 2015-12-11 2017-06-14 Nexwafe Gmbh Vorrichtung und Verfahren zum einseitigen Ätzen einer Halbleiterschicht
JP7017021B2 (ja) * 2016-08-31 2022-02-08 富士電機株式会社 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
CN109211905B (zh) * 2018-10-19 2020-11-10 中国工程物理研究院机械制造工艺研究所 一种单晶高温合金取向标定方法及其应用
WO2021025052A1 (ja) * 2019-08-07 2021-02-11 株式会社カネカ 大判成膜基板およびその製造方法、分割成膜基板およびその製造方法、分割成膜基板の生産管理方法および生産管理システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06213652A (ja) 1993-01-21 1994-08-05 Tatsumo Kk 半導体ウェハ形状の測定方法及びその装置
US5786701A (en) * 1993-07-02 1998-07-28 Mitel Semiconductor Limited Bare die testing
JPH07201688A (ja) 1994-01-07 1995-08-04 Hitachi Ltd 半導体ウェハおよびその管理方法
JP2943673B2 (ja) 1995-10-31 1999-08-30 日本電気株式会社 半導体基板の製造装置及び製造方法
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 ＧａＮ結晶基板
JP2011003773A (ja) 2009-06-19 2011-01-06 Sumco Corp シリコンウェーハの製造方法
US9779931B2 (en) * 2015-10-08 2017-10-03 Infineon Technologies Ag Method of manufacturing semiconductor wafers and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
WO2015025674A1 (ja) 2015-02-26
US10186489B2 (en) 2019-01-22
US20160211218A1 (en) 2016-07-21
JPWO2015025674A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6153117B2 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
KR101487597B1 (ko) 오버레이 계측을 위한 툴 인듀스드 시프트 감소 결정
CN103430297B (zh) 利用光学相干断层扫描的晶圆对准系统
JP2009500863A (ja) 回転対称体或いは鏡面対称体のオーバレイ確定用器具及び方法
JP2008053624A (ja) アライメント装置
US7737567B2 (en) Method and apparatus for wafer marking
JP4316643B2 (ja) 形状測定装置，形状測定方法
TWI732657B (zh) 半導體晶圓檢測方法及其系統
KR101857414B1 (ko) 마킹 위치 보정장치 및 방법
US6440821B1 (en) Method and apparatus for aligning wafers
CN109073991A (zh) 在测量桌上检测掩模夹具的位置的方法
JP4515814B2 (ja) 装着精度測定方法
CN104253113A (zh) 一种测量时使用的定位标记及其识别方法
JP6302658B2 (ja) 加工方法
JP3569255B2 (ja) 電子線描画装置および試料位置の補正方法
JP2008286700A (ja) 角度測定方法及び角度測定装置
JPH08264423A (ja) 半導体ウェハ
CN109509738B (zh) 在晶片上制造对准标记的方法以及对准标记的结构
JPH04333213A (ja) アライメントマーク
KR100956209B1 (ko) 광학검사장치 교정용 멀티 스탠다드 스케일
TW201642378A (zh) 晶圓定位辨識裝置及其方法
JP6324642B1 (ja) 厚さ測定装置、制御装置および厚さ測定方法
JP2009014579A (ja) 平坦度評価方法、及びパターン基板の製造方法
JP5602548B2 (ja) 加工位置検出方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6153117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250