CN103430297B - 利用光学相干断层扫描的晶圆对准系统 - Google Patents

利用光学相干断层扫描的晶圆对准系统 Download PDF

Info

Publication number
CN103430297B
CN103430297B CN201280012193.1A CN201280012193A CN103430297B CN 103430297 B CN103430297 B CN 103430297B CN 201280012193 A CN201280012193 A CN 201280012193A CN 103430297 B CN103430297 B CN 103430297B
Authority
CN
China
Prior art keywords
wafer
alignment mark
alignment
identify
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280012193.1A
Other languages
English (en)
Other versions
CN103430297A (zh
Inventor
辛永春
欧阳旭
宋云升
丁作辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103430297A publication Critical patent/CN103430297A/zh
Application granted granted Critical
Publication of CN103430297B publication Critical patent/CN103430297B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/0209—Low-coherence interferometers
    • G01B9/02091—Tomographic interferometers, e.g. based on optical coherence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Abstract

公开一种用于执行两个晶圆的对准的系统。该系统包括光学相关断层扫描系统和晶圆对准系统。晶圆对准系统配置并且布置为控制第一晶圆和第二晶圆的相对位置。光学相干断层扫描系统配置并且布置为计算第一和第二晶圆上的多个对准标记的坐标数据，并且发送该坐标数据到晶圆对准系统。

Description

利用光学相干断层扫描的晶圆对准系统
相关申请的交叉引用
本申请要求2011年3月8日向美国专商局提交的美国专利申请序列号13/042,494、名称“WAFERALIGNMENTSYSTEMWITHOPTICALCOHERENCETOMOGRAPHY”的优先权的权益，其内容通过引用全部结合于此。
技术领域
本发明涉及用于晶圆级集成中的三维对准的方法，以及用于晶圆级集成中的三维对准的系统。
背景技术
晶圆键合（waferbonding）是用在微电子器件制造中的技术，其中，在其表面上承载第一器件的第一衬底与第二衬底的表面上的第二器件对准，以制造电子电路。典型地，以这样的方式安排触点，使得信号可以从第一衬底上的至少一个第一器件传输到第二衬底上的至少一个第二器件，并且反之亦然。该安排通常称为3D晶圆对准。
用于完成这种对准的现有技术系统已经采用光学方法，其中在每个晶圆中形成小孔，并且光源用于通过使光通过两个晶圆中的孔来对准这些孔。然而，由于光学衍射难于实现亚微米精度。也就是，试图增加精度，孔被制作得更小，但是更小的孔增加光学衍射效应，使得对准更易出错。另外，这些系统要求很多光学传感器和复杂反馈系统，以控制晶圆在X、Y和Z方向上的位置。因为半导体技术继续小型化的趋势，所以实现高精度晶圆对准变得日益重要。因此，期望具有改进精度的晶圆对准系统。
发明内容
在一个实施例中，一种用于执行两个晶圆的对准的系统包括光学相关断层扫描（opticalcoherencetomography）系统和晶圆对准系统。
晶圆对准系统配置并且布置为控制第一（或上）晶圆和第二（或下）晶圆的相对位置。光学相干断层扫描系统配置并且布置为计算第一和第二晶圆上的多个对准标记的坐标数据，并且发送该坐标数据到晶圆对准系统。
在另一个实施例中，提供一种用于执行两个晶圆的对准的系统。该系统包括：光源，配置为发射具有范围在1.1微米和1.6微米之间的波长的光；准直透镜，配置并且布置为准直来自所述光源的光；分束器，配置并且布置为将来自所述准直透镜的光分束成参考路径和目标路径；物镜，配置并且布置为将目标路径的光聚焦在包括第一晶圆和第二晶圆的一组晶圆上；以及检测器，配置并且布置为接收来自参考路径和目标路径的光。计算机系统配置并且布置为计算该组晶圆的三维X线断层照片（tomogram）并且计算校正数据；以及晶圆工作台控制器，配置并且布置为从计算机系统接收校正数据并且响应于所述校正数据调整第一晶圆和第二晶圆的相对位置。
在另一个实施例中，提供一种用于执行两个晶圆的对准的方法。该方法包括：获取两个晶圆的三维X线断层照片；计算对准校正数据；发送对准校正数据到晶圆工作台控制器；以及响应于接收到所述对准数据，利用晶圆工作台调整两个晶圆的相对位置。
附图说明
当结合附图（FIG）考虑以下描述时，本发明的结构、操作和优点将变得更加明显。这些图意图是图示性，而不是限制性。
为了图示清楚，一些图中的特定元素可以被忽略或者不以比例图示。为了图示清楚，截面图可以是“切片”或者“近视”截面视图的形式，以省略将另外在“真实”截面视图中可见的特定背景线。
经常地，在附图的各种图（FIG）中类似元素可以由类似编号引用，在该情形下，典型地，最后两个有效数字可以是相同的，最高有效数字是附图（FIG）的编号。
图1是本发明的实施例的框图。
图2是示出附加细节的本发明的实施例的框图。
图3示出根据本发明的实施例的对准标记的自顶向下的视图。
图3B示出根据本发明的实施例的对准标记的侧视图。
图3C示出图3B的对准标记的自顶向下的视图。
图3D是指示校正数据的两个晶圆的自顶向下的视图。
图4示出根据本发明的另一个实施例的对准标记的自顶向下的视图。
图5示出具有翘曲的晶圆上的对准标记。
图5B示出利用最佳拟合平面（best-fitplane）的附加实施例。
图6示出晶圆上的多个对准标记的自顶向下的视图。
图7是指示本发明的实施例的处理步骤的流程图。
具体实施方式
本发明的实施例利用用于识别X、Y和Z维上的对准标记的坐标的光学相干断层扫描（OCT）。OCT是光学信号获取和处理方法。OCT后面的原理是比较目标信号（其照射要检查的被摄体）和参考信号（其不照射或者通过要检查的被摄体）之间的相位差。然后相位差信息用于推导与被摄体有关的信息，包括深度（Z方向）。OCT技术已经在医学领域用于生成生物样本的3D图像。本发明的实施例使OCT适合在半导体制造应用中使用。
图1是本发明的实施例的框图100。OCT系统102计算多个晶圆对准标记的X、Y和Z坐标，并且提供信息给晶圆对准系统104，晶圆对准系统104对晶圆位置做出必要调整，以在3D集成方案中对准晶圆。
图2是示出附加细节的本发明的实施例的框图200。光源210优选是低相干光源。不像医学应用，从光源210发射的光的波长优选在1.1-1.7微米的范围中，并且更优选大约1.2微米。该波长范围（IR范围）更好地适合于识别硅晶圆内的对准标记。准直透镜212准直光源，并且然后准直后的光照射分束器236。分束器236将准直后的光分束成目标路径T和参考路径R。目标路径光行进到X/Y镜224，并且然后通过物镜226，该物镜226将光聚焦在“目标”上，该目标是两个晶圆。使用的光的波长可以通过上晶圆230和下晶圆228的硅。注意，虽然图2示出取向为上晶圆和下晶圆的晶圆230和228，但是其他实施例可以具有不同取向的晶圆（例如，并排）。
X/Y镜224是可移动的，如X/Y箭头所指示，并且它的移动确定其中聚焦后的光对其进行照射的晶圆的区。由晶圆工作台控制器218控制上晶圆230和下晶圆228的相对位置。晶圆工作台控制器218典型地包括利用位置编码器由步进马达或者伺服机控制的压板（platen）或者卡盘(chuck)，以精确控制上晶圆和下晶圆的相对位置。
保持上晶圆和下晶圆处于相互离开距离S。不期望晶圆相互接触，因为这可能使得损坏晶圆。在一个实施例中，距离S在40到60微米的范围中。这提供对于两个晶圆的安全距离。可以在对准之前向晶圆之一施加一些键合材料239A、239B。一旦晶圆对准，则上晶圆下降到下晶圆上，并且接触键合材料，以将上晶圆230和下晶圆228键合在一起。
上晶圆230和下晶圆228具有多个对应的对准标记。上晶圆230包括对准标记232A和234A。下晶圆228包括对准标记232B和234B。当标记232A直接在标记232B上并且标记234A直接在标记234B上时，晶圆对准。
Z镜220在Z方向（由箭头Z指示）上可移动。其将来自分束器236的参考信号R通过分束器反射回并且到检测器214中。因此，检测器214接收到参考信号R和目标信号T二者。来自检测器214的信号被输入到计算机系统216中，计算机系统216通过比较上晶圆230上的对准标记的位置和下晶圆228上的相应的对准标记来计算对准校正数据。然后对应标记之间的X和Y维上的差异被计算并且发送到晶圆工作台控制器218。
Z镜的调整改变参考信号R的路径的长度，其更改参考信号的相位。OCT使用除了X和Y坐标信息之外的改变的相位和参考信号R和目标信号T之间的相位差，以导出深度信息。因此，可以在没有光学衍射的缺点的情况下执行对准。
图3示出根据本发明的实施例的对准标记的自顶向下的视图。对准标记区300包括薄膜区域340。在一个实施例中，薄膜区域340可以包括氧化膜(诸如氧化硅之类）或者氮化膜（诸如氮化硅之类）。在薄膜区域340中示出多个对准标记（水平条342、垂直条344、斜条346和十字348之类）。水平条342、垂直条344和斜条346都是矩形形状。还可以使用其它对准形状（诸如环形345或者三角形347之类）。还可以使用其它形状。每个对准标记优选包括硅。由薄膜（氮化物或者氧化物）区域围绕的硅对准标记提供用于与OCT断层照片的良好对比度。实际上，一个或者多个这种对准标记可以呈现在薄膜区域中。其它形状的对准标记可以被设想并且在本发明的范围内。
图3B示出根据本发明的实施例的对准标记的侧视图。如图3B所示，晶圆370包括沿着晶圆370的底部371的对准标记372A和372B。对于最优OCT结果，优选在每个对准标记上面的晶圆内定义非金属带。非金属带374A在对准标记372A上面，并且非金属带374B在对准标记372B上面。每个非金属带贯穿晶圆的深度延伸；因此，在对准标记上面没有金属。通过避免在对准标记上面放置金属（例如线和过孔），减少由于障碍或者衍射引起的错误OCT读取的风险。在一些情形下，可以在晶圆的未使用区（诸如外围或切口区之类）中放置对准标记。
图3C示出图3B的对准标记的自顶向下的视图，以指示非金属带。
图3D是两个晶圆的自顶向下的视图，以指示校正数据。上晶圆370包括对准标记372A和372B。下晶圆377包括对应的对准标记376A和376B。X位置中的差异（指示为ΔX）和Y位置中的差异（指示为ΔY）供应给晶圆工作台控制器（图2的218），以对上晶圆370和下晶圆377的相对位置进行调整，使得ΔX和ΔY在预定界限内。在一个实施例中，预定界限是100纳米。
图4示出根据本发明的另一实施例的对准标记的自顶向下的视图。在该实施例中，薄膜区域440包括两组平行标记（每个标记一般用参考442指示）。组444A包括以间距P1隔开的标记。组444B包括与组444A中的标记的尺寸类似的尺寸的标记，但是以间距P2隔开。间距P2间距P的一部分。在一个实施例中，P2=0.9（P1）。类似于之前描述的其它标记，薄膜区域440优选包括氮化物或者氧化物，并且对准标记442包括硅。当来自组444A和组444B的所有标记在上晶圆和下晶圆上对准时，晶圆对准。以这样的方式，相对于使用单个标记，改进对准的精度。
图5示出具有翘曲的晶圆上的对准标记。虽然，理论上，晶圆是平坦的，但是实际上晶圆可能是稍微不平坦的。当贯穿晶圆分布多个对准标记时，OCT系统可以确定晶圆的3D轮廓。
在图5中，上晶圆530包括对准标记532B、534B和536B。下晶圆528包括对准标记532A、534A和536A。通过分析晶圆的3D轮廓，晶圆对准系统然后可以提供用以（例如，经由最佳拟合技术）确定晶圆的更好取向的能力或者可以指示故障，并且丢弃具有过度翘曲的晶圆。
图5B示出附加实施例，在该附加实施例中，通过考虑在每个晶圆上的至少3个对准标记，计算每个晶圆（550，548）的最佳拟合平面（N1，N2）。晶圆工作台控制器（见图2的218）定向上晶圆550，使得其最佳拟合平面（N1）与下晶圆548的最佳拟合平面（N2）平行。图5B示出调整之前的上晶圆，以使得平面N1和N2平行。
图6示出晶圆630上的多个对准标记（一般指示为632）的自顶向下的视图，晶圆630包含多个芯片（模具（die））631。OCT系统计算每个对准标记的X、Y和Z坐标。理想地，每个对准标记应该具有相同的Z坐标（如果晶圆是真正平坦的）。实际上，晶圆可以具有一定量的翘曲或者不平坦性。通过考虑真正的晶圆轮廓，可以实现晶圆的改进定位。通过测量至少四个对准标记的Z维，平坦性的测量可以由确定对平面的残差（residual）（最佳拟合误差）来计算。如果最佳拟合残差超过预定值，则可以由于过度翘曲而丢弃晶圆。
图7是指示本发明的实施例的处理步骤的流程图。在处理步骤750中，对准标记由在薄膜区域内形成硅的图案（见图3）来制备。在处理步骤752，对于每个对准标记非金属窗保留在晶圆内（见图3B和图3C的374A和374B）。在处理步骤754中，下晶圆放置在晶圆工作台控制器的下晶圆工作台上（见图2的228）。在处理步骤756中，上晶圆放置在晶圆工作台控制器的上工作台上（见图2的230）。在处理步骤758中，从OCT系统获取3D断层照片。在处理步骤760中，计算对准校正数据。该步骤可以通过计算机系统216进行。在处理步骤762中，进行检查，以确定上晶圆和下晶圆的对准是否正确。例如，在一个实施例中，进行检查，以确定上晶圆的对准标记是否在下晶圆的对应标记的预定距离内。在一个实施例中，预定距离在大约100纳米到大约1微米的范围中。如果对准被认为正确，则处理结束，如果对准不正确，则在处理步骤764中发送校正数据到晶圆工作台控制器（见图2的218）。在处理步骤766中调整晶圆位置。依赖于该实施例，可以响应于处理步骤760中确定的校正数据调整上晶圆或下晶圆或者二者。处理步骤758-766可以以重复的方式重复多次，直至对准是正确的。可选地，可以限制重复的次数，使得预定重复次数之后，在晶圆在该尝试次数之后仍没有对准的情况下，发信号通知错误情况。
虽然本发明已经关于特定优选实施例或者实施例示出或者描述，但是本领域的技术人员将根据本说明书和附图的阅读和理解想到特定等效改变和修改。特别关于由上述部件（组件、设备、电路等）进行的各种功能，用于描述这种组件的术语（包括对“构件”的引用）意图与进行描述的部件的规定功能（即，功能上等效）的任何部件对应（除非另外指示）。即使结构上不与进行本发明的这里图示的示例性实施例中的功能的公开的结构等效。此外，虽然可能已经关于若干实施例之一描述本发明的特定特征，但是这种特征可能与其它实施例的一个或者多个特征结合，如可能对于任何给定或者特定应用是期望的和优点。

Claims (19)

1.一种用于执行两个晶圆的对准的系统，包括：
光学相干断层扫描系统[102]；以及
晶圆对准系统[104]；
其中，晶圆对准系统[104]配置并且布置为控制第一晶圆和第二晶圆的相对位置，并且其中，光学相干断层扫描系统[102]配置并且布置为计算第一和第二晶圆上的多个对准标记的坐标数据；并且发送所述坐标数据到晶圆对准系统，
其中，多个对准标记的每个包括由薄膜区域[340]围绕的硅区域。
2.如权利要求1所述的系统，其中，光学相干断层扫描系统[102]包括光源[210]，该光源[210]发射具有范围在1.2微米和1.6微米之间的波长的光。
3.如权利要求1所述的系统，其中，薄膜区域[340]包括氧化物区域。
4.如权利要求1所述的系统，其中，薄膜区域[340]包括氮化物区域。
5.如权利要求1所述的系统，其中，硅区域具有环形形状[345]。
6.如权利要求1所述的系统，其中，硅区域具有矩形形状[344]。
7.如权利要求1所述的系统，其中，所述硅区域具有十字形状[348]。
8.如权利要求1所述的系统，其中，多个对准标记的每个定位在非金属区[374]中，并且其中，非金属区贯穿晶圆[370]的深度延伸。
9.如权利要求1所述的系统，其中，多个对准标记包括具有第一间距[P1]的第一组平行标记，以及具有第二间距[P2]的第二组平行标记，其中第二间距小于第一间距。
10.一种用于执行两个晶圆的对准的系统，包括：
光源[210]，配置为发射具有范围在1.1微米和1.6微米之间的波长的光；
准直透镜[212]，配置并且布置为准直来自所述光源的光；
分束器[236]，配置并且布置为将来自所述准直透镜的光分束到参考路径[R]和目标路径[T]中；
物镜[226]，配置并且布置为将目标路径的光聚焦在包括第一晶圆[230]和第二晶圆[228]的一组晶圆上；
检测器[214]，配置并且布置为接收来自参考路径和目标路径的光；
计算机系统[216]，配置并且布置为计算该组晶圆的三维断层照片并且计算校正数据；以及
晶圆工作台控制器[218]，配置并且布置为从计算机系统接收校正数据，并且响应于所述校正数据调整第一晶圆和第二晶圆的相对位置，
其中所述第一晶圆和第二晶圆上具有多个对准标记，所述多个对准标记的每个包括由薄膜区域[340]围绕的硅区域。
11.一种用于执行两个晶圆的对准的方法，所述两个晶圆包括第一晶圆[230]和第二晶圆[228]，该方法包括：
获取两个晶圆的三维断层照片[758]；
计算对准校正数据[760]；
发送对准校正数据到晶圆工作台控制器[764]；以及
响应于接收到所述对准数据，利用晶圆工作台控制器调整两个晶圆的相对位置[766]，
其中所述两个晶圆上具有多个对准标记，所述多个对准标记的每个包括由薄膜区域[340]围绕的硅区域。
12.如权利要求11所述的方法，其中，计算对准校正数据包括：
识别第一晶圆上的第一对准标记，并且记录其在X、Y和Z维中的位置；
识别第二晶圆上的第二对准标记，并且记录其在X、Y和Z维中的位置；以及
计算第一对准标记和第二对准标记在X、Y和Z维中的差异。
13.如权利要求12所述的方法，还包括：
识别第一晶圆上的至少三个对准标记，并且记录它们在X、Y和Z维中的位置；
识别第二晶圆上的至少三个对准标记，并且记录它们在X、Y和Z维中的位置；
计算第一晶圆上的对准标记的最佳拟合平面；以及
计算第二晶圆上的对准标记的最佳拟合平面。
14.如权利要求13所述的方法，还包括调整第一晶圆的相对取向，使得第一晶圆上的对准标记的最佳拟合平面与第二晶圆上的对准标记的最佳拟合平面平行。
15.如权利要求12所述的方法，还包括：
识别第一晶圆上的至少四个对准标记，并且记录它们在X、Y和Z维中的位置；
识别第二晶圆上的至少四个对准标记，并且记录它们在X、Y和Z维中的位置；
计算对第一晶圆上的四个对准标记的平面的最佳拟合残差；
计算对第二晶圆上的四个对准标记的平面的最佳拟合残差；以及
响应于超过预定值的相应最佳拟合残差，丢弃第一晶圆或者第二晶圆。
16.如权利要求12所述的方法，其中，识别第一对准标记和识别第二对准标记包括识别水平条。
17.如权利要求12所述的方法，其中，识别第一对准标记和识别第二对准标记包括识别垂直条。
18.如权利要求12所述的方法，其中，识别第一对准标记和识别第二对准标记包括识别斜条。
19.如权利要求11所述的方法，还包括：
识别具有第一间距的第一组平行标记；以及
识别具有第二间距的第二组平行标记，其中，第二间距小于第一间距。
CN201280012193.1A 2011-03-08 2012-02-29 利用光学相干断层扫描的晶圆对准系统 Expired - Fee Related CN103430297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/042,494 US8489225B2 (en) 2011-03-08 2011-03-08 Wafer alignment system with optical coherence tomography
US13/042,494 2011-03-08
PCT/US2012/027052 WO2012121938A2 (en) 2011-03-08 2012-02-29 Wafer alignment system with optical coherence tomography

Publications (2)

Publication Number Publication Date
CN103430297A CN103430297A (zh) 2013-12-04
CN103430297B true CN103430297B (zh) 2016-02-10

Family

ID=46796796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012193.1A Expired - Fee Related CN103430297B (zh) 2011-03-08 2012-02-29 利用光学相干断层扫描的晶圆对准系统

Country Status (4)

Country Link
US (1) US8489225B2 (zh)
CN (1) CN103430297B (zh)
DE (1) DE112012001136B4 (zh)
WO (1) WO2012121938A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620400B2 (en) * 2013-12-21 2017-04-11 Kla-Tencor Corporation Position sensitive substrate device
US9847242B2 (en) 2014-12-24 2017-12-19 Industrial Technology Research Institute Apparatus and method for aligning two plates during transmission small angle X-ray scattering measurements
CN107329379B (zh) * 2016-04-29 2019-01-18 上海微电子装备（集团）股份有限公司 双层对准装置和双层对准方法
JP7019975B2 (ja) * 2017-06-21 2022-02-16 株式会社ニコン 位置合わせ方法、位置合わせ装置およびプログラム
DE102018000887B4 (de) 2018-02-02 2021-12-02 Lessmüller Lasertechnik GmbH Vorrichtung und ein Verfahren zum Durchführen und Überwachen eines Bearbeitungsprozesses auf einem Werkstück mit der Möglichkeit zur OCT-Scanner-Kalibrierung
CN108598032B (zh) * 2018-05-23 2020-09-11 华天慧创科技（西安）有限公司 一种晶圆接合对准系统及对准方法
CN109560024B (zh) * 2018-11-06 2020-11-06 武汉新芯集成电路制造有限公司 一种晶圆键合装置及其校正方法
CN110600414A (zh) * 2019-08-01 2019-12-20 中国科学院微电子研究所 晶圆异构对准方法及装置
WO2023070272A1 (zh) * 2021-10-25 2023-05-04 长江存储科技有限责任公司 晶圆键合设备及方法
DE102022104416A1 (de) * 2022-02-24 2023-08-24 Precitec Optronik Gmbh Vorrichtung und Verfahren zum Vermessen von Wafern

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
CN101416113A (zh) * 2006-03-31 2009-04-22 伊斯曼柯达公司 用于无掩模光刻的动态补偿系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61275609A (ja) 1985-05-31 1986-12-05 Fujitsu Ltd 基板間の光学的位置合わせ方法
US6480285B1 (en) * 1997-01-28 2002-11-12 Zetetic Institute Multiple layer confocal interference microscopy using wavenumber domain reflectometry and background amplitude reduction and compensation
TW406323B (en) * 1998-08-20 2000-09-21 United Microelectronics Corp Method for wafer alignment and the apparatus of the same
JP4618859B2 (ja) 2000-10-10 2011-01-26 東レエンジニアリング株式会社 積層ウエハーのアライメント方法
JP4006217B2 (ja) 2001-10-30 2007-11-14 キヤノン株式会社 露光方法、露光装置及びデバイスの製造方法
TWI223719B (en) 2003-05-30 2004-11-11 Ind Tech Res Inst Sub-micrometer-resolution optical coherent tomography
US7720116B2 (en) * 2004-01-22 2010-05-18 Vescent Photonics, Inc. Tunable laser having liquid crystal waveguide
KR100650814B1 (ko) * 2004-02-25 2006-11-27 주식회사 하이닉스반도체 웨이퍼 정렬방법
US7442476B2 (en) 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US7636166B2 (en) * 2006-01-23 2009-12-22 Zygo Corporation Interferometer system for monitoring an object
US7929148B2 (en) * 2007-01-23 2011-04-19 Volcano Corporation Optical coherence tomography implementation apparatus and method of use
US7508524B2 (en) 2007-07-20 2009-03-24 Vanderbilt University Combined raman spectroscopy-optical coherence tomography (RS-OCT) system and applications of the same
JP5608556B2 (ja) 2007-08-10 2014-10-15 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 前方結像型光干渉断層（ｏｃｔ）システムおよびプローブ
NL1036351A1 (nl) * 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.
US7963736B2 (en) * 2008-04-03 2011-06-21 Asm Japan K.K. Wafer processing apparatus with wafer alignment device
US7682842B2 (en) * 2008-05-30 2010-03-23 International Business Machines Corporation Method of adaptively selecting chips for reducing in-line testing in a semiconductor manufacturing line
US8111903B2 (en) * 2008-09-26 2012-02-07 International Business Machines Corporation Inline low-damage automated failure analysis
JP5787483B2 (ja) * 2010-01-16 2015-09-30 キヤノン株式会社 計測装置及び露光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371663B2 (en) * 2005-07-06 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional IC device and alignment methods of IC device substrates
CN101416113A (zh) * 2006-03-31 2009-04-22 伊斯曼柯达公司 用于无掩模光刻的动态补偿系统

Also Published As

Publication number Publication date
WO2012121938A3 (en) 2012-11-22
DE112012001136T5 (de) 2014-01-16
DE112012001136B4 (de) 2018-05-24
US20120232686A1 (en) 2012-09-13
US8489225B2 (en) 2013-07-16
CN103430297A (zh) 2013-12-04
WO2012121938A2 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN103430297B (zh) 利用光学相干断层扫描的晶圆对准系统
CN104181768B (zh) 压印方法、压印装置和器件制造方法
CN107883884B (zh) 一种光学测量装置和方法
CN108332946B (zh) 一种微透镜阵列模具车削加工中的反射焦距在位检测方法
KR101452928B1 (ko) 카메라와 변위센서를 이용한 스테이지 캘리브레이션 방법
US11121091B2 (en) Method for arranging two substrates
JP6794536B2 (ja) 光学式測定装置及び方法
CN110108450B (zh) 一种tof模组获取点云图的方法、测试组件及测试系统
KR20190003668A (ko) 이중 층 정렬 장치 및 방법
CN105103027A (zh) 光学系统中的焦点和其他特征的测量
JP6153117B2 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
CN108701679B (zh) 标记位置校正装置及方法
US10861819B1 (en) High-precision bond head positioning method and apparatus
CN103926797B (zh) 一种用于光刻装置的双面套刻系统及方法
CN105870038A (zh) 给载体装配无外壳芯片的装配机和方法
JP6502504B2 (ja) プレアライメント測定装置及び方法
TW201643554A (zh) 在多射束微影中的個別射束圖樣放置驗證
US20030192868A1 (en) Method for determining the accuracy of processing machines
CN105807571B (zh) 一种光刻机用调焦调平系统及其调焦调平方法
KR101911325B1 (ko) 공간 좌표 측정 시스템 및 이를 이용한 공간 좌표 측정 방법
CN108008607B (zh) 兼顾对准和调焦调平的测量系统及其测量方法和光刻机
US20130292454A1 (en) Apparatus and method for determining an alignment of a bondhead of a die bonder relative to a workchuck
CN203720533U (zh) 一种标记板的定位系统
KR20090052329A (ko) 평면형 테이블 표면을 정렬하기 위한 방법 및 디바이스
CN214896202U (zh) 光学测量组件及对准测量装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

Termination date: 20190228