JPH08264423A - 半導体ウェハ - Google Patents
半導体ウェハInfo
- Publication number
- JPH08264423A JPH08264423A JP7069206A JP6920695A JPH08264423A JP H08264423 A JPH08264423 A JP H08264423A JP 7069206 A JP7069206 A JP 7069206A JP 6920695 A JP6920695 A JP 6920695A JP H08264423 A JPH08264423 A JP H08264423A
- Authority
- JP
- Japan
- Prior art keywords
- area
- alignment mark
- chip
- alignment
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】チップ領域の配置によりアライメントマークの
一部が不足しても位置検出精度が低下せず、且つ、導電
性アライメントマークの残留による短絡事故を防止す
る。 【構成】格子状のスクライブ領域２の中心線３で区画さ
れる区分領域２ａ，２ｂ，２ｃ，２ｄの交点４を中心と
する対頂角を含む第１の領域２ａ，２ｃに形成したアラ
イメントマーク５と第２の領域２ｂ，２ｄに形成したア
ライメントマーク６とを有し、且つ、これらのアライメ
ントマーク５，６がチップ領域１を分割するためのダイ
シング領域内に配置されることで、各チップ領域１に付
随するアライメントマークの中心点７ａ，７ｂ，７ｃ，
７ｄが検出できる。
一部が不足しても位置検出精度が低下せず、且つ、導電
性アライメントマークの残留による短絡事故を防止す
る。 【構成】格子状のスクライブ領域２の中心線３で区画さ
れる区分領域２ａ，２ｂ，２ｃ，２ｄの交点４を中心と
する対頂角を含む第１の領域２ａ，２ｃに形成したアラ
イメントマーク５と第２の領域２ｂ，２ｄに形成したア
ライメントマーク６とを有し、且つ、これらのアライメ
ントマーク５，６がチップ領域１を分割するためのダイ
シング領域内に配置されることで、各チップ領域１に付
随するアライメントマークの中心点７ａ，７ｂ，７ｃ，
７ｄが検出できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェハ、特に配線
工程以後に使用するアライメントマークに関する。
工程以後に使用するアライメントマークに関する。
【０００２】
【従来の技術】一般に、半導体ウェハは、その表面に逐
次移動露光装置（ステッパー）によりチップパターンを
焼き付けていく。逐次移動露光装置により焼き付けるチ
ップ上にはアライメントマークが設けられ、半導体ウェ
ハを加工する場合の位置合わせ（アライメント）に使用
される。
次移動露光装置（ステッパー）によりチップパターンを
焼き付けていく。逐次移動露光装置により焼き付けるチ
ップ上にはアライメントマークが設けられ、半導体ウェ
ハを加工する場合の位置合わせ（アライメント）に使用
される。
【０００３】アライメント方法には、半導体ウェハ単位
でアライメントする場合と半導体ウェハ上のチップ単位
でアライメントする場合の二通りある。以下に各々の概
要を説明する。
でアライメントする場合と半導体ウェハ上のチップ単位
でアライメントする場合の二通りある。以下に各々の概
要を説明する。
【０００４】（１）ウェハアライメントの場合には、半
導体ウェハ上の任意の位置に形成したチップ領域上のア
ライメントマークを数箇所測定する。この時、チップサ
イズ，アライメントマークの設計上の位置、チップ配列
等を考慮して、例えば、オリエンテーションフラット
（以下オリフラと記す）を下にして、上、下、左、右、
中心の５点を測定する。それぞれのチップ領域の位置ず
れ量を測定し、統計処理することで、半導体ウェハ上の
全チップ領域の位置を算出する。この方法の長所はチッ
プ単位での測定ではないので、アライメント回数が少な
く、結果として高速にアライメントを実行できることで
ある。短所は、ステージ自身がもつ位置決め精度（最小
分解能、繰り返し精度、ステップ送り精度等）に高い値
が要求されることである。
導体ウェハ上の任意の位置に形成したチップ領域上のア
ライメントマークを数箇所測定する。この時、チップサ
イズ，アライメントマークの設計上の位置、チップ配列
等を考慮して、例えば、オリエンテーションフラット
（以下オリフラと記す）を下にして、上、下、左、右、
中心の５点を測定する。それぞれのチップ領域の位置ず
れ量を測定し、統計処理することで、半導体ウェハ上の
全チップ領域の位置を算出する。この方法の長所はチッ
プ単位での測定ではないので、アライメント回数が少な
く、結果として高速にアライメントを実行できることで
ある。短所は、ステージ自身がもつ位置決め精度（最小
分解能、繰り返し精度、ステップ送り精度等）に高い値
が要求されることである。
【０００５】（２）チップアライメントの場合には、半
導体ウェハ上の全てのチップ領域のアライメントマーク
を測定する。それぞれのチップ領域の位置ずれ量を測定
し、各チップ領域の位置を装置が認識する。この方法の
短所はチップ単位での測定を行うため、アライメント回
数が処理するチップ領域の個数と等しくなるためアライ
メント回数が多くなり、結果として高速にアライメント
を実行できないことである。長所は、ステージ自身がも
つ位置決め精度（最小分解能、繰り返し精度、ステップ
送り精度等）に高い値を要求しないことである。
導体ウェハ上の全てのチップ領域のアライメントマーク
を測定する。それぞれのチップ領域の位置ずれ量を測定
し、各チップ領域の位置を装置が認識する。この方法の
短所はチップ単位での測定を行うため、アライメント回
数が処理するチップ領域の個数と等しくなるためアライ
メント回数が多くなり、結果として高速にアライメント
を実行できないことである。長所は、ステージ自身がも
つ位置決め精度（最小分解能、繰り返し精度、ステップ
送り精度等）に高い値を要求しないことである。
【０００６】また、具体的なアライメント手法としては
以下のような方法がある。
以下のような方法がある。
【０００７】（１）アライメントマークに光を照射し、
その反射光によりアライメントマークの中心点を検出
し、位置決めをする方法。
その反射光によりアライメントマークの中心点を検出
し、位置決めをする方法。
【０００８】（２）アライメントマークに光を照射し、
アライメントマークからの回折光の強度により、複数個
配置されたアライメントマークの中心軸を検出し、位置
決めをする方法。
アライメントマークからの回折光の強度により、複数個
配置されたアライメントマークの中心軸を検出し、位置
決めをする方法。
【０００９】（３）アライメントマークの画像を取り込
み、その取り込んだ画像と予め記憶しておいた画像の位
置合わせによりアライメントマークの微小変位量を検出
し、位置決めをする方法。
み、その取り込んだ画像と予め記憶しておいた画像の位
置合わせによりアライメントマークの微小変位量を検出
し、位置決めをする方法。
【００１０】実際に、反射光によるチップアライメント
を行う時のアライメントマークの形状については、反射
光アライメントを実施する場合、マークの形状の設計例
として、レーザ光がスキャン（走査）する方向にレーザ
ビーム径の１．５倍以上、スキャン（走査）する方向と
垂直方向に、（半導体ウェハを装置ステージ上に置くと
きの精度＋レーザビーム半径）以上の寸法をとる必要が
ある。実際の数値で考えると、レーザビーム径３μｍ、
半導体ウェハを装置ステージ上に置くときの精度を±１
０μｍとすると、４．５μｍ×２３μｍの長方形にな
る。当然、予備の値を加えるので４．５μｍ×２３μｍ
を越える寸法になる。
を行う時のアライメントマークの形状については、反射
光アライメントを実施する場合、マークの形状の設計例
として、レーザ光がスキャン（走査）する方向にレーザ
ビーム径の１．５倍以上、スキャン（走査）する方向と
垂直方向に、（半導体ウェハを装置ステージ上に置くと
きの精度＋レーザビーム半径）以上の寸法をとる必要が
ある。実際の数値で考えると、レーザビーム径３μｍ、
半導体ウェハを装置ステージ上に置くときの精度を±１
０μｍとすると、４．５μｍ×２３μｍの長方形にな
る。当然、予備の値を加えるので４．５μｍ×２３μｍ
を越える寸法になる。
【００１１】アライメントマークはチップ領域内の回路
パターン上に配置する場合と、チップ領域外周のスクラ
イブ領域上に配置する場合がある。スクライブ領域上に
アライメントマークを配置する利点は、チップ領域上の
回路面積をより広く確保できることである。これは、ア
ライメントマークを配置するとき、チップ領域内の回路
パターンを流用できれば別であるが、できない場合に、
少しでもチップ領域上の回路面積を広く確保するためで
ある。
パターン上に配置する場合と、チップ領域外周のスクラ
イブ領域上に配置する場合がある。スクライブ領域上に
アライメントマークを配置する利点は、チップ領域上の
回路面積をより広く確保できることである。これは、ア
ライメントマークを配置するとき、チップ領域内の回路
パターンを流用できれば別であるが、できない場合に、
少しでもチップ領域上の回路面積を広く確保するためで
ある。
【００１２】図５は従来のアライメントマークの第１の
例を説明するための半導体ウェハの部分平面図である。
例を説明するための半導体ウェハの部分平面図である。
【００１３】図５に示すように、行列状に配列されたチ
ップ領域１の相互間に形成した格子状のスクライブ領域
２の各中心線３の交点４から中心線３上を放射状に延在
した十字形のアライメントマーク２１が形成され、レー
ザ光をＸ方向９ａ、Ｙ方向９ｂの２方向で走査した走査
ビームにより検出したアライメントマークの信号からア
ライメントマークの中心軸を算出してその交点であるア
ライメントマークの中心点（この場合、スクライブ領域
２の中心線３の交点と一致）を決定し、この中心点から
最短距離にあるチップ領域１のアライメントに用いる。
ップ領域１の相互間に形成した格子状のスクライブ領域
２の各中心線３の交点４から中心線３上を放射状に延在
した十字形のアライメントマーク２１が形成され、レー
ザ光をＸ方向９ａ、Ｙ方向９ｂの２方向で走査した走査
ビームにより検出したアライメントマークの信号からア
ライメントマークの中心軸を算出してその交点であるア
ライメントマークの中心点（この場合、スクライブ領域
２の中心線３の交点と一致）を決定し、この中心点から
最短距離にあるチップ領域１のアライメントに用いる。
【００１４】図６（ａ），（ｂ）は図５のアライメント
マークの構成を説明するための模式的平面図である。
マークの構成を説明するための模式的平面図である。
【００１５】図６（ａ）に示すように、各チップ領域の
配線形成パターンに付随して形成したＬ字形のアライメ
ントマークパターン２１ａ，２１ｂ，２１ｃ，２１ｄを
スクライブ領域の中心線の交点に集め、図６（ｂ）に示
すように、合成して十字形のアライメントマーク２１を
形成し、アライメントマーク２１のレーザ光で走査する
方向９ａ，９ｂに接する部分にレーザ光による信号を発
生させない空き領域２２を設けている。
配線形成パターンに付随して形成したＬ字形のアライメ
ントマークパターン２１ａ，２１ｂ，２１ｃ，２１ｄを
スクライブ領域の中心線の交点に集め、図６（ｂ）に示
すように、合成して十字形のアライメントマーク２１を
形成し、アライメントマーク２１のレーザ光で走査する
方向９ａ，９ｂに接する部分にレーザ光による信号を発
生させない空き領域２２を設けている。
【００１６】図７は従来のアライメントマークの第１の
例によるアライメントマークの検出方法を説明するため
の模式的平面図である。
例によるアライメントマークの検出方法を説明するため
の模式的平面図である。
【００１７】図７に示すように、各々のチップ領域１が
装置に対してどこに位置しているかを確定するには、チ
ップ領域１上に形成したアライメントマーク２１を半導
体ウェハから少なくとも２箇所選んでその位置を測定す
ることが必要である。２箇所のアライメントマーク２１
の位置を測定することで、装置座標基準点からのＸ方向
のずれ量、Ｙ方向のずれ量及びθ方向のずれ量がわか
る。チップ領域１ａの位置決めをする場合、チップ領域
１ａ中の左上に位置するアライメントマーク２３に走査
方向９ａ、走査方向９ｂの２方向でレーザ光を走査し、
その反射波形を測定し、アライメントマーク２３のＸ方
向とＹ方向の各々の中心を求め、その交点をアライメン
トマーク２３の測定位置とし、同様に、チップ領域１ａ
の右上に位置するアライメントマーク２４に走査方向９
ａと走査方向９ｂでレーザ光を走査し、その反射波形を
測定し、アライメントマーク２４のＸ方向とＹ方向の各
々の中心を求め、その交点をアライメントマーク２４の
測定位置とする。装置座標系に於けるアライメントマー
ク２３とアライメントマーク２４の位置が測定できると
装置座標基準点からのＸ方向のずれ量、Ｙ方向のずれ量
及びθ方向のずれ量がわかる。次に、チップ領域１ｂの
位置決めをする場合、チップ領域１ｂ中の左上に位置す
るアライメントマーク２４に走査方向９ａと９ｂのレー
ザ光を走査し、その反射波形を測定し、アライメントマ
ーク２４のＸ方向とＹ方向の各々の中心を求め、その交
点をアライメントマーク２４の測定位置とする。同様
に、チップ領域１ｂ中の右上に位置するアライメントマ
ーク２５に走査方向９ａ，９ｂのレーザ光を走査する
が、その反射波形は走査方向９ａではアライメントマー
ク２４の幅の１／２の幅になり、その中心軸がアライメ
ントマーク２４の幅の１／２だけずれる。
装置に対してどこに位置しているかを確定するには、チ
ップ領域１上に形成したアライメントマーク２１を半導
体ウェハから少なくとも２箇所選んでその位置を測定す
ることが必要である。２箇所のアライメントマーク２１
の位置を測定することで、装置座標基準点からのＸ方向
のずれ量、Ｙ方向のずれ量及びθ方向のずれ量がわか
る。チップ領域１ａの位置決めをする場合、チップ領域
１ａ中の左上に位置するアライメントマーク２３に走査
方向９ａ、走査方向９ｂの２方向でレーザ光を走査し、
その反射波形を測定し、アライメントマーク２３のＸ方
向とＹ方向の各々の中心を求め、その交点をアライメン
トマーク２３の測定位置とし、同様に、チップ領域１ａ
の右上に位置するアライメントマーク２４に走査方向９
ａと走査方向９ｂでレーザ光を走査し、その反射波形を
測定し、アライメントマーク２４のＸ方向とＹ方向の各
々の中心を求め、その交点をアライメントマーク２４の
測定位置とする。装置座標系に於けるアライメントマー
ク２３とアライメントマーク２４の位置が測定できると
装置座標基準点からのＸ方向のずれ量、Ｙ方向のずれ量
及びθ方向のずれ量がわかる。次に、チップ領域１ｂの
位置決めをする場合、チップ領域１ｂ中の左上に位置す
るアライメントマーク２４に走査方向９ａと９ｂのレー
ザ光を走査し、その反射波形を測定し、アライメントマ
ーク２４のＸ方向とＹ方向の各々の中心を求め、その交
点をアライメントマーク２４の測定位置とする。同様
に、チップ領域１ｂ中の右上に位置するアライメントマ
ーク２５に走査方向９ａ，９ｂのレーザ光を走査する
が、その反射波形は走査方向９ａではアライメントマー
ク２４の幅の１／２の幅になり、その中心軸がアライメ
ントマーク２４の幅の１／２だけずれる。
【００１８】また、走査方向９ｂの反射波形は検出でき
ない。従って、アライメントマーク２５の測定位置は確
定できない。仕方がないので、先に求めたチップ領域１
ａの測定位置を基準に既知の値であるチップ寸法を加減
算し、チップ領域１ｂの測定位置とする。この場合チッ
プ領域１ａの測定量を基準とするため、チップ領域１ｂ
のチップアライメントを実施した場合に比べて位置精度
は劣る。
ない。従って、アライメントマーク２５の測定位置は確
定できない。仕方がないので、先に求めたチップ領域１
ａの測定位置を基準に既知の値であるチップ寸法を加減
算し、チップ領域１ｂの測定位置とする。この場合チッ
プ領域１ａの測定量を基準とするため、チップ領域１ｂ
のチップアライメントを実施した場合に比べて位置精度
は劣る。
【００１９】図８は従来のアライメントマークの第２の
例を説明するための半導体ウェハの部分平面図である。
例を説明するための半導体ウェハの部分平面図である。
【００２０】図８に示すように、スクライブ領域２の各
中心線３の交点４を取囲むように配置した枠状のアライ
メントマーク３１の四隅の頂点をチップ領域１の頂点に
接して形成され、スクライブ領域２の中心線３で区画さ
れる区分領域２ａ，２ｂ，２ｃ，２ｄのそれぞれにアラ
イメントマーク３１の中心点３２を得ることができ、チ
ップ領域１の配列の端部でアライメントマーク３１の１
／２又は３／４が欠けても各チップ領域１に付随するア
ライメントマークの中心点が得られ、チップアライメン
トの精度が保てるという利点があるが、図９に示すよう
に、半導体ウェハをダイシングにより分割する際に削除
されるダイシング領域８からはみ出したアライメントマ
ーク３１が分割されたチップの隅に残り、ボンディング
ワイヤと接触して短絡を生ずるという問題がある。
中心線３の交点４を取囲むように配置した枠状のアライ
メントマーク３１の四隅の頂点をチップ領域１の頂点に
接して形成され、スクライブ領域２の中心線３で区画さ
れる区分領域２ａ，２ｂ，２ｃ，２ｄのそれぞれにアラ
イメントマーク３１の中心点３２を得ることができ、チ
ップ領域１の配列の端部でアライメントマーク３１の１
／２又は３／４が欠けても各チップ領域１に付随するア
ライメントマークの中心点が得られ、チップアライメン
トの精度が保てるという利点があるが、図９に示すよう
に、半導体ウェハをダイシングにより分割する際に削除
されるダイシング領域８からはみ出したアライメントマ
ーク３１が分割されたチップの隅に残り、ボンディング
ワイヤと接触して短絡を生ずるという問題がある。
【００２１】
【発明が解決しようとする課題】この従来の半導体ウェ
ハは、第１の例では半導体ウェハの最外周に配置された
チップ領域のアライメントマークのセグメントが不足す
ると、その部分のアライメントの中心点が検出できない
ため他の部分のアライメント中心点から推定した中心点
を算出して処理するため、精度が低下するという問題が
ある。
ハは、第１の例では半導体ウェハの最外周に配置された
チップ領域のアライメントマークのセグメントが不足す
ると、その部分のアライメントの中心点が検出できない
ため他の部分のアライメント中心点から推定した中心点
を算出して処理するため、精度が低下するという問題が
ある。
【００２２】また、第２の例では、ダイシングで残留し
た金属膜からなるアライメントマークがボンディングワ
イヤと接触して短絡事故を生ずるという問題がある。
た金属膜からなるアライメントマークがボンディングワ
イヤと接触して短絡事故を生ずるという問題がある。
【００２３】本発明の目的は、チップ領域の配置による
アライメントマークの一部が不足しても位置検出精度が
低下せず、且つ短絡事故を防止できるアライメントマー
クを形成した半導体ウェハを提供することにある。
アライメントマークの一部が不足しても位置検出精度が
低下せず、且つ短絡事故を防止できるアライメントマー
クを形成した半導体ウェハを提供することにある。
【００２４】
【課題を解決するための手段】本発明の第１の半導体ウ
ェハは、行列状に配置されたチップ領域と、互に隣合う
前記チップ領域に挟まれた領域に格子状に形成されたス
クライブ領域と、前記スクライブ領域の各中心線で区画
され且つ前記中心線が交わる交点を中心とする対頂角の
関係にある第１の区分領域の前記交点近傍の前記中心線
に沿って形成したＬ字形の第１のアライメントマーク
と、前記第１の区分領域と直交する第２の区分領域の前
記中心線のそれぞれに沿って形成したＩ字形の第２のア
ライメントマークとを有し、且つ前記第１および第２の
アライメントマークが前記チップ領域を分割するための
ダイシング領域内に配置されて構成される。
ェハは、行列状に配置されたチップ領域と、互に隣合う
前記チップ領域に挟まれた領域に格子状に形成されたス
クライブ領域と、前記スクライブ領域の各中心線で区画
され且つ前記中心線が交わる交点を中心とする対頂角の
関係にある第１の区分領域の前記交点近傍の前記中心線
に沿って形成したＬ字形の第１のアライメントマーク
と、前記第１の区分領域と直交する第２の区分領域の前
記中心線のそれぞれに沿って形成したＩ字形の第２のア
ライメントマークとを有し、且つ前記第１および第２の
アライメントマークが前記チップ領域を分割するための
ダイシング領域内に配置されて構成される。
【００２５】本発明の第２の半導体ウェハは、行列状に
配置されたチップ領域と、互に隣合う前記チップ領域に
挟まれた領域に格子状に形成されたスクライブ領域と、
前記スクライブ領域の各中心線で区画される区分領域内
の前記中心線のそれぞれに沿って形成した回折格子から
なる第１のアライメントマークおよびＩ字形の第２のア
ライメントマークのそれぞれを有し、且つ前記第１およ
び第２のアライメントマークが前記チップ領域を分割す
るためのダイシング領域内に配置されて構成される。
配置されたチップ領域と、互に隣合う前記チップ領域に
挟まれた領域に格子状に形成されたスクライブ領域と、
前記スクライブ領域の各中心線で区画される区分領域内
の前記中心線のそれぞれに沿って形成した回折格子から
なる第１のアライメントマークおよびＩ字形の第２のア
ライメントマークのそれぞれを有し、且つ前記第１およ
び第２のアライメントマークが前記チップ領域を分割す
るためのダイシング領域内に配置されて構成される。
【００２６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２７】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための半導体ウェハの部分平面図およびＡ
−Ａ′線模式的断面図である。
例を説明するための半導体ウェハの部分平面図およびＡ
−Ａ′線模式的断面図である。
【００２８】図１（ａ），（ｂ）に示すように、行列状
に配列されたチップ領域１に挟まれた領域に形成した幅
１００μｍの格子状のスクライブ領域２の中心線３で区
画され、且つ中心線３の交点４で互に隣接する区分領域
２ａ，２ｂ，２ｃ，２ｄの交点４を中心とする対頂角の
関係にある第１の領域２ａ，２ｃに中心線３に沿って形
成したＬ字形のアライメントマーク５および第１の領域
２ａ，２ｃに直交する対頂角の関係にある第２の領域２
ｂ，２ｄに中心線３に沿って形成したＩ字形のアライメ
ントマーク６を有して構成され、アライメントマーク
５，６は金属配線層と同じ材質で、金属配線層のパター
ニングと同時にパターニングされ形成される。ここで、
アライメントマークの位置を検出するためのレーザ光の
走査方向のアライメントマーク５，６に隣接する領域に
空き領域を必要とするため、アライメントマーク５，６
は位相をずらして配置される。
に配列されたチップ領域１に挟まれた領域に形成した幅
１００μｍの格子状のスクライブ領域２の中心線３で区
画され、且つ中心線３の交点４で互に隣接する区分領域
２ａ，２ｂ，２ｃ，２ｄの交点４を中心とする対頂角の
関係にある第１の領域２ａ，２ｃに中心線３に沿って形
成したＬ字形のアライメントマーク５および第１の領域
２ａ，２ｃに直交する対頂角の関係にある第２の領域２
ｂ，２ｄに中心線３に沿って形成したＩ字形のアライメ
ントマーク６を有して構成され、アライメントマーク
５，６は金属配線層と同じ材質で、金属配線層のパター
ニングと同時にパターニングされ形成される。ここで、
アライメントマークの位置を検出するためのレーザ光の
走査方向のアライメントマーク５，６に隣接する領域に
空き領域を必要とするため、アライメントマーク５，６
は位相をずらして配置される。
【００２９】アライメントマークの位置検出を行うレー
ザ光はスクライブ領域２のＸ方向，Ｙ方向に沿って走査
され、アライメントマーク５，６の幅を走査して得られ
た信号からアライメントマーク５，６の幅の中心を通る
中心線の交点７ａ，７ｂ，７ｃ，７ｄのそれぞれを検出
し、プロービング工程、リペア工程、ダイシング工程の
アライメントに使用する。
ザ光はスクライブ領域２のＸ方向，Ｙ方向に沿って走査
され、アライメントマーク５，６の幅を走査して得られ
た信号からアライメントマーク５，６の幅の中心を通る
中心線の交点７ａ，７ｂ，７ｃ，７ｄのそれぞれを検出
し、プロービング工程、リペア工程、ダイシング工程の
アライメントに使用する。
【００３０】アライメントマーク５，６は図２に示すよ
うに、スクライブ領域２を研削して半導体ウェハのチッ
プ領域１を分割し、個別の半導体チップを形成するため
の幅６０μｍのダイシング領域（ダイシングにより削除
される領域）８内に配置しており、ダイシングにより分
割された半導体チップにアライメントマーク５，６の一
部が残留することで生ずるボンディングワイヤとの短絡
事故を防止している。
うに、スクライブ領域２を研削して半導体ウェハのチッ
プ領域１を分割し、個別の半導体チップを形成するため
の幅６０μｍのダイシング領域（ダイシングにより削除
される領域）８内に配置しており、ダイシングにより分
割された半導体チップにアライメントマーク５，６の一
部が残留することで生ずるボンディングワイヤとの短絡
事故を防止している。
【００３１】図３（ａ），（ｂ）は本発明の第１の実施
例のアライメントマークの形状および寸法の例を示す図
である。
例のアライメントマークの形状および寸法の例を示す図
である。
【００３２】図３（ａ），（ｂ）に示すように、幅１０
μｍのＬ字形のアライメントマーク５およびＩ字形のア
ライメントマーク６のレーザ光の走査方向９ａ，９ｂに
接する部分にレーザ光による信号を発生させない空き領
域１０を設けており、この空き領域１０を走査したとき
の信号とアライメントマーク５又は６を走査したときの
信号によりアライメントマークの幅を読み取りその中心
線を検出する。
μｍのＬ字形のアライメントマーク５およびＩ字形のア
ライメントマーク６のレーザ光の走査方向９ａ，９ｂに
接する部分にレーザ光による信号を発生させない空き領
域１０を設けており、この空き領域１０を走査したとき
の信号とアライメントマーク５又は６を走査したときの
信号によりアライメントマークの幅を読み取りその中心
線を検出する。
【００３３】図４は本発明の第２の実施例を説明するた
めの半導体ウェハの部分平面図である。
めの半導体ウェハの部分平面図である。
【００３４】図４に示すように、第１の実施例と同様に
スクライブ領域２の各中心線３で区画された区分領域２
ａ，２ｂ，２ｃ，２ｄのそれぞれに中心線３に沿って回
折格子からなるダイサー用のアライメントマーク１１と
Ｉ字形のアライメントマーク６とをそれぞれ形成してお
り、各区分領域毎にアライメントマーク６の中心線によ
る検出した中心点７をリペア等の位置決めに用いること
ができ、アライメントマーク１１の回折光の強度により
アライメントマーク１１の中心軸を検出し、ダイサーの
アライメントを行う。
スクライブ領域２の各中心線３で区画された区分領域２
ａ，２ｂ，２ｃ，２ｄのそれぞれに中心線３に沿って回
折格子からなるダイサー用のアライメントマーク１１と
Ｉ字形のアライメントマーク６とをそれぞれ形成してお
り、各区分領域毎にアライメントマーク６の中心線によ
る検出した中心点７をリペア等の位置決めに用いること
ができ、アライメントマーク１１の回折光の強度により
アライメントマーク１１の中心軸を検出し、ダイサーの
アライメントを行う。
【００３５】
【発明の効果】以上説明したように本発明は、半導体ウ
ェハの最外周部に配置されることでセグメントの一部が
不足するアライメントマークにおいてもアライメントマ
ークの中心点を精度良く検出することができ、且つ、ス
クライブ領域上の導電性アライメントマークの残留をな
くして短絡事故を防ぐことができるという効果を有す
る。
ェハの最外周部に配置されることでセグメントの一部が
不足するアライメントマークにおいてもアライメントマ
ークの中心点を精度良く検出することができ、且つ、ス
クライブ領域上の導電性アライメントマークの残留をな
くして短絡事故を防ぐことができるという効果を有す
る。
【図１】本発明の第１の実施例を説明するための半導体
ウェハの部分平面図およびＡ−Ａ′線模式的断面図。
ウェハの部分平面図およびＡ−Ａ′線模式的断面図。
【図２】図１のダイシング領域の位置関係を示す平面
図。
図。
【図３】図１のアライメントマークの形状および寸法の
例を示す図。
例を示す図。
【図４】本発明の第２の実施例を説明するための半導体
ウェハの部分平面図。
ウェハの部分平面図。
【図５】従来の半導体ウェハの第１の例を説明するため
の半導体ウェハの部分平面図。
の半導体ウェハの部分平面図。
【図６】図５のアライメントマークの構成を説明するた
めの模式的平面図。
めの模式的平面図。
【図７】従来の半導体ウェハの第１の例によるアライメ
ントマークの位置検出方法を説明するための模式的平面
図。
ントマークの位置検出方法を説明するための模式的平面
図。
【図８】従来の半導体ウェハの第２の例を説明するため
の半導体ウェハの部分平面図。
の半導体ウェハの部分平面図。
【図９】図８のダイシング領域の位置関係を示す平面
図。
図。
１，１ａ，１ｂ チップ領域 ２ スクライブ領域 ２ａ，２ｂ，２ｃ，２ｄ 区分領域 ３ 中心線 ４ 交点 ５，６，１１，２１，２３，２４，２５，３１ アラ
イメントマーク ７ａ，７ｂ，７ｃ，７ｄ，３２ 中心点 ８ ダイシング領域 ９ａ，９ｂ レーザ光の走査方向 １０ 空き領域 ２１ａ，２１ｂ，２１ｃ，２１ｄ セグメント
イメントマーク ７ａ，７ｂ，７ｃ，７ｄ，３２ 中心点 ８ ダイシング領域 ９ａ，９ｂ レーザ光の走査方向 １０ 空き領域 ２１ａ，２１ｂ，２１ｃ，２１ｄ セグメント
Claims (2)
- 【請求項１】 行列状に配置されたチップ領域と、互に
隣合う前記チップ領域に挟まれた領域に格子状に形成さ
れたスクライブ領域と、前記スクライブ領域の各中心線
で区画され且つ前記中心線が交わる交点を中心とする対
頂角の関係にある第１の区分領域の前記交点近傍の前記
中心線に沿って形成したＬ字形の第１のアライメントマ
ークと、前記第１の区分領域と直交する第２の区分領域
の前記中心線のそれぞれに沿って形成したＩ字形の第２
のアライメントマークとを有し、且つ前記第１および第
２のアライメントマークが前記チップ領域を分割するた
めのダイシング領域内に配置されることを特徴とする半
導体ウェハ。 - 【請求項２】 行列状に配置されたチップ領域と、互に
隣合う前記チップ領域に挟まれた領域に格子状に形成さ
れたスクライブ領域と、前記スクライブ領域の各中心線
で区画される区分領域内の前記中心線のそれぞれに沿っ
て形成した回折格子からなる第１のアライメントマーク
およびＩ字形の第２のアライメントマークのそれぞれを
有し、且つ前記第１および第２のアライメントマークが
前記チップ領域を分割するためのダイシング領域内に配
置されることを特徴とする半導体ウェハ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7069206A JP2666761B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体ウェハ |
| KR1019960009886A KR100217445B1 (ko) | 1995-03-28 | 1996-03-28 | 정렬 마크를 가진 반도체 장치 |
| US08/623,638 US5777392A (en) | 1995-03-28 | 1996-03-28 | Semiconductor device having improved alignment marks |
| TW085103870A TW358995B (en) | 1995-03-28 | 1996-04-02 | Semiconductor device having improved alignment marks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7069206A JP2666761B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体ウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264423A true JPH08264423A (ja) | 1996-10-11 |
| JP2666761B2 JP2666761B2 (ja) | 1997-10-22 |
Family
ID=13396026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7069206A Expired - Fee Related JP2666761B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体ウェハ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2666761B2 (ja) |
| KR (1) | KR100217445B1 (ja) |
| TW (1) | TW358995B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081040A (en) * | 1997-03-17 | 2000-06-27 | Denso Corporation | Semiconductor device having alignment mark |
| JP2007103851A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法および半導体ウエハ |
| US7442956B2 (en) | 2004-04-26 | 2008-10-28 | Seiko Epson Corporation | Organic EL device and electronic apparatus |
| US7456083B2 (en) | 2004-03-05 | 2008-11-25 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2009147328A (ja) * | 2007-12-13 | 2009-07-02 | Asml Netherlands Bv | 位置合わせ方法、アライメントシステムおよびアライメントマークを有する製品 |
| CN113421874A (zh) * | 2021-06-24 | 2021-09-21 | 武汉新芯集成电路制造有限公司 | 晶圆组件 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586550B1 (ko) * | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 장치의 정렬 마크 구조 |
| CN101620336B (zh) * | 2005-09-15 | 2012-05-23 | 夏普株式会社 | 显示板 |
-
1995
- 1995-03-28 JP JP7069206A patent/JP2666761B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-28 KR KR1019960009886A patent/KR100217445B1/ko not_active IP Right Cessation
- 1996-04-02 TW TW085103870A patent/TW358995B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081040A (en) * | 1997-03-17 | 2000-06-27 | Denso Corporation | Semiconductor device having alignment mark |
| US7456083B2 (en) | 2004-03-05 | 2008-11-25 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7442956B2 (en) | 2004-04-26 | 2008-10-28 | Seiko Epson Corporation | Organic EL device and electronic apparatus |
| JP2007103851A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体装置の製造方法および半導体ウエハ |
| JP2009147328A (ja) * | 2007-12-13 | 2009-07-02 | Asml Netherlands Bv | 位置合わせ方法、アライメントシステムおよびアライメントマークを有する製品 |
| US8072615B2 (en) | 2007-12-13 | 2011-12-06 | Asml Netherlands B.V. | Alignment method, alignment system, and product with alignment mark |
| CN113421874A (zh) * | 2021-06-24 | 2021-09-21 | 武汉新芯集成电路制造有限公司 | 晶圆组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666761B2 (ja) | 1997-10-22 |
| KR100217445B1 (ko) | 1999-10-01 |
| KR960035851A (ko) | 1996-10-28 |
| TW358995B (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310497B1 (ko) | 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼 | |
| US5777392A (en) | Semiconductor device having improved alignment marks | |
| JPH0419545B2 (ja) | ||
| JP2530587B2 (ja) | 位置決め装置 | |
| KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
| KR0168772B1 (ko) | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 | |
| JP2011009259A (ja) | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 | |
| JP2666761B2 (ja) | 半導体ウェハ | |
| WO2015025674A1 (ja) | 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 | |
| GB1572667A (en) | Integrated circuits | |
| US6745484B2 (en) | Reticle, and pattern positional accuracy measurement device and method | |
| JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JPH06204308A (ja) | 半導体ウエハの特殊パターン位置認識方法 | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| JPS60256002A (ja) | 位置検出装置 | |
| JPH0897135A (ja) | アライメントマークを付した半導体チップに対するアライメント装置及びそのアライメントマークを用いたアライメント方法 | |
| JPH03155114A (ja) | 縮小投影露光装置の位置合わせ方法 | |
| JP2797195B2 (ja) | 半導体ウエハ・アライメント方法 | |
| JPH08201305A (ja) | 半導体ウェーハスリップライン検査方法および半導体ウ ェーハの評価方法 | |
| JP2679940B2 (ja) | 位置決め装置 | |
| JP2825875B2 (ja) | 寸法検査方法 | |
| JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
| KR100586550B1 (ko) | 반도체 장치의 정렬 마크 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140627 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |