KR100217445B1 - 정렬 마크를 가진 반도체 장치 - Google Patents

정렬 마크를 가진 반도체 장치 Download PDF

Info

Publication number
KR100217445B1
KR100217445B1 KR1019960009886A KR19960009886A KR100217445B1 KR 100217445 B1 KR100217445 B1 KR 100217445B1 KR 1019960009886 A KR1019960009886 A KR 1019960009886A KR 19960009886 A KR19960009886 A KR 19960009886A KR 100217445 B1 KR100217445 B1 KR 100217445B1
Authority
KR
South Korea
Prior art keywords
alignment
chip
segment
shaped alignment
alignment mark
Prior art date
Application number
KR1019960009886A
Other languages
English (en)
Other versions
KR960035851A (ko
Inventor
후지이 히데키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960035851A publication Critical patent/KR960035851A/ko
Application granted granted Critical
Publication of KR100217445B1 publication Critical patent/KR100217445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

다수의 칩영역(1a - 1i)과, 그리드형 스크라이브 영역(2)을 포함하는 반도체 장치에서, 다수의 L형상 정렬 세그먼트(3d-1)와 다수쌍의 I형상 정렬 세그먼트(3d-2, 3d-3)가 스크라이브 영역내에 제공된다. 각 L형상 정렬 세그먼트는 스크라이브 영역의 X방향 중심선(LX1, LX2,....)과 Y방향 중심선(LY1, LY2, ....)에 의해 형성된 제1/4분면내에 배치되며, 각 쌍의 I형상 정렬 세그먼트는 상기 제1의 4분면에 인접한 X방향 중심선과 Y방향 중심선에 의해 형성된 제2/4분면내에 위치되어 있다.

Description

정렬 마크를 가진 반도체 장치
제1도는 제1종래 기술의 반도체 장치를 도시하는 레이아웃 다이어그램.
제2도는 제1도의 장치의 한 노출유닛의 레이아웃 다이어그램.
제3도는 제1도의 정렬 마크와 이것의 인접부를 부분적으로 확대한 레이아웃 다이어그램.
제4(a)도와 제4(b)도는 제3도의 정렬의 세그먼트를 설명하기 위한 다이어그램.
제5도는 다이싱 작업이 수행되어진 후 제3도의 정렬 마크와 이것의 인접부의 레이아웃 다이어그램.
제6도는 제2종래 기술의 반도체 장치를 도시하는 레이아웃 다이어그램.
제7도는 제6도의 장치의 한 노출유닛의 레이아웃 다이어그램.
제8도는 제6도의 정렬 마크와 이것의 인접부를 부분적으로 확대한 레이아웃 다이어그램.
제9(a)도와 제9(b)도는 제8도의 정렬의 세그먼트를 설명하기 위한 다이어그램.
제10도는 다이싱 작업이 수행되어진 후 제8도의 정렬 마크와 이것의 인접부의 레이아웃 다이어그램.
제11도는 본 발명에 따른 반도체 장치를 도시하는 레이아웃 다이어그램.
제12도는 제11도의 장치의 한 노출유닛의 레이아웃 다이어그램.
제13(a)도는 제11도의 정렬 마크와 이것의 인접부를 부분적으로 확대한 레이아웃 다이어그램.
제13(b)도는 제13(a)도의 XIII-XIII선을 따라 취한 단면도.
제14(a)도와 제14(b)도는 제13(a)도, 제13(b)도의 정렬의 세그먼트를 설명하기 위한 다이어그램.
제15도는 다이싱 작업이 수행되어진 후 제13(a)도, 제13(b)도의 정렬 마크와 이것의 인접부의 레이아웃 다이어그램.
제16도는 직사각형 정렬 세그먼트의 크기를 설명하는 다이어그램.
제17(a)도, 제17(b)도, 제17(c)도는 제16도의 직사각형 정렬 세그먼트의 광선 반사율 특성을 도시하는 그래프.
제18(a)도는 제11도의 L형상 정렬 세그먼트의 크기를 설명하기 위한 다이어그램.
제18(b)도는 제11도의 I형상 정렬 세그먼트의 크기를 설명하기 위한 다이어그램.
제19도는 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차의 계산을 설명하기 위한 다이어그램.
제20도는 본 발명에 따른 반도체 장치의 제2실시예를 도시하는 레이아웃 다이어그램.
제21도는 제20도의 장치의 한 노출유닛의 레이아웃 다이어그램.
제22도는 제20도의 정렬 마크와 이것의 인접부를 부분적으로 확대한 레이아웃 다이어그램.
제23(a)도와 제23(b)도는 제22도의 정렬의 세그먼트를 설명하기 위한 다이어그램.
제24도는 다이싱 작업이 수행되어진 후 제22도의 정렬 마크와 이것의 인접부의 레이아웃 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
2 : 스크라이브영역 1a, 1b....1h : 칩영역
3a, 3b..... 3f : 정렬 마크 LX1, LX2,.... : X방향 중심선
LY1, LY2: Y방향 중심선 4 : 다이싱 영역
[발명의 분야]
본 발명은 반도체 장치에 관련된 것으로 특히, 반도체 장치(웨이퍼)의 정렬 마크의 개선에 관한 것이다.
[관련 기술의 분야]
일반적으로, 동일한 칩 패턴은 웨이퍼상의 전자 빔 노출 장치에 의해 반복적으로 형성된다. 칩 패턴의 형성에서, 정렬 마크가 필요하다. 정렬 방법에는 두 종류, 즉, 웨이퍼 정렬 방법과 칩 정렬 방법이 있다.
웨이퍼 정렬 방법에서, 몇 개의 정렬 마크, 예를들어, 5개의 정렬 마크를 평면 방위(orientation flat)에 대해서 웨이퍼의 상측우부, 상측좌부, 하측우부, 하측좌부 및 중심부에서 검출하여, 웨이퍼의 모든 칩의 위치점을 통계적으로 수정한다. 이런 웨이퍼 정렬 방법에 따라서, 정렬 측정수를 적게하고, 정렬 속도를 빨리 할 수 있으나, 공급스텝(step feed)의 높은 정밀도와 높은 반복 정확도와, 보다 소형의 최소의 분해도와 같은 스테이지의 위치 제어의 높은 정확도가 요구된다.
칩 정렬 방법에서, 모든 칩의 정렬 마크가 검출되어 그것에 대응하는 정렬 마크의 검출에 따라서 각 칩의 위치점을 수정한다. 그러므로, 스테이지의 위치 제어의 높은 정밀도를 얻을 수 있지만, 정렬 측정수가 크기 때문에, 정렬 속도가 느리다.
본 발명은 특히 칩 정렬 방법에 관한 것이다.
또한, 정렬 마크를 검출하기 위한 3 종류가 있다.
제1정렬 검출 방법에서, 정렬 마크는 레이저 빔과 같은 광선으로 스캔되고 반사된 광선을 검출하여 정렬 마크의 중심을 계산한다.
제2정렬 검출 방법에서, 다수의 정렬 마크를 광선으로 조사하고 정렬 마크로부터의 회절된 광선의 세기(an intensity of diffracted light)를 검출하여 정렬 마크의 중심을 계산한다.
제3정렬 검출 방법에서, 정렬 마크의 이미지를 저장된 이미지와 비교해서 이들 사이의 차이를 계산한다.
본 발명은 특히 제1정렬 검출 방법에 관한 것이다.
또한, 정렬 마크는 칩영역과 칩영역을 분할하는 스크라이브 영역(scribe area)내에 제공될 수 있다. 만약 정렬 마크가 칩영역에 제공되면, 집적도는 감소된다. 이와 대조적으로, 정렬 마크가 스크라이브 영역에 제공되면, 집적도는 증가된다. 그러므로, 스크라이브 영역내에 정렬 마크를 제공하는 것이 바람직하다.
제1종래의 반도체 장치(웨이퍼)는 행렬내에 배열된 다수의 칩영역과, 칩영역을 분할 하는 스크라이브 영역과 X 방향을 따르는 스크라이브 영역의 중심선과 Y 방향을 따르는 스크라이브 영역의 중심선사이의 교차부에 배열된 다수의 크로스형태의 정렬 마크를 포함한다. 이것을 이후에 상세히 설명하겠다.
그러나, 제1종래의 반도체 장치에서는, 최외단 칩의 크로스 형태의 정렬 마크가 부족하므로, 최외단 칩의 칩 정렬은 부족한 정렬 마크 외에도 크로스 형태의 정렬 마크를 사용함으로서 이루어져야 하므로 정렬 시간을 증가한다. 또한, 최외단 칩에 대한 정렬의 정확도를 저하할 수 있다.
제2종래의 반도체 장치(웨이퍼)는 행렬내에 배열된 다수의 칩영역과, 칩영역을 분할 하는 스크라이브 영역과 X 방향을 따르는 스크라이브 영역의 중심선과 Y 방향을 따르는 스크라이브 영역의 중심선사이의 교차부에 배열된 다수의 직사각형-스트립-형태의 정렬 마크를 포함한다. 이것을 이후에 상세히 설명하겠다.
그러나, 제2종래의 반도체 장치에서는, 정렬 마크의 일부가 스크라이브 영역을 다이싱(dicing)후, 남아 있으므로, 단락은 정렬 마크의 남아있는 부분과 본딩 와이어사이에 발생할 것이다.
[발명의 요지]
본 발명의 목적은 최외단 칩에 대해서 정렬 방법을 효과적으로 수행하고 정렬 마크와 본딩 와이어사이의 단락을 피할 수 있는 반도체 장치(웨이퍼)를 제공하는 것이다.
본 발명에 따라서, 매트릭스내에 배열된 다수의 칩영역과 그리드 형태의 스크라이브 영역을 포함하는 반도체 장치에서는, 다수쌍의 L 형상 정렬 세그먼트와 다수쌍의 1형상 정렬 세그먼트가 스크라이브 영역내의 다이싱 영역(dicing area)내에 제공된다. L형상 정렬 세그먼트의 각각은 스크라이브 영역의 X방향의 중심선과 Y방향의 중심선에 의해 형성된 제1/4분면내에 위치되고, I형상 정렬 세그먼트의 각쌍은 제1/4분면에 인접해서 X방향 중심선과 Y방향 중심선에 의해 형성된 제2/4분면내에 위치된다.
또한, 회절 격자 정렬 세그먼트가 X 방향 중심선과 Y방향 중심선사이의 교차점에 인접해 존재하면, I 형상 정렬 세그먼트의 다른 쌍은 L형상 정렬 세그먼트대신에 제공된다.
다음에, 본 발명은 첨부도면을 참조로 종래기술과 비교해서 아래의 상세한 설명으로 부터 보다 명료해질 것이다.
[양호한 실시예의 설명]
양호한 실시예를 설명하기전에, 종래 기술의 반도체 장치는 도면 제1, 2, 3, 4(a), 4(b), 5, 6, 7, 8, 9(a), 10도를 참조로 설명되어 있다.
제1종래 기술의 반도체 장치(웨이퍼)를 도시하는 제1도에서, 칩영역(1a, 1b.....1h)은 매트릭스 내에서 X방향을 따라서 그리고 Y방향을 따라서 배열되어 있다. 또한 그리드 형성 스크라이브 영역(2)은 칩영역(1a, 1b....1h)을 분할하도록 형성되어 있다. 더욱이, 크로스 형태 정렬 마크(3a, 3b..... 3f)는 X방향을 따른 스크라이브 영역(2)의 중심선(LX1, LX2,....)과 Y방향을 따른 스크라이브 영역(2)의 중심선(LY1, LY2, ....)사이의 교차부에 제공된다.
각 칩에 대한 칩정렬은 레이저 빔으로 두 정렬 마크를 스캔닝함으로서 이루어진다. 예를 들어, 칩영역(1e)에 대한 칩정렬은 다음과 같이 이루어진다. 먼저, 정렬 마크(3d)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3d)의 위치점(A)을 구한다. 다음으로, 정렬 마크(3e)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3e)의 위치점(B)을 구한다. 기준 위치점과 위치점(A,B)의 비교로 부터, 칩영역(1e)의 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차(gradient deviation)를 구하고, 그 결과, 전자 빔등의 반사율 수정을 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차에 따라서 수행할 수 있다.
제1도의 노출유닛을 도시하는 제2도에서, 노출유닛은 1e와 같은 한 칩영역과 정렬 마크(3a)의 4분면(3a-1), 정렬 마크(3b)의 4분면(3b-1), 정렬 마크(3d)의 4분면(3d-1)과 정렬 마크(3e)의 4분면(3e-1)와 같은 정렬 마크의 4개의 4분면 세그먼트를 포함한다.
제1도의 3d와 같은 한 정렬 마크의 확대 다이어그램인 제3도에서, 정렬 마크(3d)는 중심선(LX2)과 중심선(LY1)의 교차부에 위치된다. 정렬 마크(1d) 제4(a)도에 도시한 바와 같이 4개의 4분면 세그먼트와 제4(b)도에 도시한 바와 같이 한 크로스 형태 마크를 조립함으로서 형성된다.
다이싱 작업이 이루어진 후 제3도의 장치를 도시하는 제5도에서, 다이싱 영역(4)을 제거하고, 따라서, 제3도의 3d와 같은 정렬 마크를 완전히 제거한다. 그러므로, 정렬 마크의 나머지 부분과 본딩 와이어사이의 단락에 대한 걱정이 없다.
그러나, 상술한 종래 기술의 반도체 장치에서는, 제1도의 1f와 같은 최외단 칩영역에서, 정렬 마크(3f)의 세그먼트가 부족하므로, 정렬 마크(3f)의 정확한 위치점을 계산하는 것은 불가능하다. 그러므로, 1f와 같은 최외단 칩영역의 칩 정렬은 부족의 정렬 마크(3f)대신에 3b와 같은 다른 정렬 마크를 사용함으로서 수행되어져야 한다. 이것은 정렬시간을 증가시키고 또한 최외단 칩 영역에 대한 정렬의 정확도를 저하시킬 것이다.
제2종래 기술의 반도체 장치(웨이퍼)를 도시하는 제6도에서, 다수의 직사각형 스트립형상의 정렬 마크(3a, 3b,..., 3f)는 제1도의 크로스 형태 정렬 마크(3a, 3b,..., 3f)대신에 제공되어 있다.
각 칩에 대한 칩정렬은 레이저 빔으로 두 정렬 마크를 스캔닝함으로서 이루어진다. 예를 들어, 칩영역(1e)에 대한 칩정렬은 다음과 같이 이루어진다. 먼저, 정렬 마크(3d)의 하부우측 4분면 세그먼트를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3d)의 하부우측 4분면 세그먼트의 위치점(A)을 구한다. 다음으로, 정렬 마크(3e)의 하부좌측 4분면 세그먼트를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3e)의 하부좌측 4분면 세그먼트의 위치점(B)을 구한다. 기준 위치점과 위치점(A, B)의 비교로 부터, 칩영역(1e)의 X방향의 편차와, Y방향의 편차와 칩의 기울기 편차(gradient deviation)를 구하고, 그 결과, 전자 빔등의 반사율의 수정을 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차에 따라서 수행할 수 있다.
제6도의 1f와 같은 최외단 칩영역내에서 정렬 마크(3f)의 약간의 세그먼트가 부족할지라도, 정렬 마크(3f)의 정확한 위치점을 계산할 수 있다.
제6도의 노출유닛을 도시하는 제7도에서, 노출유닛은 1e와 같은 한 칩영역과 정렬 마크(3a)의 4분면(3a-1), 정렬 마크(3b)의 4분면(3b-1), 정렬 마크(3d)의 4분면(3d-1)과 정렬 마크(3e)의 4분면(3e-1)과 같은 정렬 마크의 4개의 4분면 세그먼트를 포함한다.
제6도의 3d와 같은 한 정렬 마크의 확대 다이어그램인 제8도에서, 정렬 마크(3d)는 중심선(LX2)과 중심선(LY1)의 교차부에 위치된다. 정렬 마크(1d) 제9(a)도에 도시한 바와 같이 4개의 4분면 세그먼트와 제9(b)도에 도시한 바와 같이 한 직사각형 스트립 형태 마크를 조립함으로서 형성된다.
다이싱 작업이 이루어진 후 제8도의 장치를 도시하는 제10도에서, 다이싱 영역(4)을 제거하고, 그러나, 제8도의 3d와 같은 정렬 마크를 완전히 제거하지 못한다. 그러므로, 정렬 마크의 나머지 부분과 본딩 와이어 사이의 단락에 대한 우려가 있다.
제1 본 발명의 반도체 장치(웨이퍼)를 도시하는 제11도에서, L-I 형태 정렬 마크(3a, 3b,..., 3f)는 X방향을 따른 스크라이브 영역(2)의 중심선(LX1, LX2,....)과 Y방향을 따른 스크라이브 영역(2)의 중심선(LY1, LY2, ....)사이의 교차부에 제공된다.
제11도의 한 노출유닛을 도시하는 제12도에서, 노출유닛은 1e와 같은 한 칩영역과 정렬 마크의 4개의 4분면 세그먼트를 포함한다. 예를 들어, 정렬 마크(3a)는 L형상의 정렬 세그먼트(3a-1)를 가지고, 정렬 마크(3b)는 두개의 I형상의 정렬 세그먼트(3b-2, 3b-3)를 가지고, 정렬 마크(3d)는 두개의 I형상의 정렬 세그먼트(3d-2, 3d-3)를 가지고, 정렬 마크(3e)는 L형상의 정렬 세그먼트(3e-1)를 가진다.
각 칩에 대한 칩정렬은 레이저 빔을 두 정렬 마크, 특히 두개의 4분면 세그먼트를 스캔닝함으로서 이루어진다. 예를 들어, 칩영역(1e)에 대한 칩정렬은 다음과 같이 이루어진다. 먼저, 정렬 마크(3d)의 I형상의 세그먼트(3d-2, 3d-3)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3d)의 하부우측 4분면 세그먼트의 위치점(A)을 구한다. 다음으로, 정렬 마크(3e)의 L형상의 정렬 세그먼트(3e-1)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3e)의 하부좌측 4분면 세그먼트의 위치점(B)을 구한다. 기준 위치점과 위치점(A, B)의 비교로 부터, 칩영역(1e)의 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차(gradient deviation)를 구할 수 있다. 그 결과, 전자 빔등의 반사율의 수정과, 웨이퍼 테스팅 단계에서의 프로브(probes)의 위치점의 수정과, 레이저 트리밍 단계에서의 레이저 빔의 위치의 수정과, 다이싱 단계에서의 절단 브레이드(cutting blades)의 정렬의 수정을 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차에 따라서 수행할 수 있다.
제11도의 3d와 같은 한 정렬 마크의 확대 다이어그램인 제13(a)도에서, 정렬 마크(3d)는 중심선(LX2)과 중심선(LY1)의 교차부에 위치된다. 정렬 마크(1d) 제14(a)도에 도시한 바와 같이 4개의 4분면 세그먼트와 제14(b)도에 도시한 바와 같이 한 정렬 마크를 조립함으로서 형성된다.
제13(b)도에 도시한 바와 같이, 이 도면은 제13(a)도의 XIII- XIII선을 따라 취한 단면도이고, 정렬 마크는 금속 접속층과 동일한 금속으로 만들어져 있다.
또한, 제13(a)도에 도시한 바와 같이, 대드 스페이스(dead space)는 L형상 정렬 세그먼트(3d-1, 3d-4)와 I형상의 정렬 세그먼트(3d-2, 3d-3, 3d-5, 3d3-6)의 각각의 양측면에 필요하게되므로, 레이저 빔으로 정렬 세그먼트를 정확하게 스캔닝할 수 있다. 다시 말하면, I형상 정렬 세그먼트중 어느 것도 L형상의 정렬 세그먼트와 직면하지 않는다. 예를 들면, I형상 정렬 세그먼트(3d-2)는 L형상 정렬 세그먼트(3d-1)에 대해서 Y방향을 따라서 아래로 이동된다.
다이싱 작업이 이루어진 후 제13도의 장치를 도시하는 제15도에서, 다이싱 영역(4)을 제거하고, 따라서, 제13도의 3d와 같은 정렬 마크를 완전히 제거한다. 이 경우에, 스크라이브 영역(2)이 약 100의 폭이고 다이싱 영역(4)이 80폭을 가진다. 그러므로, 정렬 마크의 나머지 부분과 본딩 와이어사이의 단락에 대한 걱정이 없다.
제11도의 1f와 같은 최외단 칩영역에서, 정렬 마크(3f)의 약간의 세그먼트가 부족할지라도, 정렬 마크(3f)의 정확한 위치점을 계산할 수 있다.
다음으로, I형상 정렬 세그먼트와 L형상 정렬 세그먼트의 크기는 제16, 17(a), 17(b), 17(c), 18(a), 18(b)도를 참조로 설명하겠다.
제16도에서, L1 L2의 크기를 가진 직사각형 정렬 세그먼트가 3과 같은 반경 D를 가진 레이저 빔으로 스캔된다고 가정한다. 이 경우에, 정렬 세그먼트로 부터 최적의 광선 반사율을 얻기 위해서, 길이 L2는 다음식을 만족해야 한다.
예를 들어, L1=10이면, 레이저 빔 스캔닝 작업에 의해 제17(a)도에 도시한 바와 같이 정렬 마크로부터의 광선 반사율을 구하고, 따라서, 정렬 세그먼트의 중심위치 C를 쉽게 계산할 수 있다. 또한, L1=4이면, 레이저 빔 스캔닝 작업에 의해 제17(b)도에 도시한 바와 같이 정렬 마크로 부터의 광선 반사율을 구하며, 따라서, 정렬 세그먼트의 중심위치 C를 계산하는 것은 어렵다. L1=2이면, 레이저 빔 스캔닝 작업에 의해 제17(c)도에 도시한 바와 같이 정렬 마크로 부터의 광선 반사율을 구하며, 따라서, 정렬 세그먼트의 중심위치 C를 계산할 수 없다.
식(1)과 (2)로 부터, L1=10이고, L2=35이면, L형상 정렬 세그먼트의 각각은 제18(a)도에 도시되어 있고, I 형상 정렬 세그먼트의 각각은 제18(a)도에 도시되어 있다. 제18(a)도, 제18(b)도에서, 정렬 세그먼트의 측면에 있는 음영부분은 광선 반사율이 제로인 대드 스페이스로 나타내고, 그러므로 레이저 빔 스캔닝 작업을 쉽게 할 수 있는 것을 가정한다.
제19도에서는 칩의 X방향 편차와, Y방향 편차와 기울기 편차의 계산을 설명하기 위한 다이어그램을 도시하고 있으며, 여기서, 기준 위치점 AR(X1R, Y1R)과 BR(X2R, Y2R)는 다음과 같다.
또한, 위치점A(X1, Y1)과 B(X2, Y2)을 다음과 같이 구한다.
이 경우에, 위치점 A의 X방향 편차(△Xa)와 Y방향 편차(△Ya)는,
또한, 위치점 B의 X방향 편차(△Xb)와 Y방향 편차(△Yb)는,
그러므로, 기준 중심점(OR)에 대한 칩의 중심점(O)의 X방향 편차는,
또한, 기준 중심점(OR)에 대한 칩의 중심점(O)의 Y방향 편차는,
더욱이, 칩의 기울기 편차(θ)는,
제20도에서는 본 발명의 제2실시예를 도시하고 있으며, 다이싱 정렬 마크, 즉, 회절격자(5: diffraction grating)가 X방향을 따른 스크라이브 영역(2)의 중심선(LX1, LX2,....)과 Y방향을 따른 스크라이브 영역(2)의 중심선(LY1, LY2, ....) 사이의 교차부에 제공된다. 결국, I-I 형상 정렬 마크(3a , 3b , ...., 3f )가 제11도의 L 형상 정렬 마크(3a, 3b, ...., 3f)대신에 제공되어 있다.
제20도의 한 노출유닛을 도시하는 제21도에서, 노출유닛은 1e와 같은 한 칩영역과 정렬 마크의 4개의 4분면 세그먼트를 포함한다. 예를 들어, 정렬 마크(3a )는 두개의 I형상의 정렬 세그먼트(3a -0, 3a -1)를 가지고, 정렬 마크(3b )는 두개의 I형상의 정렬 세그먼트(3b -2, 3b -3)를 가지고, 정렬 마크(3d )는 두개의 I형상의 정렬 세그먼트(3d -2, 3d -3)를 가지고, 정렬 마크(3e )는 두개의 I형상의 정렬 세그먼트(3e -0, 3e -1)를 가진다.
각 칩에 대한 칩정렬은 레이저 빔을 두 정렬 마크, 특히 두개의 4분면 세그먼트를 스캔닝함으로서 이루어진다. 예를 들어, 칩영역(1e)에 대한 칩정렬은 다음과 같이 이루어진다. 먼저, 정렬 마크(3d )의 I형상의 정렬 세그먼트(3d -2, 3d -3)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3d )의 하부우측 4분면 세그먼트의 위치점(A )을 구한다. 다음으로, 정렬 마크(3e )의 I형상의 정렬 세그먼트(3e -0, 3e -1)를 X 방향을 따라서 화살표에 의해 표시된 바와 같이 그리고 Y 방향을 따라서 화살표에 의해 표시된 바와 같이 레이저 빔으로 스캔을 해서 정렬 마크(3e )의 하부좌측 4분면 세그먼트의 위치점(B )을 구한다. 기준 위치점과 위치점(A , B )의 비교로 부터, 칩영역(1e )의 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차(gradient deviation)를 구할 수 있다. 그 결과, 전자 빔등의 반사율의 수정과, 웨이퍼 테스팅 단계에서의 프로브(probes)의 위치점의 수정과, 레이저 트리밍 단계에서의(in a laser trimming stop)레이저 빔의 위치의 수정과, 다이싱 단계에서의 절단 브레이드(cutting blades)의 정렬의 수정을 X 방향의 편차와, Y방향의 편차와 칩의 기울기 편차에 따라서 수행할 수 있다.
제20도의 3d 와 같은 한 정렬 마크의 확대 다이어그램인 제22도에서, 정렬 마크(3d )는 중심선(LX2)과 중심선(LY1)의 교차부에 위치된다. 정렬 마크(1d ) 제23(a)도에 도시한 바와 같이 4개의 4분면 세그먼트와 제23(b)도에 도시한 바와 같이 한 정렬 마크를 조립함으로서 형성된다.
또한, 제23(a)도에 도시한 바와 같이, 대드 스페이스(dead space)는 I형상의 정렬 세그먼트(3d -0, 3d -1, 3d -3, 3d -4, 3d -5, 3d -6, 3d -7)의 각각의 양측면에 필요하게 되므로, 레이저 빔으로 정렬 세그먼트를 정확하게 스캔닝할 수 있다. 다시 말하면, I형상 정렬 세그먼트중 어느 것도 I형상의 정렬 세그먼트와 직면하지 않는다. 예를 들면, I형상 정렬 세그먼트(3d -0)는 L형상 정렬 세그먼트(3d -2)에 대해서 Y방향을 따라서 아래로 이동된다.
다이싱 작업이 이루어진 후 제22도의 장치를 도시하는 제24도에서, 다이싱 영역(4)을 제거하고, 따라서, 제22도의 3d 와 같은 정렬 마크를 완전히 제거한다. 그러므로, 정렬 마크의 나머지 부분과 본딩 와이어사이의 단락에 대한 걱정이 없다.
제20도의 1f와 같은 최외단 칩영역에서, 정렬 마크(3f )의 약간의 세그먼트가 부족할지라도, 정렬 마크(3f )의 정확한 위치점을 계산할 수 있다.
여기서 상술한 바와 같이, 본 발명에 따라서, 칩정렬은 최외단 칩에서 효과적으로 이루어질 수 있으며, 또한, 정렬 마크와 본딩 와이어사이의 단락을 피할 수 있다.

Claims (8)

  1. X방향과 Y방향을 따라서 매트릭스내에 배열된 다수의 칩영역(1a - 1i)과, 상기 칩영역을 분할하는 그리드형 스크라이브 영역(2)과, 상기 스크라이브 영역(2)내에 형성된 다이싱 영역(4)과, X방향을 따른 스크라이브 영역의 제1중심선(LX1, LX2,....)과 Y방향을 따른 스크라이브 영역의 제2중심선(LY1, LY2, ....)에 의해 형성된 제1/4분면중 하나에 각각이 배치되는 다수의 L형상 정렬 세그먼트(3d-1)와, 상기 제1중심선과 제2중심선에 의해 형성되고, 상기 제1/4분면에 인접한 제2/4분면중 하나내에 각각이 위치된 다수쌍의 I형상 정렬 세그먼트(3d-2, 3d-3)를 포함하며, 상기 L형상 정렬 세그먼트와 상기 I형상 정렬 세그먼트가 상기 다이싱 영역내에 위치되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 대드 스페이스가 상기 L형상 정렬 세그먼트와 상기 I형상 정렬 세그먼트의 각각의 양측면상에 제공되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 I 형상 정렬 세그먼트가 상기 제1중심선과 상기 제2중심선사이의 교차부에 대해서 상기 L형상 정렬 세그먼트보다 이격된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 광선 빔으로 L형상 정렬 세그먼트를 스캔닝함으로서 검출되는 각 중심 위치점과, 광선 빔으로 I형상 정렬 세그먼트의 쌍을 스캔닝함으로서 검출된 각 중심 위치점은 모두 상기 다이싱 영역내에 위치되는 것을 특징으로 하는 반도체 장치.
  5. X방향과 Y방향을 따라서 매트릭스내에 배열된 다수의 칩영역(1a - 1i)과, 상기 칩영역을 분할하는 그리드형 스크라이브 영역(2)과, 상기 스크라이브 영역(2)내에 형성된 다이싱 영역(4)과, X방향을 따른 스크라이브 영역의 제1중심선(LX1, LX2,....)과 Y방향을 따른 스크라이브 영역의 제2중심선(LY1, LY2, ....)에 의해 형성된 4분면중 하나에 각각이 배치되는 다수의 회절격자 정렬 세그먼트(5)와, 상기 4분면중 하나내에 각각이 위치된 다수쌍의 I형상 정렬 세그먼트(3d-0, 3d-1, 3d-2, 3d-3)를 포함하며, 상기 회절격자 정렬 세그먼트와 상기 I형상 정렬 세그먼트가 상기 다이싱 영역내에 위치되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 대드 스페이스가 상기 I형상 정렬 세그먼트의 각각의 양측면상에 제공되는 것을 특징으로 하는 반도체 장치.
  7. 제5항에 있어서, 상기 I 형상 정렬 세그먼트가 상기 제1중심선과 상기 제2중심선사이의 교차부에 대해서 상기 회절격자 정렬 세그먼트보다 이격된 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 광선 빔으로 I형상 정렬 세그먼트의 쌍을 스캔닝함으로서 검출된 각 중심 위치점은 상기 다이싱 영역내에 위치되는 것을 특징으로 하는 반도체 장치.
KR1019960009886A 1995-03-28 1996-03-28 정렬 마크를 가진 반도체 장치 KR100217445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-69206 1995-03-28
JP7069206A JP2666761B2 (ja) 1995-03-28 1995-03-28 半導体ウェハ

Publications (2)

Publication Number Publication Date
KR960035851A KR960035851A (ko) 1996-10-28
KR100217445B1 true KR100217445B1 (ko) 1999-10-01

Family

ID=13396026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009886A KR100217445B1 (ko) 1995-03-28 1996-03-28 정렬 마크를 가진 반도체 장치

Country Status (3)

Country Link
JP (1) JP2666761B2 (ko)
KR (1) KR100217445B1 (ko)
TW (1) TW358995B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171134B2 (ja) * 1997-03-17 2001-05-28 株式会社デンソー 抵抗トリミング用アライメントマークを有する半導体装置
JP4753170B2 (ja) 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP4239890B2 (ja) 2004-04-26 2009-03-18 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
KR100586550B1 (ko) * 2004-12-02 2006-06-08 주식회사 하이닉스반도체 반도체 장치의 정렬 마크 구조
CN101233554B (zh) * 2005-09-15 2010-08-18 夏普株式会社 显示板
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
SG153747A1 (en) 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
CN113421874A (zh) * 2021-06-24 2021-09-21 武汉新芯集成电路制造有限公司 晶圆组件

Also Published As

Publication number Publication date
JPH08264423A (ja) 1996-10-11
TW358995B (en) 1999-05-21
JP2666761B2 (ja) 1997-10-22
KR960035851A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US5777392A (en) Semiconductor device having improved alignment marks
KR19990062773A (ko) 독특하게 위치된 얼라인먼트 마크를 사용하는 전자 빔 리소그래피 방법과 그 얼라인먼트 마크를 구비하는 웨이퍼
US6730444B2 (en) Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same
JP3073776B2 (ja) ２個の物体を互いに心合せするための心合せマーク
US7964819B2 (en) Methods and systems for positioning a laser beam spot relative to a semiconductor integrated circuit using a processing target as a metrology target
US5250983A (en) Photo reticle for fabricating a semiconductor device
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
KR20020038535A (ko) 위상 시프터와 비위상 시프터 사이의 투과율차 이상 및위상차 이상으로부터 레벤슨 위상 시프트 마스크를보정하는 방법
US6566655B1 (en) Multi-beam SEM for sidewall imaging
DE112004000395T5 (de) Halbleiterwafer mit nichtrechteckig geformten Chips
KR100217445B1 (ko) 정렬 마크를 가진 반도체 장치
KR0145646B1 (ko) 측정 마크 패턴을 사용하는 반도체 장치의 제조방법
GB2109538A (en) Electron beam alignment
EP3190464B1 (en) Method for inspecting a pattern of features on a semiconductor die
KR20060041615A (ko) 마스크, 노광 방법 및 반도체 장치의 제조 방법
KR100663367B1 (ko) 반도체소자의 시디 측정방법 및 관련된 측정기
JP2806242B2 (ja) 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法
KR980011955A (ko) 위치 검출 대상물에 조사된 레이저빔의 반사 산란광에 의한 위치 검출 방법
US20050244729A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
JP2892068B2 (ja) 荷電ビーム描画方法
JP2000260695A (ja) パターン転写方法
JPH11135417A (ja) パターン転写方法及びパターン転写用マスク
JPH038318A (ja) レジストパターンの形成方法
JP2004128197A (ja) パターン接続精度検査方法
JP6094630B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee