KR100310497B1 - 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼 - Google Patents

독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼 Download PDF

Info

Publication number
KR100310497B1
KR100310497B1 KR1019980052903A KR19980052903A KR100310497B1 KR 100310497 B1 KR100310497 B1 KR 100310497B1 KR 1019980052903 A KR1019980052903 A KR 1019980052903A KR 19980052903 A KR19980052903 A KR 19980052903A KR 100310497 B1 KR100310497 B1 KR 100310497B1
Authority
KR
South Korea
Prior art keywords
wafer
alignment
alignment marks
chip
alignment mark
Prior art date
Application number
KR1019980052903A
Other languages
English (en)
Other versions
KR19990062773A (ko
Inventor
요시까쓰 고지마
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990062773A publication Critical patent/KR19990062773A/ko
Application granted granted Critical
Publication of KR100310497B1 publication Critical patent/KR100310497B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

다수의 얼라인먼트 마크는 칩 영역의 크기나 배치 등과 상관없이 웨이퍼의 주변부와 같은 다수의 칩 영역의 외부에 형성된다. 미리 제조된 이러한 반도체 웨이퍼는 회로 설계 데이터에 따라서 전자 빔 노광된다. 전자 빔 노광은 통상적으로 얼라인먼트 마크를 사용하는 글로벌 얼라인먼트로 실행된다.

Description

독특하게 위치된 얼라인먼트 마크를 사용하는 전자 빔 리소그래피 방법과 그 얼라인먼트 마크를 구비하는 웨이퍼 {A METHOD OF IMPLEMENTING ELECTRON BEAM LITHOGRAPHY USING UNIQUELY POSITIONED ALINGNMENT MARKS AND A WAFER WITH SUCH ALIGNMENT MARKS}
일반적으로 본 발명은 반도체 웨이퍼 상에 원하는 패턴을 형성하는 전자 빔 노광 방법의 향상에 관한 것이고, 특히 독특하게 위치된 얼라인먼트 마크를 사용하는 전자 빔 리소그래피를 실행하는 방법에 관한 것이다. 또한, 본 발명은 미리 상기 얼라인먼트 마크가 구비된 반도체 웨이퍼에 관한 것이다.
IC(integrated circuit)의 최소 배선 폭의 크기가 계속해서 감소함에 따라, 전자 빔 리소그래피는 이미지의 고 해상도에 적절한 것으로 판명되었다. 전자 빔 리소그래피 (즉, 전자 빔 노광)는 각각 형성되어야 할 회로 패턴을 나타내는 레티클이나 마스크의 필요가 없다는 이점이 있다. 공지된 것과 같이, 전자 빔 노광방법은 CAD (computer aided design)시스템으로부터 출력되는 회로 설계 데이터에 따라서 패턴을 직접 형성할 수 있다.
불행히도, 양질의 전자 빔 시스템은 고가품이다. 그리고, 노광 방법의 시간 소비적인 단계적인 특성에 기인하여, 수율은 광 리소그래피의 마스크 기술에 비해 낮다. 그러므로 전자 빔 리소그래피는 통상적으로 ASIC (applicationspecific integrated circuit)이나 주문 제작 IC 등 다품종 소량생산으로서 짧은 납기가 요구되는 반도체 장치를 생산하는데 사용된다.
IC 제조 단계는 박막의 추가, 변경, 및 제거의 복수의 공정으로 구성된다. 각 공정 단계는 굉장히 엄격한 얼라인먼트 또는 레지스트레이션을 필요로 한다. 이 때문에, 얼라인먼트 마크는 반도체 웨이퍼 상에 형성되며 각 공정에서 얼라인먼트의 기준으로 사용된다.
종래의 광 리소그래피 (포토리소그래피)에 의하면, 다음 공정에 사용될 얼라인먼트 마크는 셀 분리층이 형성되는 제 1 차 노광 공정동안에 각 칩 영역 내에 형성된다. 즉, 셀 분리층은 스테퍼 자체의 얼라인먼트 정밀도의 범위 내에서 형성될 수 있다. 그러므로 포토리소그래피의 경우에는, 얼라인먼트 마크 형성만을 위한 공정을 제공할 필요는 없다.
한편, 전자 빔 리소그래피의 경우에는, 얼라인먼트는 얼라인먼트 마크로부터 반사되는 전자빔을 검출함으로써 실행된다. 얼라인먼트 마크는, 하기에 상술된 것과 같이, 마스크를 검출하기 위하여 충분한 높이를 가지도록 형성된다. 그러므로 전자 빔 리소그래피의 경우에는, 셀 분리층을 형성하는 제 1 차 실제 IC 제조 공정 전에 얼라인먼트 마크 형성만을 위한 공정을 제공할 필요가 있다.
전자 빔 얼라인먼트 마크와 관련한 하나의 종래 기술은 도 1을 참조로 설명된다.
도 1 에 도시된 것과 같이, 실리콘의 반도체 웨이퍼 (10)는 다수의 얼라인먼트 마크 (12)를 구비한다. 이 마크는, 정사각형 또는 직사각형이며 파선으로 나타낸 대응하는 칩 영역 (14)내에 각각 형성된다. 이 특별한 경우에는 각 얼라인먼트 마크는 십자형이다. 본 실시예를 통해서, "칩 영역"은 전자 회로가 형성되는 영역을 의미한다. 웨이퍼 상에 모든 공정이 완료된 후에, 웨이퍼는 다수의 칩으로 절단되고 패키징된다. 인접하는 칩 영역 (14)간의 지역 또는 영역은 다이싱 영역 또는 마진이다.
칩 영역 (14)은 각각 동일한 위치에 십자형의 얼라인먼트 마크 (12)를 구비하며, 각각은 제조될 칩 크기와 칩 영역 (14)의 배치를 고려하여 결정된다. 이러한 얼라인먼트 마크를 형성하기 위하여, 칩 크기를 고려하여 레티클이 준비된다. 그리고, 마크 (12)는 스테퍼의 스텝 리피트(step repeat)의 광 노광을 사용하는 포토리소그래피 공정을 거쳐 형성된다. 상술된 것과 같이, 인접하는 칩 영역 (14)간에 형성된 선형의 스트립 형태의 공간은 웨이퍼를 칩으로 절단하기 위한 다이싱 영역 또는 스크라이브 선이다.
전자 빔 노광을 실행하는 경우에는 얼라인먼트 방법으로 두 가지의 기술이 있다. 하나는 각 칩 영역마다 수행되는 다이·바이·다이 (die-by-die) 얼라인먼트이고 다른 하나는 웨이퍼의 전면을 얼라인먼트하는 글로벌 얼라인먼트가 있다. 일본국 특개평 8-181066호에 공개된 EGA (enhanced global alignment)방법도 글로벌 얼라인먼트의 하나의 유형으로 분류된다. 글로벌 얼라인먼트를 이용하여 전자 빔 노광을 실행하기 위해서는 다수의 얼라인먼트 마크 (12)를 검출하는 것이 필요하다.
단일 웨이퍼상의 칩 크기와 칩 영역의 개수는 다른 ASIC과 주문 제작 IC에따라 각기 다르다. 그러므로 상술된 종래의 기술은 회로 설계가 완전히 끝날 때까지는 칩 크기가 결정될 수 없다는 문제를 가지며, 이는 긴 턴어라운드 시간의 원인이 된다. 특히, 다른 레티클이 다른 칩 크기로 구비되어야만 하는 경우에는, 종래 기술은 턴어라운드 시간이 굉장히 길어지는 문제가 있다.
그러므로 본 발명의 목적은 독특하게 위치된 얼라인먼트 마크를 사용하여 전자 빔 리소그래피를 실행하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 칩 크기와 칩 영역 배치에 영향받지 않는 영역에 형성된 얼라인먼트 마크를 구비하는 웨이퍼를 제공하는 것이다.
간단하게는, 이 목적은 다수의 얼라인먼트 마크가 웨이퍼 상의 칩 영역의 크기와 배치와 관계없는 예를 들어 웨이퍼의 주변부와 같은 다수의 칩 영역의 외부에 형성되는 개량에 의하여 달성된다. 미리 제조된 이런 웨이퍼는 회로 설계 데이터에 따라 전자빔에 노광 된다. 전자 빔 노광은 통상적으로 얼라인먼트 마크를 사용하는 글로벌 얼라인먼트를 통하여 실행된다.
본 발명의 일 태양은 다음 단계를 포함하는 전자 빔 리소그래피를 사용하여 반도체 웨이퍼 상에 전자 회로를 형성하는 방법에 있다 : (a) 웨이퍼 상에 전자 회로가 형성되어야 할 다수의 칩 영역을 제외한 지역에 다수의 얼라인먼트 마크를 형성하는 단계; 및 (b) 얼라인먼트 마크를 사용하여 칩 영역 내에 전자 회로를 형성하는 일련의 공정을 수행하는 단계.
본 발명의 다른 태양은 전자 빔 리소그래피를 이용하여 다수의 예정된 칩 영역에전자 회로를 형성하고, 다수의 예정된 칩 영역을 제외한 지역에 다수의 얼라인먼트 마크를 구비하는 것을 특징으로 하는 반도체 웨이퍼에 있다.
본 발명의 특징과 이점은 동일한 부재는 동일한 참조 부호에 의하여 지정되는 첨부 도면을 참조하여 하기의 설명에서 자세히 설명된다.
도 1 은 도입부에서 참조된 웨이퍼 상의 얼라인먼트 마크의 종래의 배치를 도시하는 도면.
도 2 는 본 발명의 제 1 실시예를 도시하는 도면.
도 3a 내지 도3d 는 얼라인먼트 마크의 형태를 도시하는 도면.
도 4 는 얼라인먼트 마크의 검출 방법을 도시하는 개략도.
도 5a 및 5b 는 얼라인먼트 마크 표시 신호를 생성하는 방법을 도시하는 도면.
도 6 은 본 발명의 제 2 실시예를 도시하는 도면.
도 7 은 본 발명의 제 3 실시예를 도시하는 도면.
※도면의 주요 부분에 대한 부호의 설명※
10 : 반도체 웨이퍼 12 : 얼라인먼트 마크
14 : 칩 영역 42 : 전자빔
44 : 전자총 46 : 편향기
48 : 반사 전자 검출기 50 : 증폭기
52 : 에지 검출기
도면을 참조하여 본 발명을 자세히 설명하기 전에, 본 발명의 기초 원리를 간단하게 설명하는 것이 바람직하다고 생각된다.
본 발명에 따르면, 전자 빔 노광 동안의 얼라인먼트 또는 레지스트레이션은 글로벌 얼라인먼트를 사용하여 수행된다고 가정된다. 얼라인먼트 마크는 어떤 칩 영역에도 포함되지 않는 웨이퍼의 주변부와 같은 영역에 형성된다. 얼라인먼트 마크가 형성되는 위치는 칩이 형성되지는 않지만 바람직하게는 성막 또는 에칭과 같은 일련의 제조 단계가 수행되는 영역이다. 이런 위치는 5 mm (예를 들어)보다 조금 더 웨이퍼의 에지로부터 떨어져 있는 웨이퍼의 주변 지역 및/또는 칩 크기와 상관없이 다이싱 지역이 되는 지역이다.
만약 웨이퍼가 오리엔테이션 플랫이 구비되어 있지 않으면 반도체 웨이퍼는 원형이 될 수 있으며, 원형 가능 웨이퍼의 원형 가능 중심점의 주변에 중심점을 구비한다. 다이싱 톱을 이용하여 다수의 칩이 반도체 웨이퍼로부터 절단되므로, 각 다이싱 영역 (즉, 스크라이브 선)은 반도체 웨이퍼를 교차하는 스트립형의 영역을 나타낸다. 그러므로 칩 영역은 웨이퍼 상에 2 x 2 칩 영역으로 구성된 하나의 그룹이 2 차원 방향에서 대칭적으로 반복되는 구조로 제공된다. 반도체의 중심점은 다수의 칩 영역이 격자 내에서 대칭적으로 배치될 경우, 배치의 대칭점이다. 웨이퍼의 중심점은 칩 크기와 관계없이 다이싱 영역 내에 포함되므로 얼라인먼트 마크는 웨이퍼의 중심점에 제공될 수 있다.
웨이퍼의 중심점은 통상적으로 오리엔테이션 플랫에 대해 수평 또는 수직인 2 개의 다이싱 영역의 교차 지역 내에 포함되며, 얼라인먼트 마크는 교차된 다이싱 영역 내에 제공될 수도 있다.
반도체 웨이퍼 재료로 만들어진 얼라인먼트 마크는 웨이퍼에 형성된 단차이다. 이의 대체로, 얼라인먼트 마크는 웨이퍼 상에 형성되고 전자빔으로 주사되었을 때 다수의 전자를 반사할 수 있는 중금속으로 만들어진다.
제공되어야할 얼라인먼트 마크의 개수는 하기에 설명된다. 직선 상에 제공되지 않은 3 개의 얼라인먼트 마크는 수학적으로 하나의 평면을 정의하며, 이는 최소의 글로벌 얼라인먼트를 실행하는데 사용된다. 그렇지만, 고 얼라인먼트 정밀도를 달성하기 위하여서는 4 개 이상의 얼라인먼트 마크를 제공하는 것이 중요하다. 이 경우에, 다수의 얼라인먼트 마크에 의하여 정의된 다각형의 면적이 커져, 얼라인먼트 정밀도가 증가하므로 웨이퍼 주변부에 6 개 이상의 얼라인먼트 마크를 제공하는 것이 바람직하다. 더욱이, 국부적인 왜곡을 보정하기 위하여, 반도체 웨이퍼의 중앙부에 얼라인먼트 마크를 제공하는 것이 바람직하다.
전자 빔 노광동안 수행되는 얼라인먼트는 마크에서 반사되는 전자의 수를 검출함으로써 달성된다. 하나의 얼라인먼트 마크가 사용되면, 얼라인먼트 마크의 형태는 악화되는 경향이 있으므로 한번 사용되었던 얼라인먼트 마크가 다시 사용되면, 다음 공정에서 고 얼라인먼트 정밀도를 기대하기는 어렵다. 더욱이, 레지스트 재료는 얼라인먼트 마크에 우발적으로 부착될 수도 있으며 이는 얼라인먼트 정밀도의 악화를 유래한다. 결과적으로, 각 얼라인먼트 마크는 얼라인먼트 용도로 한번만 사용되어야 한다 (즉, 1 회용). 그러므로, 다수의 얼라인먼트 마크 그룹이 준비되며, 각 그룹은 하나의 얼라인먼트 마크를 필요로 하는 공정의 수와 같은 얼라인먼트 마크를 가진다. 이 경우에, 반도체 주변부에 적어도 3 개의 그룹 (바람직하게는 4 개 이상의 그룹)을 제공하는 것이 유리하다. 웨이퍼 상에 게이트 전극 또는 배선이 형성되면, 이들은 얼라인먼트에 사용될 수 있다. 그러므로 게이트 전극 패터닝 공정까지만 상술된 얼라인먼트 마크가 각 공정에 사용 가능하면 충분하다. 다수의 얼라인먼트 마크가 그룹으로 형성되고 제공될 경우에, 각 그룹의 얼라인먼트 마크의 개수는 게이트 전극의 패터닝까지의 공정의 수와 일치하도록 결정된다.
도 2 내지 도 4 를 참조하여 본 발명의 제 1 실시예가 설명되어 있다.
반도체 웨이퍼 (20)는 실리콘으로 만들어지며 바람직하게는 4의 짝수 배수 (예로서)의 개수의 실질적인 사각형의 칩 영역 (22)을 구비한다. 도 2 에 도시된 것과 같이, 총 52 개이며 서로 크기와 형태가 동일한 다수의 칩 영역 (22)이 격자로 배열되어 있다. 이는 위에서 아래로, 한 열에 4 개의 칩 영역, 한 열에 6 개의 칩 영역, 다음 4 개의 열에 8 개의 칩 영역, 한 열에 6 개의 칩 영역, 한 열에 4 개의 칩 영역을 가지도록 칩 영역(22)은 배열된다. 그러므로, 4 개의 중앙 칩 영역에 둘러싸인 중심점은 웨이퍼 (20)의 중심점 (O)과 일치한다. 웨이퍼의 중심점 (O)은 다이싱 영역에 위치한다는 것을 유의하라. 만약 모든 칩 영역 (22)이 대칭적으로 제공되면, 대칭적으로 배치된 칩 영역 (22)의 중심점은 칩의 크기와관계없이 웨이퍼 중심점 (O)과 일치한다.
십자형의 얼라인먼트 마크 (24)가 웨이퍼의 중심점 (O)에 제공된다. 더욱이, 나머지 11 개의 십자형 얼라인먼트 마크 (24)는 각 마크가 웨이퍼의 에지로부터 소정의 거리 (예를 들어 5 mm)에 위치하는 식으로 반도체 웨이퍼 (20)의 주변부에 실질적으로 동일한 간격으로 위치되어 있다.
상술된 것과 같이, 웨이퍼 (20)의 중심점 (O)이 독특하게 정의되므로, 중심점 (O)은 칩 배치의 중심점과 일치하며 다이싱 영역에 위치한다. 동일한 형태의 칩 영역 (22)이 격자로 배열되는 한, 상술된 일치의 관계는 칩 영역의 크기가 균일하게 변하며 더욱이 칩 영역 (22)의 개수가 변한다는 사실과 관계없이 영향을 받지 않는다. 그러므로, 웨이퍼의 중심점 (O)에서의 얼라인먼트 마크 (24)는 칩 크기와 칩 영역 (22)의 개수와 상관없이 항상 칩 영역 (22)의 외부에 위치한다.
반도체 웨이퍼 (20)의 주변부는 제조 공정 동안 웨이퍼 (20)의 유지와 운송에 사용되는 지역이며 통상적으로 성막과 같은 제조 공정이 실행되지 않는다. 이런 주변부는 (예를 들어) 웨이퍼 에지로부터 약 5 mm의 폭을 가진다. 본 실시예에 따르면, 반도체 웨이퍼 (20)의 주변부에 제공된 각 얼라인먼트 마크 (24)는 웨이퍼 유지와 운송을 위하여 제공된 주변부보다 약간 안쪽의 영역에 위치함으로써 균일하게 성막과 에칭된다. 마크(24)가 형성된 주변부의 각 위치는 칩 크기와 관계없이 칩 영역 (22)의 외부이다.
각 얼라인먼트 마크 (24)는 포토리소그래피 또는 전자 빔 리소그래피를 사용하여 형성될 수 있다. 포토리소그래피가 사용될 경우, 얼라인먼트 마크 (24)는얼라인먼트 마크 (24)만을 나타내는 패턴을 구비한 레티클을 준비한 후에 스테퍼의 소위 샷 맵 (shot map) 기능을 사용하여 형성된다. 상술된 레티클은 생산되어야 할 ASIC과 주문 제작 IC 의 종류와는 관계가 없다. 더욱이, 통상적으로 얼라인먼트 마크 (24)형성에 사용될 수 있는 하나의 레티클만 준비하는 것으로 충분하다.
얼라인먼트 마크 (24)의 형태가 설명될 것이다. 얼라인먼트 마크 (24)는 실리콘과 같은 반도체 재료로 만들어지고 (예를 들어) 0.3 ㎛ 이상의 단차 높이를 구비하도록 형성된다. 이의 대안으로, 얼라인먼트 마크 (24)는 (예를 들어) 단차 높이가 0.3 ㎛ 이하가 될 수 있는 경우에는 적당한 중금속을 사용하여 형성될 수 있다. 얼라인먼트 마크 (24)는 하나 이상의 에지 측부가 반도체 웨이퍼 (20)의 각 X 축과 Y축에 평행한 형태로 형성되는 것이 바람직하다. 그 측부의 길이는 (예를 들어) 대략 30 내지 50 ㎛ 사이이다.
도 3a 내지 도 3d는 얼라인먼트 마크 (24)의 형태의 예를 도시한다. 도면에서, 사선부는 주위보다 돌출 또는 오목부를 도시한다.
웨이퍼 (20)상에 실리콘으로 만들어진 계단 또는 단차가 형성되는 경우에는, 실선으로 나타낸 사각형 (30)과 사선으로 나낸 부분사이에 정의된 영역은 포지티브형 레지스트 사용하여 오목부가 되거나 또는 에칭된다. 이 경우에, 도시된 사선부는 얼라인먼트 마크 (24) 형성 단계에서 웨이퍼 (20)의 다른 영역과 동일한 레벨을 가진다.
도 2 에 도시한 바와 같이, 반도체 웨이퍼 (20)상에 다수의 얼라인먼트 마크(24)가 형성된다. 상술한 바와 같이, 각 얼라인먼트 마크 (24)는, 칩 크기와 웨이퍼로부터 절단되는 칩의 개수에 상관없이 칩 영역 (22)을 제외한 영역에 형성된다. 그러므로, 얼라인먼트 마크 (13)를 형성하는 단계에는 칩 크기와 칩 영역 (22)의 배치를 결정할 필요가 없다. 그 후, CAD 시스템을 이용하여 칩 영역 (22)내의 회로 패턴, 칩 크기, 및 웨이퍼 (20)상의 칩 영역 (22)의 배치는 결정된다. 웨이퍼 (20)상에 설계된 칩 영역 (22)이 완성되면, 전자 빔 패터닝은 웨이퍼 (20)상에서 실행되고, 그때에 노광 얼라인먼트가 실행된다. 본 실시예에서는, 각 얼라인먼트 마크 (24)가 글로벌 얼라인먼트에 의하여 쉬프트, 이득, 및 회전을 보정하는데 사용된다고 가정된다.
도 4 는 전자 빔 노광동안 얼라인먼트 마크 (24)의 검출 원리를 도시하는 도면이다. 전자총 (44)으로부터 방출된 전자빔 (42)은, 편향기 (46)에 의해서 편향 및 주사되어 웨이퍼 (20)에 도달한다. 전자빔 (42)이 반도체 웨이퍼 (20)의 표면을 때려 발생되는 반사 또는 후방 산란된 전자는 복수의 다중 채널 플레이트로 구성된 반사 전자 검출기 (48)에 의하여 검출된다. 검출된 반사 전자는 증폭기 (50)에서 증폭되어 에지 검출기 (52)에 입력된다. 전자빔 (42)으로 웨이퍼(20)를 주사하는 동안, 반사 전자 신호의 에지 부분은 에지 검출기 (52)에 의해서 검출됨으로써, 웨이퍼 (20)상의 얼라인먼트 마크 (24)는 확인될 수 있다. 도 5a는 얼라인먼트 마크 (24)가 실리콘의 단차일 경우에 전자빔의 주사와 이의 결과로 유발되는 전기 신호간의 관계를 도시한다. 한편, 도 5b 는 중금속 마크를 얼라인먼트 마크 (24)로서 사용하였을 때의 전자 빔 주사와 전기 신호간의 관계를 도시하고 있다.
이상 설명한 바와 같이 본 실시예에서는, 칩 크기와 상관없이 칩 영역(22) 의 외부 지역에 얼라인먼트 마크(24)가 형성된다. 그러므로, 각각의 칩 영역내의 회로 패턴과 웨이퍼 상에서의 칩의 전체적인 배치를 결정하기 전에 얼라인먼트 마크의 형성 공정의 실행이 가능하다. 즉, 상기 얼라인먼트 마크 (24)를 가지는 단일 종류의 반도체 웨이퍼를 사용하는 것이 가능하므로 굉장히 유리하다.
상기 예에서, 각 얼라인먼트 마크 (24)의 위치는 한 예이고 여기에 한정되지 않는다는 것은 언급할 필요도 없다.
본 발명의 제 2 실시예가 도시되어 있는 도 6 을 참조하라. 도시된 것과 같이 얼라인먼트 마크는 웨이퍼(20)의 중심점(O)에 형성되지 않는다. 다수의 얼라인먼트 마크 (24)는 그룹을 지어 웨이퍼 (20)의 가장자리부에만 형성되어 있다. 4 개의 얼라인먼트 마크 (24)로 구성된 그룹 8 개(62(a) 내지 62(h))가 거의 등간격으로 웨이퍼 (20)의 주변부에만 제공된다. 다중 얼라인먼트 마크 (24)가 그룹지어진 이유는 한번 사용된 마크가 두 번 사용되지 않기 때문이다. 그러므로 각 그룹내의 얼라인먼트 마크 (24)의 개수는 얼라인먼트에 마크가 꼭 필요한 IC 제조 공정의 개수에 대응한다. 좀 더 자세하게는, 게이트 전극이나 금속 배선이 형성되면 그들은 얼라인먼트에 사용될 수 있으므로, 각 그룹은 게이트 전극 등의 형성까지의 공정수와 동일한 수만큼의 얼라인먼트 마크를 포함하는 것으로 충분하다.
제 2 실시예에 있어, 웨이퍼의 중심점 (O)에는 얼라인먼트 마크가 없으므로, 홀수개의 칩 영역을 반도체 웨이퍼 상에 형성하는 것도 가능하다.
본 발명의 제 3 실시예는 도 7 을 참조하여 설명된다. 본 실시예의 웨이퍼 (20)는 제 1 실시예와 비교하여, 8 개의 얼라인먼트 마크 (24)가 추가적으로 제공된다. 칩 영역 (22)은 중심점 (O)을 통과하는 직각 (수직과 수평)선에 대하여 대칭적이므로, 추가적인 얼라인먼트 마크 (24)는 웨이퍼의 중심점 (O)에서 교차하는 2 개의 스트립형의 다이싱 영역에 형성된다. 얼라인먼트 마크 (24)를 제공함으로써, 웨이퍼 (20)내의 국부적인 왜곡의 영향을 받지 않고 정확히 얼라인먼트를 할 수 있게 된다.
상술된 명세는 본 발명의 3 가지 실시예만을 나타내며, 본 발명이 기초 개념은 여기에 국한되지 않는다.
이상 설명한 바와 같이 본 발명은, 반도체 웨이퍼 상에 칩 영역의 크기 및 배치와 관련 없으며 칩 영역의 외부가 되는 영역에 전자 빔 노광용의 얼라인먼트 마크를 형성한다. 이와 같이 얼라인먼트 마크를 배치함에 의해, 반도체 웨이퍼 상에 형성해야 할 ASIC 이나 주문 제작 IC의 품종 등에 상관없이, 미리 얼라인먼트 마크를 형성한 단일 종류의 반도체 웨이퍼를 사용하는 것이 가능해져, ASIC나 주문 제작 IC 제조를 위한 턴어라운드시간을 단축하는 것이 가능하며, 또한 비용도 절감할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 웨이퍼 상에 전자 빔 리소그래피를 사용하여 전자 회로를 형성하는 방법에 있어서,
    상기 웨이퍼 상에 상기 전자 회로가 형성되어야 할 다수의 칩 영역을 제외한 지역에 다수의 얼라인먼트 마크를 형성하는 단계; 및
    상기 얼라인먼트 마크를 사용하여 상기 칩 영역 내에 상기 전자 회로의 형성을 위한 일련의 공정을 실행하는 단계를 포함하고,
    상기 다수의 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 다수의 칩 영역이 상기 웨이퍼 상에 대칭적으로 배치되고, 그 대칭적으로 배치된 칩 영역의 중심점이 상기 웨이퍼의 중심점과 일치하며, 상기 웨이퍼의 상기 중심점에 상기 얼라인먼트 마크중의 하나가 형성되는 것을 특징으로 하는 전자 회로를 형성하는 방법.
  2. 반도체 웨이퍼 상에 전자 빔 리소그래피를 사용하여 전자 회로를 형성하는 방법에 있어서,
    상기 웨이퍼 상에 상기 전자 회로가 형성되어야 할 다수의 칩 영역을 제외한 지역에 다수의 얼라인먼트 마크를 형성하는 단계; 및
    상기 얼라인먼트 마크를 사용하여 상기 칩 영역 내에 상기 전자 회로의 형성을 위한 일련의 공정을 실행하는 단계를 포함하고,
    상기 다수의 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 얼라인먼트 마크는, 상기 얼라인먼트 마크를 사용하는 공정의 수와 동일한 수의 다수의 얼라인먼트 마크를 구비하는 그룹을 다수 포함하는 것을 특징으로 하는 전자 회로를 형성하는 방법.
  3. 반도체 웨이퍼 상에 전자 빔 리소그래피를 사용하여 전자 회로를 형성하는 방법에 있어서,
    상기 웨이퍼 상에 상기 전자 회로가 형성되어야 할 다수의 칩 영역을 제외한 지역에 다수의 얼라인먼트 마크를 형성하는 단계; 및
    상기 얼라인먼트 마크를 사용하여 상기 칩 영역 내에 상기 전자 회로의 형성을 위한 일련의 공정을 실행하는 단계를 포함하고,
    상기 다수의 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 다수의 칩 영역은 상기 웨이퍼 상에 대칭적으로 배치되고, 그 대칭적으로 배치된 칩 영역의 중심점이 상기 웨이퍼의 중심점과 일치하며, 각기 상기 웨이퍼의 오리엔테이션 플랫에 대하여 평행 및 수직하며 상기 웨이퍼의 상기 중심점을 통과하는 2 개의 스트립형 영역에 상기 얼라인먼트 마크가 설치되는 것을 특징으로 하는 전자 회로를 형성하는 방법.
  4. 전자 빔 리소그래피를 사용하여 다수의 계획된 칩 영역의 각각에 전자 회로가 형성될 반도체 웨이퍼에 있어서,
    상기 웨이퍼는 상기 다수의 계획된 칩 영역을 제외한 지역에 형성되는 다수의 얼라인먼트 마크를 구비하고,
    상기 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 다수의 계획된 칩 영역은 상기 웨이퍼 상에 대칭적으로 설계되고, 그 대칭적으로 설계된 칩 영역의 중심점이 상기 웨이퍼의 중심점과 일치하며, 상기 얼라인먼트 마크중의 하나가 상기 웨이퍼의 상기 중심점에 형성되는 것을 특징으로 하는 반도체 웨이퍼.
  5. 전자 빔 리소그래피를 사용하여 다수의 계획된 칩 영역의 각각에 전자 회로가 형성될 반도체 웨이퍼에 있어서,
    상기 웨이퍼는 상기 다수의 계획된 칩 영역을 제외한 지역에 형성되는 다수의 얼라인먼트 마크를 구비하고,
    상기 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 얼라인먼트 마크는, 상기 얼라인먼트 마크를 사용하는 웨이퍼 처리 공정의 수와 동일한 수의 다수의 얼라인먼트 마크를 구비하는 그룹을 다수 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  6. 전자 빔 리소그래피를 사용하여 다수의 계획된 칩 영역의 각각에 전자 회로가 형성될 반도체 웨이퍼에 있어서,
    상기 웨이퍼는 상기 다수의 계획된 칩 영역을 제외한 지역에 형성되는 다수의 얼라인먼트 마크를 구비하고,
    상기 얼라인먼트 마크가 상기 반도체 웨이퍼의 주변부에 형성되고,
    상기 다수의 칩 영역은 상기 웨이퍼 상에 대칭적으로 설계되고, 그 대칭적으로 설계된 칩 영역의 중심점이 상기 웨이퍼의 중심점과 일치하며, 각기 상기 웨이퍼의 오리엔테이션 플랫에 대하여 평행 및 수직하며 상기 웨이퍼의 상기 중심점을 통과하는 2 개의 스트립형 영역에 상기 얼라인먼트 마크가 설치되는 것을 특징으로 하는 반도체 웨이퍼.
KR1019980052903A 1997-12-04 1998-12-03 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼 KR100310497B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33458897A JP3169068B2 (ja) 1997-12-04 1997-12-04 電子線露光方法及び半導体ウエハ
JP97-334588 1997-12-04

Publications (2)

Publication Number Publication Date
KR19990062773A KR19990062773A (ko) 1999-07-26
KR100310497B1 true KR100310497B1 (ko) 2001-11-15

Family

ID=18279086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052903A KR100310497B1 (ko) 1997-12-04 1998-12-03 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼

Country Status (6)

Country Link
US (1) US6132910A (ko)
EP (1) EP0921555A3 (ko)
JP (1) JP3169068B2 (ko)
KR (1) KR100310497B1 (ko)
CN (1) CN1221209A (ko)
TW (1) TW464939B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235141B1 (en) * 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JP4454706B2 (ja) * 1998-07-28 2010-04-21 キヤノン株式会社 電子ビーム露光方法及び装置、ならびにデバイス製造方法
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6781680B1 (en) * 1999-03-26 2004-08-24 Kabushiki Kaisha Toshiba Optical system adjusting method for energy beam apparatus
WO2000079566A1 (en) * 1999-06-22 2000-12-28 Etec Systems, Inc. Alignment of low-energy electron beams using magnetic fields
WO2001009927A1 (en) * 1999-07-28 2001-02-08 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
US6576529B1 (en) * 1999-12-07 2003-06-10 Agere Systems Inc. Method of forming an alignment feature in or on a multilayered semiconductor structure
US6383894B1 (en) * 2000-03-31 2002-05-07 Intel Corporation Method of forming scribe line planarization layer
JP4618859B2 (ja) * 2000-10-10 2011-01-26 東レエンジニアリング株式会社 積層ウエハーのアライメント方法
US6943429B1 (en) * 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
US6869861B1 (en) 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
CN100438015C (zh) * 2001-03-21 2008-11-26 株式会社东芝 具有id标记的半导体晶片，及从中生产半导体器件的方法和设备
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
US6953956B2 (en) * 2002-12-18 2005-10-11 Easic Corporation Semiconductor device having borderless logic array and flexible I/O
SG121844A1 (en) * 2002-12-20 2006-05-26 Asml Netherlands Bv Device manufacturing method
KR100519948B1 (ko) * 2003-05-20 2005-10-10 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100578916B1 (ko) * 2003-12-19 2006-05-11 삼성에스디아이 주식회사 옵셋공정의 얼라인 마크 형성방법 및 그 장치
US7259828B2 (en) * 2004-05-14 2007-08-21 Asml Netherlands B.V. Alignment system and method and device manufactured thereby
JP4731886B2 (ja) * 2004-11-12 2011-07-27 株式会社ブイ・テクノロジー 液晶表示装置用基板の製造方法
US7459247B2 (en) * 2004-12-27 2008-12-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100666465B1 (ko) * 2004-12-28 2007-01-11 동부일렉트로닉스 주식회사 웨이퍼에 대한 정렬용 마크 표시 방법
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5139658B2 (ja) * 2006-09-21 2013-02-06 株式会社ニューフレアテクノロジー 描画データ処理制御装置
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
WO2009007930A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Integrated circuits on a wafer and method for separating integrated circuits on a wafer
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
CN102683238B (zh) * 2012-05-04 2015-07-22 上海华力微电子有限公司 一种提高图形线宽量测精度对准的方法
JP6084143B2 (ja) * 2013-09-30 2017-02-22 ソニーセミコンダクタソリューションズ株式会社 半導体デバイスおよび製造方法、並びに電子機器
US9466324B2 (en) 2013-10-31 2016-10-11 Seagate Technology Llc Bit patterned media template including alignment mark and method of using same
US9601436B2 (en) * 2014-06-06 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for semiconductor wafer alignment
JP6357064B2 (ja) * 2014-09-30 2018-07-11 株式会社Ｓｃｒｅｅｎホールディングス パターン形成装置およびパターン形成方法
CN104635432B (zh) * 2015-01-27 2017-04-12 中国科学院物理研究所 用于电子束曝光的待曝光衬底及对准标记定位的方法
US9659873B2 (en) * 2015-08-26 2017-05-23 United Microelectronics Corp. Semiconductor structure with aligning mark and method of forming the same
CN106004096B (zh) * 2016-05-13 2018-05-04 清华大学深圳研究生院 一种用于打印石英晶体传感器敏感层的喷墨打印托盘
CN109307981B (zh) * 2017-07-26 2022-03-22 天津环鑫科技发展有限公司 一种gpp生产的光刻版工艺
CN109240038A (zh) * 2018-10-15 2019-01-18 上海华虹宏力半导体制造有限公司 一种掩模板、晶圆及其曝光方法、封装方法
CN109375472A (zh) * 2018-10-23 2019-02-22 武汉华星光电技术有限公司 曝边机及基板曝边方法
WO2021205685A1 (ja) * 2020-04-09 2021-10-14 株式会社村田製作所 集合基板の製造方法及び集合基板
CN114171500B (zh) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275058A (ja) * 1996-04-04 1997-10-21 Nikon Corp 投影露光方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4407933A (en) * 1981-06-11 1983-10-04 Bell Telephone Laboratories, Incorporated Alignment marks for electron beam lithography
JPS5946026A (ja) * 1982-09-09 1984-03-15 Toshiba Corp 試料位置測定方法
JPH01204419A (ja) * 1988-02-09 1989-08-17 Nec Corp 荷電ビーム露光装置
JPH0582428A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 電子線描画装置
JP3335011B2 (ja) * 1994-09-16 2002-10-15 富士通株式会社 マスク及びこれを用いる荷電粒子ビーム露光方法
JP3258178B2 (ja) * 1994-09-27 2002-02-18 株式会社東芝 位置合わせ方法
US5552611A (en) * 1995-06-06 1996-09-03 International Business Machines Pseudo-random registration masks for projection lithography tool
JPH09148217A (ja) * 1995-11-17 1997-06-06 Mitsubishi Electric Corp 位置合わせ方法
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
KR100467858B1 (ko) * 1996-02-05 2005-11-01 가부시키가이샤 니콘 정렬,노광방법및노광장치
EP0895279A4 (en) * 1996-03-06 2006-04-19 Hitachi Ltd METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
US5837404A (en) * 1997-01-04 1998-11-17 Holtek Microelectronics, Inc. Fabrication of zero layer mask
JPH10274855A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp レチクルおよびそれによって転写されたパターンならびに補正方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275058A (ja) * 1996-04-04 1997-10-21 Nikon Corp 投影露光方法

Also Published As

Publication number Publication date
EP0921555A3 (en) 2001-10-24
US6132910A (en) 2000-10-17
JPH11168053A (ja) 1999-06-22
CN1221209A (zh) 1999-06-30
JP3169068B2 (ja) 2001-05-21
TW464939B (en) 2001-11-21
KR19990062773A (ko) 1999-07-26
EP0921555A2 (en) 1999-06-09

Similar Documents

Publication Publication Date Title
KR100310497B1 (ko) 독특하게위치된얼라인먼트마크를사용하는전자빔리소그래피방법과그얼라인먼트마크를구비하는웨이퍼
US5777392A (en) Semiconductor device having improved alignment marks
US6730444B2 (en) Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same
US4441250A (en) Apparatus for registering a mask pattern in a photo-etching apparatus for semiconductor devices
JP3073776B2 (ja) ２個の物体を互いに心合せするための心合せマーク
EP0130819A2 (en) A method of positioning a beam to a specific portion of a semiconductor wafer
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US5552611A (en) Pseudo-random registration masks for projection lithography tool
KR950015553A (ko) 솼 패턴들의 회전이 용이하고 이득 보정이 가능한 ulsi 리쏘그라피를 위한 전자 빔 직접 기록 시스템과 이를 위한 전자 빔 직접 기록 방법
US6745484B2 (en) Reticle, and pattern positional accuracy measurement device and method
KR100217445B1 (ko) 정렬 마크를 가진 반도체 장치
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
EP0078578B1 (en) Method of using an electron beam
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
US11703767B2 (en) Overlay mark design for electron beam overlay
JPH10185541A (ja) 配置精度測定方法、フォトマスク及び半導体装置
KR20060110334A (ko) 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
JP2892068B2 (ja) 荷電ビーム描画方法
JPS6152973B2 (ko)
WO2023278142A1 (en) Overlay design for electron beam and scatterometry overlay measurements
JPH0749560A (ja) リソグラフ線幅測定用ホトマスク
JPH0845830A (ja) 露光装置
JPS6269518A (ja) 電子ビ−ム露光方法
JPH0555126A (ja) ウエハー露光装置のアライメント方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee