KR100666465B1 - 웨이퍼에 대한 정렬용 마크 표시 방법 - Google Patents

웨이퍼에 대한 정렬용 마크 표시 방법 Download PDF

Info

Publication number
KR100666465B1
KR100666465B1 KR1020040114237A KR20040114237A KR100666465B1 KR 100666465 B1 KR100666465 B1 KR 100666465B1 KR 1020040114237 A KR1020040114237 A KR 1020040114237A KR 20040114237 A KR20040114237 A KR 20040114237A KR 100666465 B1 KR100666465 B1 KR 100666465B1
Authority
KR
South Korea
Prior art keywords
wafer
mark
pattern layer
pattern
wee
Prior art date
Application number
KR1020040114237A
Other languages
English (en)
Other versions
KR20060075449A (ko
Inventor
강경호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114237A priority Critical patent/KR100666465B1/ko
Publication of KR20060075449A publication Critical patent/KR20060075449A/ko
Application granted granted Critical
Publication of KR100666465B1 publication Critical patent/KR100666465B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 웨이퍼의 패턴층을 정렬하기 위해 마크(mark)를 표시한 웨이퍼에 관한 것이다. 본 발명에 따른, 마크를 표시한 웨이퍼는 WEE(Wafer Edge Exposure) 구역에 적어도 하나의 마크를 삽입하여 기준점과 마크 삽입 지점의 위치 정보를 이용하여 패턴층을 정렬할 수 있다.
웨이퍼, 마크, 패턴, 정렬

Description

웨이퍼에 대한 정렬용 마크 표시 방법{Mark representation method for wafer alignment}
도 1은 종래 패턴층을 정렬하는 방법을 개략적으로 나타낸 순서도.
도 2는 종래 패턴층을 정렬하기 위해 사용하는 마크를 표시한 웨이퍼를 나타낸 예시도.
도 3은 본 발명의 바람직한 실시예에 따른 것으로 웨이퍼의 패턴층을 정렬하기 위해 마크를 표시한 웨이퍼를 나타낸 도면.
도 4는 본 발명의 바람직한 실시예에 따른 마크를 표시한 웨이퍼를 이용하여 웨이퍼의 패턴층을 정렬하는 방법을 나타낸 순서도.
<도면의 주요 부분에 대한 부호의 설명>
201, 301…웨이퍼 303…WEE(Wafer Edge Exposure) 구역
305…노치(notch) 307…마크(mark)
본 발명은 웨이퍼의 패턴층을 정렬하기 위해 마크(mark)를 표시한 웨이퍼에 관한 것이다.
최근에, 반도체 장치가 고집적화 및 고밀도화 함에 따라 반도체 장치의 제조 공정에서 패턴의 정확한 정렬이 요구된다. 패턴 정렬은 기판에 형성된 이전 패턴에 패턴을 정렬시키는 것으로 소자의 신뢰성 및 생산 수율에 영향을 준다. 패턴을 정렬하기 위해서는 종래에는 먼저 형성된 패턴을 기준으로 다음의 패턴층을 정렬하였다. 이하, 도 1을 참조하여, 종래 패턴층을 정렬하는 방법을 설명하고 도 2를 참조하여, 종래 패턴층을 정렬하기 위해 사용하는 마크를 표시한 웨이퍼를 설명하기로 한다.
도 1은 종래 패턴층을 정렬하는 방법을 개략적으로 나타낸 순서도이다. 도 1을 참조하면, 패턴을 형성하기 위해 웨이퍼를 로딩(loading)한다(단계 103). 웨이퍼를 로딩한 후 형성하려는 패턴층이 제1 패턴층인가를 판단한다(단계 105). 제1 패턴층이 아닌 경우 먼저 형성된 패턴층을 기준으로 웨이퍼를 정렬하고 정렬된 웨이퍼에 노광을 한다(단계 107, 109). 형성하려는 패턴층이 제1 패턴층인 경우 웨이퍼를 정렬하지 않고 노광을 한다(109).
도 2는 종래 패턴층을 정렬하기 위해 사용하는 마크를 표시한 웨이퍼를 나타낸 예시도이다. 도 2를 참조하면, 웨이퍼(201)의 패턴 지역에 마크를 표시하여 제2 패턴층 이후부터는 먼저 형성된 패턴층의 마크를 이용하여 정렬을 한다. 이미 진행한 패턴에 대해 이후 패턴을 정렬하는 방법은 먼저 형성된 정렬 패턴에서 소정 거 리만큼 이격되는 위치에 포토레지스트층을 형성하고 이를 기준으로 먼저 형성된 패턴층의 상부에 형성된 절연층에 포토레지스트층을 형성하여 노광을 실시하여 다음번 정렬 패턴을 형성하는 방법 등이 개시되어 있다.
종래 기술은 제1 패턴층 이후의 패턴층을 정렬한다는 효과를 가지지만 해결되어야만 할 몇가지 문제점을 가지고 있다. 즉, 종래 기술은 제1 패턴층을 형성하는 단계에서는 정렬을 하지 않으므로, 제1 패턴층이 회전 성분 등을 가지면 이후 공정에서도 회전 성분 등의 영향을 받을 수밖에 없는 문제점을 가지게 될 우려가 있다. 또한, 종래 기술은 먼저 형성된 패턴층에 대해 정렬을 실시한다는 점에서 노광에 의해 정렬 패턴이 손상되거나 패턴 배열시의 하자 등이 있는 경우, 손상되거나 하자가 있는 패턴층 이후의 모든 패턴층의 정렬이 문제가 된다.
본 발명은 상술한 종래기술들의 문제점들을 극복하기 위하여 안출된 것으로서, 제1 패턴층에 대해서 정렬을 할 수 있는 마크를 표시한 웨이퍼를 제공하는 것이다.
본 발명의 다른 목적은 웨이퍼의 패턴 구역이 아닌 곳에 마크를 표시하여 모든 패턴에 대해서 정렬을 할 수 있는 마크를 표시한 웨이퍼를 제공하는 것이다.
상술한 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, WEE(Wafer Edge Exposure) 구역에 적어도 하나의 마크를 삽입하여 기준점과 상기 마크 삽입 지점의 위치 정보를 이용하여 패턴층을 정렬할 수 있는 마크를 표시한 웨이퍼를 제공할 수 있다.
바람직한 실시예에서, 상기 패턴층은 제1 패턴층인 것을 특징으로 한다. 또한, 상기 기준점은 웨이퍼 롯트 아이디(wafer lot ID)를 삽입한 지점인 것을 특징으로 한다. 또한, 상기 위치 정보는 거리 정보, 각도 정보 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 따르면, 웨이퍼의 WEE 구역에 마크를 삽입하는 단계, 상기 삽입한 마크의 위치 정보를 추출하는 단계 및 상기 저장한 위치 정보를 이용하여 패턴층을 정렬하는 단계를 포함하는 마크를 표시한 웨이퍼를 이용한 웨이퍼 정렬 방법을 제공할 수 있다.
이어서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 바람직한 실시예에 따른 것으로 웨이퍼의 패턴층을 정렬하기 위해 마크를 표시한 웨이퍼를 나타낸 것이다.
도 3을 참조하면, 웨이퍼(301)의 패턴 구역(pattern area) 밖의 WEE(Wafer Edge Exposure) 구역(303) 위에 적어도 하나의 마크(307)를 표시한다. WEE 구역(303)은 타 공정에서 클램프(clamp) 등을 사용하여 웨이퍼(301)를 잡는 부분으로 패턴 금지구역이다.
소자 입력(device input)시, 처음으로 입력하는 곳에 웨이퍼(301) 롯트 아이디(wafer lot ID)를 레이저로 삽입한다. 웨이퍼(301) 롯트 아이디는 웨이퍼(301)의 하단, 노치(notch)(305) 바로 윗부분에 삽입한다. 이 공정을 진행할 때 웨이퍼(301)의 WEE 구역(303) 위의 임의의 지점에 하나 이상의 마크(307)를 삽입한다. 웨이퍼(301) 롯트 아이디를 삽입한 지점과 마크(307)를 삽입한 지점의 위치 정보를 이용하여 웨이퍼(301)의 중심과 방향을 결정하여 제1 패턴을 진행할 수 있다.
웨이퍼에 삽입하는 마크(307)는 하나이거나 둘 이상일 수 있다. 도 3은 본 발명의 한 실시예로 노치 부분(305)과 웨이퍼의 중심을 연결하는 일직선이 WEE 구역(303)과 만나는 지점과, 그 일직선과 직각을 이루는 직선이 WEE 구역(303)과 만나는 지점인 A, B, C 지점에 마크(307)를 삽입한 웨이퍼(301)를 나타낸다. A, B, C 지점의 3개의 마크(307)는 웨이퍼(301)의 위치를 웨이퍼(301) 홀더(holder), 웨이퍼(301) 스테이지(stage) 상에서의 위치 정보 x, y, theta 값으로 나타낼 수 있다. x, y, theta 값을 이용하여 패턴 노광시에 정렬을 위한 오프셋(offset)으로 이용할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 마크를 표시한 웨이퍼를 이용하여 웨이퍼의 패턴층을 정렬하는 방법을 나타낸 순서도이다.
도 4를 참조하면, 웨이퍼에는 미리 기준점을 표시하고 웨이퍼의 WEE 구역에 적어도 하나의 마크를 삽입한다. 기준점으로는 처음으로 소자를 입력하는 곳에 삽입하는 웨이퍼 롯트 아이디를 이용할 수 있다.
기준점을 이용하여 마크를 삽입한 지점의 위치 정보를 추출한다(단계 401). 위치 정보는 x, y, theta 값으로 추출할 수 있다. 패턴을 형성하기 위해 웨이퍼를 로딩한다(단계 403). 웨이퍼 로딩 후, 추출한 위치 정보를 이용하여 제1 패턴층의 웨이퍼를 정렬한다(단계 405). 이후, 정렬한 웨이퍼에 노광을 한다(단계 407). 정렬하고자 하는 패턴층이 제1 패턴층이 아닌 경우에는 종래 개시되어 있는 발명을 이용하여 먼저 진행한 패턴층을 기준으로 웨이퍼를 정렬하거나, 본 발명을 이용하여 마크를 표시한 웨이퍼를 이용하여 정렬할 수 있다.
본 발명에 의하면, 제1 패턴층에 대해서 정렬을 할 수 있는 마크를 표시한 웨이퍼를 제공할 수 있다.
또한, 본 발명에 의하면, 웨이퍼의 패턴 구역이 아닌 곳에 마크를 표시하여 모든 패턴에 대해서 정렬을 할 수 있는 마크를 표시한 웨이퍼를 제공할 수 있다.

Claims (5)

  1. WEE(Wafer Edge Exposure) 구역에 적어도 하나의 마크를 삽입하여 웨이퍼 롯트 아이디(wafer lot ID)가 삽입된 기준점과 상기 마크 삽입 지점의 위치 정보를 이용하여 제1패터층을 정렬할 수 있는 마크를 표시한 웨이퍼.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 위치 정보는 거리 정보, 각도 정보 중 적어도 하나를 포함하는 것
    을 특징으로 하는 마크를 표시한 웨이퍼.
  5. 웨이퍼의 WEE 구역에 마크를 삽입하는 단계;
    상기 삽입한 마크의 위치 정보를 추출하는 단계; 및
    상기 저장한 위치 정보를 이용하여 패턴층을 정렬하는 단계
    를 포함하는 마크를 표시한 웨이퍼를 이용한 웨이퍼 정렬 방법.
KR1020040114237A 2004-12-28 2004-12-28 웨이퍼에 대한 정렬용 마크 표시 방법 KR100666465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114237A KR100666465B1 (ko) 2004-12-28 2004-12-28 웨이퍼에 대한 정렬용 마크 표시 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114237A KR100666465B1 (ko) 2004-12-28 2004-12-28 웨이퍼에 대한 정렬용 마크 표시 방법

Publications (2)

Publication Number Publication Date
KR20060075449A KR20060075449A (ko) 2006-07-04
KR100666465B1 true KR100666465B1 (ko) 2007-01-11

Family

ID=37167986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114237A KR100666465B1 (ko) 2004-12-28 2004-12-28 웨이퍼에 대한 정렬용 마크 표시 방법

Country Status (1)

Country Link
KR (1) KR100666465B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105629679B (zh) * 2016-03-22 2017-11-10 武汉华星光电技术有限公司 边缘曝光机及边缘曝光区域打码方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168053A (ja) * 1997-12-04 1999-06-22 Nec Corp 電子線露光方法及び半導体ウエハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168053A (ja) * 1997-12-04 1999-06-22 Nec Corp 電子線露光方法及び半導体ウエハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
11168053 *

Also Published As

Publication number Publication date
KR20060075449A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US20050276465A1 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7480892B2 (en) Overlay mark
US7642103B2 (en) Method of fabricating semiconductor device
KR19990082828A (ko) 반도체장치와그의얼라인먼트장치및얼라인먼트방법
KR100666465B1 (ko) 웨이퍼에 대한 정렬용 마크 표시 방법
US7582395B2 (en) Overlay mark
US8930011B2 (en) Method of measuring an overlay of an object
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
CN111128829A (zh) 对准方法及校准方法
US20040140052A1 (en) Method for aligning key in semiconductor device
US9136222B2 (en) Chip identification pattern and method of forming
US6586143B1 (en) Accurate wafer patterning method for mass production
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
JPH03209711A (ja) 半導体装置の製造方法
KR100630547B1 (ko) 웨이퍼 정렬 방법
KR100424391B1 (ko) 반도체 제조 공정에 있어서 얼라인 측정 방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR20000043987A (ko) 레이어 정렬 마크
KR100312654B1 (ko) 반도체 소자의 패턴구조
KR20010063863A (ko) 반도체소자의 중첩마크 형성방법
CN116259608A (zh) 套刻标记结构及其形成方法
KR100532761B1 (ko) 오버레이 측정 마크의 형성 방법
JPH07130624A (ja) 電子ビーム露光方法
JPH08321453A (ja) 半導体装置用目合わせ方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee